JPH05122268A - 装置間信号回路 - Google Patents
装置間信号回路Info
- Publication number
- JPH05122268A JPH05122268A JP3275958A JP27595891A JPH05122268A JP H05122268 A JPH05122268 A JP H05122268A JP 3275958 A JP3275958 A JP 3275958A JP 27595891 A JP27595891 A JP 27595891A JP H05122268 A JPH05122268 A JP H05122268A
- Authority
- JP
- Japan
- Prior art keywords
- power
- relay
- signal
- transistor
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000717 retained effect Effects 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 abstract description 10
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 abstract 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 各デバイス装置がパワーオン状態の時に、信
号送信制御回路の制御用電源を誤まってオフしてしまっ
た場合でも、各デバイス装置はパワーオフにならず、パ
ワーオン状態を続ける。 【構成】 許容動作電圧以上でリセット解除する入力端
子と、トランジスタ，抵抗，リレー及び保持したい信号
数分の複数のダイオードと、前記複数のダイオードの個
々のアノードに接続した複数の入力端子とを有すること
を特徴とする装置間信号回路。
号送信制御回路の制御用電源を誤まってオフしてしまっ
た場合でも、各デバイス装置はパワーオフにならず、パ
ワーオン状態を続ける。 【構成】 許容動作電圧以上でリセット解除する入力端
子と、トランジスタ，抵抗，リレー及び保持したい信号
数分の複数のダイオードと、前記複数のダイオードの個
々のアノードに接続した複数の入力端子とを有すること
を特徴とする装置間信号回路。
Description
【０００１】
【産業上の利用分野】本発明は装置間信号回路、特に電
源の異なる装置間を接続する装置間信号回路に関する。
源の異なる装置間を接続する装置間信号回路に関する。
【０００２】
【従来の技術】従来のこの種の装置間信号回路は、図３
に示す様に、信号送信回路５０−１〜５０−ｎ，信号受
信回路６０−１〜６０−ｎおよびパワーオンリセット回
路３０で構成されている。信号受信回路６０−１〜６０
−ｎを有する各デバイス装置は、リレーの接点ｒｌ2-1
〜ｒｌ2-n が閉じているとパワーオンする様になってお
り、リレーの接点ｒｌ2-1 〜ｒｌ2-n が開いているとパ
ワーオフする様になっている。またＶec1 と、Ｖec2 は
別電源であるが電圧値は同レベルである。
に示す様に、信号送信回路５０−１〜５０−ｎ，信号受
信回路６０−１〜６０−ｎおよびパワーオンリセット回
路３０で構成されている。信号受信回路６０−１〜６０
−ｎを有する各デバイス装置は、リレーの接点ｒｌ2-1
〜ｒｌ2-n が閉じているとパワーオンする様になってお
り、リレーの接点ｒｌ2-1 〜ｒｌ2-n が開いているとパ
ワーオフする様になっている。またＶec1 と、Ｖec2 は
別電源であるが電圧値は同レベルである。
【０００３】次に図３を参照して動作を説明する。
【０００４】（１）２連スイッチＳＷ3-1 〜ＳＷ3-n が
Ｒ側（リモートモード）の時 Ｖcc2 →Ｖcc1 の順に立上げＶcc1 が立上りＰＯＲ
* “Ｌ”→“Ｈ”になった状態でＰＯＷ ＯＮ１〜ＰＯ
Ｗ ＯＮｎ信号が“Ｌ”→“Ｈ”→“Ｌ”と一旦“Ｈ”
になるとＩＣ Ｚ6-1 〜Ｚ6-n ，Ｚ3-1 〜Ｚ3-n は一旦
オンし、リレーのコイルＲＬ2-1 〜ＲＬ2-n に２連スイ
ッチＳＷ3-1 〜ＳＷ3-n を通して一旦電流が流れ、リレ
ーの節点ｒｌ2-1 〜ｒｌ2-n が閉じる。リレーの接点ｒ
ｌ2-1 〜ｒｌ2-n が閉じると、各デバイス装置はパワー
オンする。
Ｒ側（リモートモード）の時 Ｖcc2 →Ｖcc1 の順に立上げＶcc1 が立上りＰＯＲ
* “Ｌ”→“Ｈ”になった状態でＰＯＷ ＯＮ１〜ＰＯ
Ｗ ＯＮｎ信号が“Ｌ”→“Ｈ”→“Ｌ”と一旦“Ｈ”
になるとＩＣ Ｚ6-1 〜Ｚ6-n ，Ｚ3-1 〜Ｚ3-n は一旦
オンし、リレーのコイルＲＬ2-1 〜ＲＬ2-n に２連スイ
ッチＳＷ3-1 〜ＳＷ3-n を通して一旦電流が流れ、リレ
ーの節点ｒｌ2-1 〜ｒｌ2-n が閉じる。リレーの接点ｒ
ｌ2-1 〜ｒｌ2-n が閉じると、各デバイス装置はパワー
オンする。
【０００５】次に、ＰＯＷ ＯＦＦ* １〜ＰＯＷ ＯＦ
Ｆ*ｎ信号，ＥＰＯ* １〜ＥＰＯ* ｎの信号が“Ｈ”の
状態つまりパワーオフ信号を出してない状態であればＩ
ＣＺ2-1 〜Ｚ2-n はオン状態なので、リレーのコイルＲ
Ｌ2-1 〜ＲＬ2-n →２連スイッチＳＷ3-1 〜ＳＷ3-n の
ｂ側→ＩＣ Ｚ2-1 〜Ｚ2-n を通して電流が流れ続け
る。従って、各デバイス装置はパワーオン状態を続け
る。この状態でＶcc1 がなくなるとＩＣ Ｚ2-1 〜Ｚ
2-n がオフするのでリレーのコイルＲＬ2-1 〜ＲＬ2-n
に電流が流れるループがなくなりリレーの接点ｒｌ2-1
〜ｒｌ2-n が開くため各デバイス装置はパワーオフして
しまう。
Ｆ*ｎ信号，ＥＰＯ* １〜ＥＰＯ* ｎの信号が“Ｈ”の
状態つまりパワーオフ信号を出してない状態であればＩ
ＣＺ2-1 〜Ｚ2-n はオン状態なので、リレーのコイルＲ
Ｌ2-1 〜ＲＬ2-n →２連スイッチＳＷ3-1 〜ＳＷ3-n の
ｂ側→ＩＣ Ｚ2-1 〜Ｚ2-n を通して電流が流れ続け
る。従って、各デバイス装置はパワーオン状態を続け
る。この状態でＶcc1 がなくなるとＩＣ Ｚ2-1 〜Ｚ
2-n がオフするのでリレーのコイルＲＬ2-1 〜ＲＬ2-n
に電流が流れるループがなくなりリレーの接点ｒｌ2-1
〜ｒｌ2-n が開くため各デバイス装置はパワーオフして
しまう。
【０００６】（２）２連スイッチＳＷ3-1 〜ＳＷ3-n が
Ｌ側（ローカルモード）の時 Ｖcc2 →Ｖcc1 の順に立上げ、Ｖcc1 が立上りＰＯＲ*
信号が“Ｌ”→“Ｈ”になった状態でＳＷ1-1 〜ＳＷ
1-n を一旦閉じると、ＥＰＯ* 〜ＥＰＯ* ｎ信号が
“Ｈ”の状態つまりＥＰＯ* 信号（デバイス装置がリモ
ート／ローカルにかかわらずパワーオフさせる信号）を
出していない状態であれば、ＩＣ Ｚ4-1 〜Ｚ4-n ，Ｚ
1-1 〜Ｚ1-n はオン状態なのでリレーのコイルＲＬ2-1
〜ＲＬ2-n に２連スイッチＳＷ3-1 〜ＳＷ3-n のａ側→
スイッチＳＷ1-1 〜ＳＷ1-n →ＩＣ Ｚ1-1 〜Ｚ1-n を
通して一旦電流が流れ、リレーの接点ｒｌ2-1 〜ｒｌ
2-n が閉じる。リレーの接点ｒｌ2-1 〜ｒｌ2-n が閉じ
る。リレーの接点ｒｌ2-1 〜ｒｌ2-n が閉じると、各デ
バイス装置はパワーオンする。
Ｌ側（ローカルモード）の時 Ｖcc2 →Ｖcc1 の順に立上げ、Ｖcc1 が立上りＰＯＲ*
信号が“Ｌ”→“Ｈ”になった状態でＳＷ1-1 〜ＳＷ
1-n を一旦閉じると、ＥＰＯ* 〜ＥＰＯ* ｎ信号が
“Ｈ”の状態つまりＥＰＯ* 信号（デバイス装置がリモ
ート／ローカルにかかわらずパワーオフさせる信号）を
出していない状態であれば、ＩＣ Ｚ4-1 〜Ｚ4-n ，Ｚ
1-1 〜Ｚ1-n はオン状態なのでリレーのコイルＲＬ2-1
〜ＲＬ2-n に２連スイッチＳＷ3-1 〜ＳＷ3-n のａ側→
スイッチＳＷ1-1 〜ＳＷ1-n →ＩＣ Ｚ1-1 〜Ｚ1-n を
通して一旦電流が流れ、リレーの接点ｒｌ2-1 〜ｒｌ
2-n が閉じる。リレーの接点ｒｌ2-1 〜ｒｌ2-n が閉じ
る。リレーの接点ｒｌ2-1 〜ｒｌ2-n が閉じると、各デ
バイス装置はパワーオンする。
【０００７】次にＥＰＯ* １〜ＥＰＯ* ｎ信号が“Ｈ”
の状態であればＩＣ Ｚ4-1 〜Ｚ4-n ，Ｚ1-1 〜Ｚ1-n
がオン状態なのでリレーのコイルＲＬ2-1〜ＲＬ2-n →
リレーの接点ｒｌ2-1 〜ｒｌ2-n →２連スイッチＳＷ
3-1 〜ＳＷ3-n のｂ側→スイッチＳＷ2-1 〜ＳＷ2-n →
ＩＣ Ｚ1-1〜Ｚ1-n を通して電流が流れ続ける。従っ
て各デバイス装置はパワーオン状態を続ける。
の状態であればＩＣ Ｚ4-1 〜Ｚ4-n ，Ｚ1-1 〜Ｚ1-n
がオン状態なのでリレーのコイルＲＬ2-1〜ＲＬ2-n →
リレーの接点ｒｌ2-1 〜ｒｌ2-n →２連スイッチＳＷ
3-1 〜ＳＷ3-n のｂ側→スイッチＳＷ2-1 〜ＳＷ2-n →
ＩＣ Ｚ1-1〜Ｚ1-n を通して電流が流れ続ける。従っ
て各デバイス装置はパワーオン状態を続ける。
【０００８】この状態でＶcc1 がなくなると、ＩＣ Ｚ
1-1〜Ｚ1-n がオフするのでリレーのコイルＲＬ2-1 〜
ＲＬ2-n に電流が流れるループがなくなりリレーの接点
ｒｌ2-1 〜ｒｌ2-n が開くため各デバイス装置はパワー
オフしてしまう。またＶcc1 がない状態でスイッチＳＷ
1-1 〜ＳＷ1-n を一旦閉じてもＺ1-1 〜Ｚ1-n がオフし
ている為、リレーのコイルＲＬ2-1 〜ＲＬ2-n に電流が
流れるループがなくリレーの接点ｒｌ2-1 〜ｒｌ2-n は
閉じない。従って各デバイスはパワーオンすることがで
きない。
1-1〜Ｚ1-n がオフするのでリレーのコイルＲＬ2-1 〜
ＲＬ2-n に電流が流れるループがなくなりリレーの接点
ｒｌ2-1 〜ｒｌ2-n が開くため各デバイス装置はパワー
オフしてしまう。またＶcc1 がない状態でスイッチＳＷ
1-1 〜ＳＷ1-n を一旦閉じてもＺ1-1 〜Ｚ1-n がオフし
ている為、リレーのコイルＲＬ2-1 〜ＲＬ2-n に電流が
流れるループがなくリレーの接点ｒｌ2-1 〜ｒｌ2-n は
閉じない。従って各デバイスはパワーオンすることがで
きない。
【０００９】
【発明が解決しようとする課題】上述した従来の装置間
信号回路では、各デバイス装置がパワーオン状態の時、
信号送信回路の制御用電源を誤ってオフしてしまった場
合には、全てのデバイス装置がパワーオフしてしまうと
いう欠点がある。
信号回路では、各デバイス装置がパワーオン状態の時、
信号送信回路の制御用電源を誤ってオフしてしまった場
合には、全てのデバイス装置がパワーオフしてしまうと
いう欠点がある。
【００１０】また、各デバイス装置の保守時等のよう
に、信号送信回路の制御用電源をオンしなければ各デバ
イス装置をローカルモードにしても、パワーオン／オフ
できないという欠点がある。
に、信号送信回路の制御用電源をオンしなければ各デバ
イス装置をローカルモードにしても、パワーオン／オフ
できないという欠点がある。
【００１１】
【課題を解決するための手段】本発明の信号保持回路
は、許容動作電圧以上でリセット解除するパワーオンリ
セット信号を入力する第１の入力端子と、エミッタを電
源に接続しベースを前記第１の入力端子に接続した第１
のＰＮＰトランジスタと、ベースを前記第１のＰＮＰト
ランジスタのコレクタに接続したエミッタ接地の第１の
ＮＰＮトランジスタと、一端を電源に接続し他端を前記
第１のＮＰＮトランジスタのコレクタに接続した第１の
抵抗と、一端を前記第１の抵抗の他端に接続した第２の
抵抗と、コレクタを前記第２の抵抗の他端に接続した第
２のＰＮＰトランジスタと、保持したい信号数分をそれ
ぞれ入力する複数の入力端子と、保持したい信号数分の
全てのカソードを前記第２のＰＮＰトランジスタのエミ
ッタに接続し個々のアノードを前記複数の入力端子にそ
れぞれ接続した保持したい信号数分の複数のダイオード
と、一端を前記第２のＰＮＰトランジスタのベースに接
続した第３の抵抗と、ベースを前記第１のＮＰＮトラン
ジスタのコレクタに接続しコレクタを前記第３の抵抗の
他端に接続したエミッタ設置の第２のＮＰＮトランジス
タと、一端を前記第２のＰＮＰトランジスタのエミッタ
に接続し他端を設置したリレーの接点と、一端を電源に
接続し多端を接地したリレーのコイルとから構成される
ことを特徴とする。
は、許容動作電圧以上でリセット解除するパワーオンリ
セット信号を入力する第１の入力端子と、エミッタを電
源に接続しベースを前記第１の入力端子に接続した第１
のＰＮＰトランジスタと、ベースを前記第１のＰＮＰト
ランジスタのコレクタに接続したエミッタ接地の第１の
ＮＰＮトランジスタと、一端を電源に接続し他端を前記
第１のＮＰＮトランジスタのコレクタに接続した第１の
抵抗と、一端を前記第１の抵抗の他端に接続した第２の
抵抗と、コレクタを前記第２の抵抗の他端に接続した第
２のＰＮＰトランジスタと、保持したい信号数分をそれ
ぞれ入力する複数の入力端子と、保持したい信号数分の
全てのカソードを前記第２のＰＮＰトランジスタのエミ
ッタに接続し個々のアノードを前記複数の入力端子にそ
れぞれ接続した保持したい信号数分の複数のダイオード
と、一端を前記第２のＰＮＰトランジスタのベースに接
続した第３の抵抗と、ベースを前記第１のＮＰＮトラン
ジスタのコレクタに接続しコレクタを前記第３の抵抗の
他端に接続したエミッタ設置の第２のＮＰＮトランジス
タと、一端を前記第２のＰＮＰトランジスタのエミッタ
に接続し他端を設置したリレーの接点と、一端を電源に
接続し多端を接地したリレーのコイルとから構成される
ことを特徴とする。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の一実施例を示す回路図であ
り、ｎ個の信号送信回路５−１〜５−ｎと、ｎ個の信号
受信回路６−１〜６−ｎと、パワーオンリセット回路３
と、信号保持回路２とから成る。信号受信回路６−１〜
６−ｎはそれぞれデバイス装置に存し、信号送信回路５
−１〜５−ｎ、パワーオンリセット回路３および信号保
持回路２は信号送信制御回路４を構成する。各デバイス
装置は、リレーの接点ｒｌ2-1 〜ｒｌ2-n が閉じるとパ
ワーオンする様になっており、リレーの接点ｒｌ2-1 〜
ｒｌ2-n が開くとパワーオフする様になっている。
り、ｎ個の信号送信回路５−１〜５−ｎと、ｎ個の信号
受信回路６−１〜６−ｎと、パワーオンリセット回路３
と、信号保持回路２とから成る。信号受信回路６−１〜
６−ｎはそれぞれデバイス装置に存し、信号送信回路５
−１〜５−ｎ、パワーオンリセット回路３および信号保
持回路２は信号送信制御回路４を構成する。各デバイス
装置は、リレーの接点ｒｌ2-1 〜ｒｌ2-n が閉じるとパ
ワーオンする様になっており、リレーの接点ｒｌ2-1 〜
ｒｌ2-n が開くとパワーオフする様になっている。
【００１４】以下、図２に示すタイムチャートを参照し
ながら動作を説明する。
ながら動作を説明する。
【００１５】Ｖcc2 →Ｖcc1 の順に立上げ、Ｖcc1 が時
刻ｔ1 においてＶ1 に達すると、パワーオンリセット回
路３及び信号保持回路２内のＰＮＰトランジスタＱ1 ，
Ｑ3 とＮＰＮトランジスタＱ2 ，Ｑ4 は動作可能状態と
なる。Ｖcc1 がリレーの動作開始電圧Ｖ2 に達するとリ
レーの接点ｒｌ1 はメークからブレークとなり、Ｖcc1
がＩＣ Ｚ1-1 〜Ｚ1-n ，Ｚ2-1 〜Ｚ2-n の動作開始電
圧Ｖ3 に達した時、ＰＯＲ* 信号はリセット中であり
“Ｌ”である為、ＩＣ Ｚ1-1 〜Ｚ1-n とＺ2-1 〜Ｚ
2-n はオンする。
刻ｔ1 においてＶ1 に達すると、パワーオンリセット回
路３及び信号保持回路２内のＰＮＰトランジスタＱ1 ，
Ｑ3 とＮＰＮトランジスタＱ2 ，Ｑ4 は動作可能状態と
なる。Ｖcc1 がリレーの動作開始電圧Ｖ2 に達するとリ
レーの接点ｒｌ1 はメークからブレークとなり、Ｖcc1
がＩＣ Ｚ1-1 〜Ｚ1-n ，Ｚ2-1 〜Ｚ2-n の動作開始電
圧Ｖ3 に達した時、ＰＯＲ* 信号はリセット中であり
“Ｌ”である為、ＩＣ Ｚ1-1 〜Ｚ1-n とＺ2-1 〜Ｚ
2-n はオンする。
【００１６】次にＶcc1 がＶ3 に達してからも一定時間
Ｔの間ＰＯＲ* 信号はリセットを続け“Ｈ”である為、
その期間ＰＮＰトランジスタＱ1 のエミッタからベース
に電流が流れないので時刻ｔ1 からｔ2 の間ＰＮＰトラ
ンジスタＱ1 はオフしている。ＰＮＰトランジスタＱ1
がオフしているとＮＰＮトランジスタＱ2 のベースから
エミッタに電流が流れない為時刻ｔ1からｔ2 の間ＮＰ
ＮトランジスタＱ2 はオフしている。またＮＰＮトラン
ジスタＱ2 がオフしていると、ＮＰＮトランジスタＱ4
のベースからエミッタを通して電流が流れるルートがで
きる為、時刻ｔ1 〜ｔ2 の間ＰＮＰトランジスタＱ3 及
びＮＰＮトランジスタＱ4 はＯＮ ＥＮＡＢＬＥの状態
となる。時刻ｔ2 を過ぎるとＰＯＲ信号はリセットを解
除し“Ｌ”となる為ＰＮＰトランジスタＱ1 はオンとな
り、ＮＰＮトランジスタＱ2 もオンとなる。
Ｔの間ＰＯＲ* 信号はリセットを続け“Ｈ”である為、
その期間ＰＮＰトランジスタＱ1 のエミッタからベース
に電流が流れないので時刻ｔ1 からｔ2 の間ＰＮＰトラ
ンジスタＱ1 はオフしている。ＰＮＰトランジスタＱ1
がオフしているとＮＰＮトランジスタＱ2 のベースから
エミッタに電流が流れない為時刻ｔ1からｔ2 の間ＮＰ
ＮトランジスタＱ2 はオフしている。またＮＰＮトラン
ジスタＱ2 がオフしていると、ＮＰＮトランジスタＱ4
のベースからエミッタを通して電流が流れるルートがで
きる為、時刻ｔ1 〜ｔ2 の間ＰＮＰトランジスタＱ3 及
びＮＰＮトランジスタＱ4 はＯＮ ＥＮＡＢＬＥの状態
となる。時刻ｔ2 を過ぎるとＰＯＲ信号はリセットを解
除し“Ｌ”となる為ＰＮＰトランジスタＱ1 はオンとな
り、ＮＰＮトランジスタＱ2 もオンとなる。
【００１７】（１）２連スイッチＳＷ3-1 〜ＳＷ3-n が
Ｒ側（リモートモード）の時 時刻ｔ3 においてＰＯＷ ＯＮ１〜ＰＯＷ ＯＮｎ信号
が“Ｌ”→“Ｈ”→“Ｌ”と一旦“Ｈ”になるとＩＣ
Ｚ6-1 〜Ｚ6-n ，Ｚ3-1 〜Ｚ3-n は、一旦オンし、リレ
ーのコイルＲＬ2-1 〜ＲＬ2-n に２連スイッチＳＷ3-1
〜ＳＷ3-n のａ側→ＩＣ Ｚ3-1 〜Ｚ3-nを通していっ
たん電流が流れ、リレーの接点ｒｌ2-1 〜ｒｌ2-n が閉
じるので、各デバイス装置はＰＯＷ ＯＮする。
Ｒ側（リモートモード）の時 時刻ｔ3 においてＰＯＷ ＯＮ１〜ＰＯＷ ＯＮｎ信号
が“Ｌ”→“Ｈ”→“Ｌ”と一旦“Ｈ”になるとＩＣ
Ｚ6-1 〜Ｚ6-n ，Ｚ3-1 〜Ｚ3-n は、一旦オンし、リレ
ーのコイルＲＬ2-1 〜ＲＬ2-n に２連スイッチＳＷ3-1
〜ＳＷ3-n のａ側→ＩＣ Ｚ3-1 〜Ｚ3-nを通していっ
たん電流が流れ、リレーの接点ｒｌ2-1 〜ｒｌ2-n が閉
じるので、各デバイス装置はＰＯＷ ＯＮする。
【００１８】次に、ＰＯＷ ＯＦＦ* １〜ＰＯＷ ＯＦ
Ｆ*ｎ信号、ＥＰＯ* １〜ＥＰＯ* ｎ信号が“Ｈ”の状
態つまりパワーオフ信号を出さない状態にしておけば、
ＩＣＺ2-1 〜Ｚ2-n はオン状態なので、リレーのコイル
ＲＬ2-1 〜ＲＬ2-n →リレーの接点ｒｌ2-1 〜ｒｌ2-n
→２連スイッチＳＷ3-1 〜ＳＷ3-n のｂ側→ＩＣ Ｚ
2-1 〜Ｚ2-n を通して電流が流れ続ける。従って各デバ
イス装置はパワーオン状態を続ける。
Ｆ*ｎ信号、ＥＰＯ* １〜ＥＰＯ* ｎ信号が“Ｈ”の状
態つまりパワーオフ信号を出さない状態にしておけば、
ＩＣＺ2-1 〜Ｚ2-n はオン状態なので、リレーのコイル
ＲＬ2-1 〜ＲＬ2-n →リレーの接点ｒｌ2-1 〜ｒｌ2-n
→２連スイッチＳＷ3-1 〜ＳＷ3-n のｂ側→ＩＣ Ｚ
2-1 〜Ｚ2-n を通して電流が流れ続ける。従って各デバ
イス装置はパワーオン状態を続ける。
【００１９】この状態でＶcc1 がなくなり、再び立上が
る時の動作はＶcc1 が時刻ｔ4 においてＶ3 まで下がる
と、ＰＯＲ 信号はリセットを開始し、“Ｈ”となりＰ
ＮＰトランジスタＱ1 はオフとなり、ＮＰＮトランジス
タＱ2 もオフとなる。また、この時、ＰＮＰトランジス
タＱ3 及びＮＰＮトランジスタＱ4はＯＮ ＥＮＡＢＬ
Ｅ状態となり、リレーのコイルＲＬ2-1 〜Ｚ2-n →リレ
ーの接点ｒｌ2-1 〜ｒｌ2-n →２連スイッチＳＷ3-1 〜
ＳＷ3-n のｂ側→ダイオードＤ1-2 〜Ｄn-2 →ＰＮＰト
ランジスタＱ3 のエミッタからベース→抵抗Ｒ3 を通し
て電流が流れる為、ＰＮＰトランジスタＱ3 及びＮＰＮ
トランジスタＱ4 はオンする。ここで、Ｒ4 はＱ1 をＲ
5 はＱ3 を誤まってオンさせない為のバイパス抵抗であ
り、またＲ6 ，ＣはＱ3 を誤まってオンさせない為のバ
イパス抵抗、バイパスコンデンサである。
る時の動作はＶcc1 が時刻ｔ4 においてＶ3 まで下がる
と、ＰＯＲ 信号はリセットを開始し、“Ｈ”となりＰ
ＮＰトランジスタＱ1 はオフとなり、ＮＰＮトランジス
タＱ2 もオフとなる。また、この時、ＰＮＰトランジス
タＱ3 及びＮＰＮトランジスタＱ4はＯＮ ＥＮＡＢＬ
Ｅ状態となり、リレーのコイルＲＬ2-1 〜Ｚ2-n →リレ
ーの接点ｒｌ2-1 〜ｒｌ2-n →２連スイッチＳＷ3-1 〜
ＳＷ3-n のｂ側→ダイオードＤ1-2 〜Ｄn-2 →ＰＮＰト
ランジスタＱ3 のエミッタからベース→抵抗Ｒ3 を通し
て電流が流れる為、ＰＮＰトランジスタＱ3 及びＮＰＮ
トランジスタＱ4 はオンする。ここで、Ｒ4 はＱ1 をＲ
5 はＱ3 を誤まってオンさせない為のバイパス抵抗であ
り、またＲ6 ，ＣはＱ3 を誤まってオンさせない為のバ
イパス抵抗、バイパスコンデンサである。
【００２０】次にＶcc1 が時刻ｔ5 において、リレーの
最低動作電圧Ｖ4 まで下がると、リレーの接点ｒｌは閉
じる。またこの時ＰＮＰトランジスタＱ3 及びＮＰＮト
ランジスタＱ4 は動作しなくなる（オフ）為、ＮＰＮト
ランジスタＱ3 →抵抗Ｒ3 →ＮＰＮトランジスタＱ4 流
れていた電流はリレーの接点ｒｌ1 へルートを変え流れ
続ける。
最低動作電圧Ｖ4 まで下がると、リレーの接点ｒｌは閉
じる。またこの時ＰＮＰトランジスタＱ3 及びＮＰＮト
ランジスタＱ4 は動作しなくなる（オフ）為、ＮＰＮト
ランジスタＱ3 →抵抗Ｒ3 →ＮＰＮトランジスタＱ4 流
れていた電流はリレーの接点ｒｌ1 へルートを変え流れ
続ける。
【００２１】次にＶcc1 を再び立上げ時刻ｔ6 において
Ｖcc1 がＶ2 に達すると、リレーの接点ｒｌ1 はメーク
からブレークとなる。この時前述した通りＰＮＰトラン
ジスタＱ3 及びＮＰＮトランジスタＱ4 はＯＮ ＥＮＡ
ＢＬＥの状態にありＩＣ Ｚ2-1 〜Ｚ2-n が動作開始電
圧まで達していない為、リレーの接点ｒｌ1 に流れてい
た電流はＰＮＰトランジスタＱ3 →ＮＰＮトランジスタ
Ｑ4 へルートを変え流れ続ける。
Ｖcc1 がＶ2 に達すると、リレーの接点ｒｌ1 はメーク
からブレークとなる。この時前述した通りＰＮＰトラン
ジスタＱ3 及びＮＰＮトランジスタＱ4 はＯＮ ＥＮＡ
ＢＬＥの状態にありＩＣ Ｚ2-1 〜Ｚ2-n が動作開始電
圧まで達していない為、リレーの接点ｒｌ1 に流れてい
た電流はＰＮＰトランジスタＱ3 →ＮＰＮトランジスタ
Ｑ4 へルートを変え流れ続ける。
【００２２】従って各デバイス装置がパワーオン状態で
Ｖcc1 がなくなり再び立上ったとしてもリレーのコイル
ＲＬ2-1 〜ＲＬ2-n に電流が流れるループがあり、リレ
ーの接点ｒｌ2-1 〜ｒｌ2-n はメーク状態を保持し各デ
バイス装置は正常にパワーオン状態を続ける。
Ｖcc1 がなくなり再び立上ったとしてもリレーのコイル
ＲＬ2-1 〜ＲＬ2-n に電流が流れるループがあり、リレ
ーの接点ｒｌ2-1 〜ｒｌ2-n はメーク状態を保持し各デ
バイス装置は正常にパワーオン状態を続ける。
【００２３】（２）２連スイッチＳＷ3-1 〜ＳＷ3-n が
Ｌ側（ローカルモード）の時 時刻ｔ3 においてＳＷ1-1 〜ＳＷ1-n を一旦閉じると、
ＥＰＯ* １〜ＥＰＯ* ｎ信号が“Ｈ”の状態つまりＥＰ
Ｏ* 信号（デバイス装置がリモート／ローカルにかかわ
らずパワーオフさせる信号）を出していない状態であれ
ばＩＣ Ｚ4-1〜Ｚ4-n ，Ｚ1-1 〜Ｚ1-n はオン状態な
のでリレーのコイルＲＬ2-1 〜ＲＬ2-n に２連スイッチ
ＳＷ3-1 〜ＳＷ3-n のａ側→スイッチＳＷ1-1 〜ＳＷ1
-n →ＩＣＺ1-1 〜Ｚ1-n を通して一旦電流が流れリレ
ーの接点ｒｌ2-1 〜ｒｌ2-n が閉じる。リレーの接点ｒ
ｌ2-1 〜ｒｌ2-n が閉じると、各デバイス装置はパワー
オンする。
Ｌ側（ローカルモード）の時 時刻ｔ3 においてＳＷ1-1 〜ＳＷ1-n を一旦閉じると、
ＥＰＯ* １〜ＥＰＯ* ｎ信号が“Ｈ”の状態つまりＥＰ
Ｏ* 信号（デバイス装置がリモート／ローカルにかかわ
らずパワーオフさせる信号）を出していない状態であれ
ばＩＣ Ｚ4-1〜Ｚ4-n ，Ｚ1-1 〜Ｚ1-n はオン状態な
のでリレーのコイルＲＬ2-1 〜ＲＬ2-n に２連スイッチ
ＳＷ3-1 〜ＳＷ3-n のａ側→スイッチＳＷ1-1 〜ＳＷ1
-n →ＩＣＺ1-1 〜Ｚ1-n を通して一旦電流が流れリレ
ーの接点ｒｌ2-1 〜ｒｌ2-n が閉じる。リレーの接点ｒ
ｌ2-1 〜ｒｌ2-n が閉じると、各デバイス装置はパワー
オンする。
【００２４】次にＥＰＯ* １〜ＥＰＯ* ｎ信号が“Ｈ”
の状態であればＩＣ Ｚ4-1 〜Ｚ4- n ，Ｚ1-1 〜Ｚ1-n
がオン状態なのでリレーのコイルＲＬ2-1 〜ＲＬ2-n →
リレーの接点ｒｌ2-1 〜Ｚ2-n →２連スイッチＳＷ3-1
〜ＳＷ3-n のｂ側→スイッチＳＷ2-1 〜ＳＷ2-n →ＩＣ
Ｚ1-1 〜Ｚ1-n を通して電流が流れ続ける。従って各
デバイス装置はパワーオン状態を続ける。
の状態であればＩＣ Ｚ4-1 〜Ｚ4- n ，Ｚ1-1 〜Ｚ1-n
がオン状態なのでリレーのコイルＲＬ2-1 〜ＲＬ2-n →
リレーの接点ｒｌ2-1 〜Ｚ2-n →２連スイッチＳＷ3-1
〜ＳＷ3-n のｂ側→スイッチＳＷ2-1 〜ＳＷ2-n →ＩＣ
Ｚ1-1 〜Ｚ1-n を通して電流が流れ続ける。従って各
デバイス装置はパワーオン状態を続ける。
【００２５】この状態でＶcc1 がなくなり再び立上がる
時の動作は、前述した（１）２連スイッチＳＷ3-1 〜Ｓ
Ｗ3-n がＲ側（リモートモード）の時と同様に時刻ｔ4
〜ｔ5 はＰＮＰトランジスタＱ3 →ＮＰＮトランジスタ
Ｑ4 、時刻ｔ5 〜ｔ6 はリレーの接点ｒｌ1 ，時刻ｔ6
〜ｔ7 は、ＰＮＰトランジスタＱ3 →ＮＰＮトランジス
タＱ4 へと電流の流れるルートがあり、従って各デバイ
ス装置がパワーオン状態でＶcc1 がなくなり再び立上っ
たとしても、リレーのコイルＲＬ2-1 〜ＲＬ2-n に電流
が流れるループがあり、リレーの接点ｒｌ2-1 〜Ｚ2-n
はメーク状態を保持し各デバイス装置は、正常にパワー
オン状態を続ける。
時の動作は、前述した（１）２連スイッチＳＷ3-1 〜Ｓ
Ｗ3-n がＲ側（リモートモード）の時と同様に時刻ｔ4
〜ｔ5 はＰＮＰトランジスタＱ3 →ＮＰＮトランジスタ
Ｑ4 、時刻ｔ5 〜ｔ6 はリレーの接点ｒｌ1 ，時刻ｔ6
〜ｔ7 は、ＰＮＰトランジスタＱ3 →ＮＰＮトランジス
タＱ4 へと電流の流れるルートがあり、従って各デバイ
ス装置がパワーオン状態でＶcc1 がなくなり再び立上っ
たとしても、リレーのコイルＲＬ2-1 〜ＲＬ2-n に電流
が流れるループがあり、リレーの接点ｒｌ2-1 〜Ｚ2-n
はメーク状態を保持し各デバイス装置は、正常にパワー
オン状態を続ける。
【００２６】またＶcc1 がない状態でスイッチＳＷ1-1
〜ＳＷ1-n を一旦閉じると、リレーのコイルＲＬ2-1 〜
ＲＬ2-n に２連スイッチＳＷ3-1 〜ＳＷ3-n のａ側→ス
イッチＳＷ1-1 〜ＳＷ1-n →ダイオードＤ1-1 〜Ｄn-1
→リレーの接点ｒｌ1 を通して電流が流れ、リレーの接
点ｒｌ2-1 〜ｒｌ2-n は閉じる。リレーの接点ｒｌ2-1
〜ｒｌ2-n が閉じると、リレーのコイルＲＬ2-1 〜ＲＬ
2-n →リレーの接点ｒｌ2-1 〜ｒｌ2-n →２連スイッチ
ＳＷ3-1 〜ＳＷ3-n のｂ側→スイッチＳＷ2-1〜ＳＷ
2-n →ダイオードＤ1-1 〜Ｄn-1 →リレーの接点ｒｌ1
を通して電流が流れ続ける為、各デバイス装置はパワー
オン状態を続ける。
〜ＳＷ1-n を一旦閉じると、リレーのコイルＲＬ2-1 〜
ＲＬ2-n に２連スイッチＳＷ3-1 〜ＳＷ3-n のａ側→ス
イッチＳＷ1-1 〜ＳＷ1-n →ダイオードＤ1-1 〜Ｄn-1
→リレーの接点ｒｌ1 を通して電流が流れ、リレーの接
点ｒｌ2-1 〜ｒｌ2-n は閉じる。リレーの接点ｒｌ2-1
〜ｒｌ2-n が閉じると、リレーのコイルＲＬ2-1 〜ＲＬ
2-n →リレーの接点ｒｌ2-1 〜ｒｌ2-n →２連スイッチ
ＳＷ3-1 〜ＳＷ3-n のｂ側→スイッチＳＷ2-1〜ＳＷ
2-n →ダイオードＤ1-1 〜Ｄn-1 →リレーの接点ｒｌ1
を通して電流が流れ続ける為、各デバイス装置はパワー
オン状態を続ける。
【００２７】次に、スイッチＳＷ2-1 〜ＳＷ2-n を一旦
開くと、リレーのコイルＲＬ2-1 〜ＲＬ2-n に電流が流
れるルートがなくなり、リレーの接点ｒｌ2-1 〜ｒｌ
2-n が開く為、各デバイス装置はパワーオフとなる。従
ってＶcc1 がない状態でも、各デバイス装置をローカル
モードにしておけば正常にパワーオン／オフすることが
できる。
開くと、リレーのコイルＲＬ2-1 〜ＲＬ2-n に電流が流
れるルートがなくなり、リレーの接点ｒｌ2-1 〜ｒｌ
2-n が開く為、各デバイス装置はパワーオフとなる。従
ってＶcc1 がない状態でも、各デバイス装置をローカル
モードにしておけば正常にパワーオン／オフすることが
できる。
【００２８】
【発明の効果】以上説明したように本発明は抵抗と、Ｎ
ＰＮトランジスタと、ＰＮＰトランジスタと、コンデン
サと、リレーと、ダイオードと、サイリスタを組合せる
ことにより、各デバイス装置がパワーオン状態の時、信
号送信制御回路の制御用電源を誤まってオフしてしまっ
た場合でも、各デバイス装置はパワーオフにならずパワ
ーオン状態を続けることができる効果がある。
ＰＮトランジスタと、ＰＮＰトランジスタと、コンデン
サと、リレーと、ダイオードと、サイリスタを組合せる
ことにより、各デバイス装置がパワーオン状態の時、信
号送信制御回路の制御用電源を誤まってオフしてしまっ
た場合でも、各デバイス装置はパワーオフにならずパワ
ーオン状態を続けることができる効果がある。
【００２９】また、各デバイス装置をローカルモードに
しておけば、信号送信制御回路の制御用電源をオンしな
くても各デバイス装置を正常にパワーオン／オフするこ
とができる為、保守時の作業性を向上させることができ
る効果がある。
しておけば、信号送信制御回路の制御用電源をオンしな
くても各デバイス装置を正常にパワーオン／オフするこ
とができる為、保守時の作業性を向上させることができ
る効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の動作タイムチャートである。
【図３】従来例を示す回路図である。
Ｚ1-1 〜Ｚ1-n ，Ｚ6-1 〜Ｚ6-n ＩＣ ＳＷ1-1 〜ＳＷ1-n ，ＳＷ2-1 〜ＳＷ2-n スイッチ ＳＷ3-1 〜ＳＷ3-n ２連スイッチ ＲＬ1 ，ＲＬ2-1 〜ＲＬ2-n リレーのコイル ｒｌ1 ，ｒｌ2-1 〜ｒｌ2-n リレーの接点 Ｄn-1 ，Ｄ1-2 〜Ｄn-2 ダイオード Ｑ2 ，Ｑ4 ＮＰＮトランジスタ Ｑ1 ，Ｑ3 ＰＮＰトランジスタ Ｒ1 〜Ｒ6 抵抗 １，１−１，…ｎ−１，１−２，…ｎ−２ 端子 ２ 信号保持回路 ３，３０ パワーオンリセット回路 ４，４０ 信号送信制御回路 ５−１〜５−ｎ，５０−１〜５０−ｎ 信号送信回路 ｃ コンデンサ ６−１〜６−ｎ，６０−１〜６０−ｎ 信号受信回路
Claims (1)
- 【請求項１】 許容動作電圧以上でリセット解除するパ
ワーオンリセット信号を入力する第１の入力端子と、 エミッタを電源に接続しベースを前記第１の入力端子に
接続した第１のＰＮＰトランジスタと、 ベースを前記第１のＰＮＰトランジスタのコレクタに接
続したエミッタ接地の第１のＮＰＮトランジスタと、 一端を電源に接続し他端を前記第１のＮＰＮトランジス
タのコレクタに接続した第１の抵抗と、 一端を前記第１の抵抗の他端に接続した第２の抵抗と、 コレクタを前記第２の抵抗の他端に接続した第２のＰＮ
Ｐトランジスタと、 保持したい信号数分をそれぞれ入力する複数の入力端子
と、 保持したい信号数分の全てのカソードを前記第２のＰＮ
Ｐトランジスタのエミッタに接続し個々のアノードを前
記複数の入力端子にそれぞれ接続した保持したい信号数
分の複数のダイオードと、 一端を前記第２のＰＮＰトランジスタのベースに接続し
た第３の抵抗と、 ベースを前記第１のＮＰＮトランジスタのコレクタに接
続しコレクタを前記第３の抵抗の他端に接続したエミッ
タ設置の第２のＮＰＮトランジスタと、 一端を前記第２のＰＮＰトランジスタのエミッタに接続
し他端を設置したリレーの接点と、 一端を電源に接続し多端を接地したリレーのコイルとか
ら構成されることを特徴とする装置間信号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275958A JP2786034B2 (ja) | 1991-10-24 | 1991-10-24 | 装置間信号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275958A JP2786034B2 (ja) | 1991-10-24 | 1991-10-24 | 装置間信号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05122268A true JPH05122268A (ja) | 1993-05-18 |
| JP2786034B2 JP2786034B2 (ja) | 1998-08-13 |
Family
ID=17562797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275958A Expired - Lifetime JP2786034B2 (ja) | 1991-10-24 | 1991-10-24 | 装置間信号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786034B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854801A (zh) * | 2019-10-25 | 2020-02-28 | 天水电气传动研究所集团有限公司 | 一种基于plc的大功率特种电源故障连锁保护装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2680944B2 (ja) | 1991-06-11 | 1997-11-19 | 茨城日本電気株式会社 | 信号保持回路 |
-
1991
- 1991-10-24 JP JP3275958A patent/JP2786034B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854801A (zh) * | 2019-10-25 | 2020-02-28 | 天水电气传动研究所集团有限公司 | 一种基于plc的大功率特种电源故障连锁保护装置 |
| CN110854801B (zh) * | 2019-10-25 | 2025-03-18 | 天水电气传动研究所集团有限公司 | 一种基于plc的大功率特种电源故障连锁保护装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2786034B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394533B2 (ja) | 過電流保護装置 | |
| WO2009004072A1 (en) | An integrated electronic device including circuitry for providing a system supply voltage from a primary power supply | |
| US4398098A (en) | Electronic latching circuit | |
| JPH05122268A (ja) | 装置間信号回路 | |
| US7091633B2 (en) | Current-limiting logic interface circuit | |
| EP0483246B1 (en) | Combined bias supply and power shut-off circuit | |
| JP2680944B2 (ja) | 信号保持回路 | |
| US5818130A (en) | Method and arrangement for appropriately polarity recognition and switchover of an output stage | |
| US6833732B2 (en) | Output signal circuit capable of automatically detecting polarity | |
| EP0868688A1 (en) | A reset circuit for ensuring proper reset when used with decaying power supplies | |
| US4166931A (en) | Miniature bridge lifter for telephone lines | |
| CN113300698B (zh) | 信号输出电路 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| US7103322B2 (en) | Equipment shelf-resident network interface unit by-pass circuit | |
| JPH07297958A (ja) | 供給回路を具えているスイッチ開閉装置 | |
| US5986411A (en) | IC for implementing the function of a DIAC diode | |
| JP3775554B2 (ja) | アクチュエータ，センサインタフェース用スレーブの過負荷，短絡保護回路 | |
| JPH04242032A (ja) | 電源断検出回路 | |
| JP2594370Y2 (ja) | 警報器の移報装置 | |
| JPH0514163A (ja) | 近接スイツチ | |
| JPS62264530A (ja) | 単巻線ラツチング型電磁リレ−の駆動回路 | |
| JPS61151471A (ja) | 信号化回路 | |
| JPH03101518A (ja) | 負荷駆動回路 | |
| JPS5937859B2 (ja) | 電源回路 | |
| JP3021121B2 (ja) | 端末網制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |