JPH05122931A - スイツチング電源回路 - Google Patents

Abstract

(57)【要約】 【目的】 スイッチング電源回路における整流ダイオー
ドのリカバリ電流を低減して電源効率の向上を図る。 【構成】 スイッチング電源回路１を構成するトランス
２の１次巻線２ａに駆動用のＦＥＴ４を設け、オシレー
タ５からＰＷＭ（パルス幅変調）回路６を経て得られる
駆動信号をＦＥＴ４に供給してそのスイッチング制御を
行う。トランス２の２次側にはダイオード７、コンデン
サ９からなる整流回路１０と、ダイオード７のリカバリ
電流を検出するリカバリ電流検出回路１２を設ける。ト
ランス２の２次巻線２ｂに接続された抵抗８によって電
圧変換されるリカバリ電流の検出電圧がトランジスタ１
３のベースに加わり、これがオンすると後段のトランジ
スタ１６がオフし、ダイオート１８を通して充電される
コンデンサ１９の端子電圧がリカバリ電流検出回路１２
からオシレータ５にフィードバックされる。この検出電
圧に応じてオシレータ５の発振周波数を可変することに
よってリカバリ電流を抑制し、ダイオード７やＦＥＴ４
に関する電力損失を低減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング電源回路
を構成する整流ダイオードの接合部に蓄積する少数キャ
リアを低減して電源効率の向上を図ることができる新規
なスイッチング電源回路を提供しようとするものであ
る。

【０００２】

【従来の技術】スイッチング電源回路を構成する整流ダ
イオードのリカバリ電流は、スイッチング周波数やトラ
ンスのインダクタンスに依存することが知られている。

【０００３】図８（ａ）はダイオードａとコンデンサｂ
とからなる整流回路ｃに交流源ｄからの信号が入力され
る回路を示しており、ダイオードａの電流波形は図８
（ｂ）に示すように立ち上がり時点から電流値が徐々に
低下する順方向の電流ｉ１と、その後のリカバリ電流ｉ
２とからなる。

【０００４】このリカバリ電流ｉ２は少数キャリアを消
滅させるための逆電流であり、その大きさはスイッチン
グ周波数や電流値の如何による。

【０００５】図９（ａ）はスイッチング電源回路の等価
回路を示すものであり、トランジスタ等のスイッチｅに
直列に接続されたインダクタｆの発生電圧がダイオード
ａとコンデンサｂとからなる整流回路ｃを経て出力され
るように構成されている。尚、インダクタｆはトランス
に相当する。

【０００６】図９（ｂ）はスイッチｅに流れる電流ｉ＿
ＳＷとダイオードａに流れる電流ｉ＿Ｄの波形示すもの
であり、前者はスイッチｅがオン期間に流れ、後者はス
イッチｅのオフ期間、つまりダイオードａの整流期間に
流れる電流である。尚、Ｉ＿Ｒはリカバリ電流である。

【０００７】図示するようにリカバリ電流による影響は
電流ｉ＿ＳＷにおいて波形の立ち上がりに現れ、電流ｉ
＿Ｄでは波形の立ち下がりに現れ、両者が合成されたリ
プル電流Ｉが出力電流として取り出される。

【０００８】つまり、電流ｉ＿ＳＷの立ち上がりにおけ
るオーバーシュートｏと、電流ｉ＿Ｄの立ち下がりにお
けるアンダーシュートｕとが相殺された電流波形が得ら
れることになる。

【０００９】

【発明が解決しようとする課題】ところで上記のような
回路構成では、電流Ｉの波形において見かけ上はリカバ
リ電流の影響は表面化していないが、実際上ダイオード
ａのリカバリ電流とこれに伴ってスイッチｅに不要な電
流が流れていることは図９（ｂ）から明らかであり、こ
れによって電力損失が生じる結果、電源効率の低下を招
いてしまうという問題がある。

【００１０】図１０はダイオードａのオン期間に流れる
電流の変化率とリカバリ電流の大きさとの関係について
概念的に示すものであり、オン期間を一定として電流変
化率が大きい場合の波形ｉ１＿ａと電流変化率が小さい
場合の波形ｉ１＿ｂとを比べると、前者の方がリカバリ
電流が小さい（部分拡大図参照。）。

【００１１】これは、オン期間における電流が速やかに
ゼロに近づくほど少数キャリアの蓄積が少なくなるため
である。

【００１２】波形ｉ１＿ｂに示すのような状況が具現化
するのは、インダクタｆのインダクタンスに対してスイ
ッチング周波数が高い場合、あるいはスイッチｅのオン
期間が長く、ダイオードａの整流期間が短い場合であ
る。

【００１３】つまり、インダクタｆのエネルギーはイン
ダクタンスと電流の２乗値との積に比例するので、イン
ダクタンスによって決まる電流変化に対して、ダイオー
ドａの整流期間が短い場合にリカバリ電流が大きくな
る。

【００１４】よって、トランスのインダクタンスが大き
い場合（電流変化が緩やかとなる）や、スイッチング周
波数が高い場合（充分な整流期間を経ないうちにスイッ
チがオン状態に切り替えられてしまう）に大きなリカバ
リ電流が流れ、電力損失が大きくなる。

【００１５】スイッチング電源回路の設計段階では、こ
のような損失が最も小さくなるように回路毎に個別に対
応するしかなく、よって入力電力の変化によって整流ダ
イオードのリカバリ電流が時として増加し、電力損失が
拡大してしまうという不都合を回避することかできな
い。

【００１６】

【課題を解決するための手段】そこで、本発明は上記し
た課題を解決するために、直流電源と、トランス及びそ
の１次側に設けられた能動スイッチ素子とを有し、周波
数制御が可能な発振部からパルス幅変調回路を介して能
動スイッチ素子に駆動信号を供給してそのスイッチング
制御を行うとともに、トランスの２次側にダイオードを
含む整流回路を備えたスイッチング電源回路であって、
ダイオードのリカバリ電流を直接に又は能動スイッチ素
子の電流に基づいて検出するリカバリ電流検出手段を設
け、その検出信号を発振部にフィードバックしてリカバ
リ電流が大きい場合ほど発振周波数が低くなるように周
波数制御を行いリカバリ電流を抑制するようにしたもの
である。

【００１７】

【作用】本発明によれば、ダイオードのリカバリ電流を
できるだけ小さくするためにリカバリ電流が大きい場合
に発振周波数を低くし、ダイオードの電流波形が整流期
間の終端でゼロに近づくように絶えず周波数制御を行っ
ているので、ダイオードや能動スイッチ素子での電力損
失を低減することができ、入力電力の変化によって整流
ダイオードのリカバリ電流が時として増加し、電力損失
の拡大を招いてしまうといった不都合を解消することが
でき、また、電力損失の低減に関して回路毎の個別的な
対処方法に頼る必要がなくなる。

【００１８】

【実施例】以下に、本発明スイッチング電源回路を図示
した各実施例に従って説明する。

【００１９】図１は本発明に係るスイッチング電源回路
の第１の実施例１の回路構成を示すものである。

【００２０】２はトランスであり、その１次巻線２ａの
一端が直流電源３に接続され、他端はソース接地とされ
たＮチャンネルＦＥＴ４のドレインに接続されている。

【００２１】５はオシレータであり、その出力パルスは
ＰＷＭ（パルス幅変調）回路６に送られる。尚、その発
振周波数は後述するリカバリ電流検出回路からの信号に
よって可変制御されるように構成されている。

【００２２】ＰＷＭ回路６は、これを構成するコンパレ
ータ（図示せず。）においてオシレータ５からの信号レ
ベルを所定の基準レベルと比較して２値化することによ
って比較結果に応じたパルス幅の信号を生成し、これを
ＦＥＴ４への駆動信号として送出するようになってい
る。

【００２３】トランス２の２次巻線２ｂはその一端がダ
イオード７のアノードに接続され、他端が抵抗８を介し
て接地されている。

【００２４】ダイオード７はコンデンサ９とともに整流
回路１０を構成しており、コンデンサ９の端子電圧が出
力端子１１を介して図示しない負荷に供給される。

【００２５】１２はリカバリ電流検出回路であり、ダイ
オード７のリカバリ電流を検出し、その検出結果に応じ
てオシレータ５の発振周波数を可変するために信号をオ
シレータ５に送出するように構成されている。

【００２６】１３はエミッタ接地のＮＰＮトランジスタ
であり、そのベースが抵抗１４を介して２次巻線２ｂと
抵抗８との間に接続され、そのコレクタが抵抗１５を介
して出力端子１１に接続されている。

【００２７】１６は上記トランジスタ１３の後段に設け
られたエミッタ接地のＮＰＮトランジスタであり、その
ベースがトランジスタ１３のコレクタに接続され、その
コレクタが抵抗１７を介して出力端子１１に接続されて
いる。

【００２８】トランジスタ１６のコレクタ出力はダイオ
ード１８を介してコンデンサ１９に加えられ、コンデン
サ１９の端子電圧がオシレータ５にフィードバックされ
るようになっている。

【００２９】２０はコンデンサ１９に対して並列に設け
られた放電用抵抗である。

【００３０】オシレータ５はリカバリ電流検出回路１２
からの検出電圧を受けて、ダイオード７のリカバリ電流
が大きいとき程発振周波数を低くするような構成（例え
ば、ＶＣＯ（電圧制御発振器）等を用いれば良い。）と
されており、これによってリカバリ電流を抑制する機能
を有している。つまり、リカバリ電流検出回路１２の検
出電圧が高くなるにつれて発振周波数が低くなるため、
ダイオード７の整流期間が長くなってリカバリ電流が小
さくなるように制御が行われる。

【００３１】図２は上記スイッチング電源回路１の各部
における波形を示すものであり、「ＳＰ」はＰＷＭ回路
６の出力信号、「Ｉ１」はトランス２の１次巻線２ａに
流れる電流、「Ｉ２」はトランス２の２次巻線２ｂに流
れる電流をそれぞれ示しており、各電流の向きについて
は図１の各矢印によって定義されている。尚、「ＩＲ」
はリカバリ電流である。

【００３２】図２は、リカバリ電流が大きな状態から、
リカバリ電流検出回路１２及びオシレータ５による周波
数制御が利きはじめてリカバリ電流が抑制される様子を
概念的に示したものである。

【００３３】スイッチング電源回路１においてはオシレ
ータ５からＰＷＭ回路６を介してＦＥＴ４のゲートに駆
動信号ＳＰが供給され、ＦＥＴ４のスイッチング制御に
伴ってトランス２の１次巻線２ａに発生する電圧の変換
後に２次巻線２ｂに生じた電流が整流回路１０により直
流化されて出力端子１１から取り出される。

【００３４】ダイオード７のリカバリ電流ＩＲは抵抗８
によって電圧変換され、抵抗１４を介してトランジスタ
１３のベースに供給されるため、この間トランジスタ１
３がオン状態となり、後段のトランジスタ１６がオフす
る。

【００３５】よって、ダイオード１８を通してコンデン
サ１９が充電され、その充電電圧がリカバリ電流検出回
路１２の検出電圧としてオシレータ５にフィードバック
される。

【００３６】この検出電圧はリカバリ電流ＩＲが大きい
程大きな値となり、これによって、オシレータ５の発振
周波数が低くなり、ＰＷＭ回路６の出力パルスＳＰはそ
の周期がＴからＴ′（Ｔ＜Ｔ′）に伸びる（図２参
照。）。

【００３７】図１０で説明したように、ダイオードの整
流期間がスイッチ素子のオン期間に対して相対的に長く
なれば、その電流波形の終端における電流値をゼロに近
づけることができるので、リカバリ電流を小さくするこ
とができる。

【００３８】このようにリカバリ電流検出回路１２から
オシレータ５に送られる信号によって発振周波数の可変
制御がなされてリカバリ電流が抑制されるので、ダイオ
ード７及びＦＥＴ４に生じる電力損失を低減することが
できる。

【００３９】次に、本発明の第２の実施例１Ａを図３乃
至図７に従って説明する。

【００４０】尚、第２の実施例１Ａが前記第１の実施例
１と相違する点は、上記第１の実施例１においてダイオ
ードのリカバリ電流を直接検出したのに対し、第２の実
施例１Ａではダイオードのリカバリ電流に伴ってスイッ
チ素子に流れる電流の立ち上がり部分を抽出することに
よって間接的にリカバリ電流を検出している点であり、
従って、以下では該相違点を中心にして説明し、第１の
実施例１と機能上相違しない部分についてはその各部に
第１の実施例１における同様の部分に付した符号と同じ
符号を付することによって説明を省略する。

【００４１】図３は第２の実施例１Ａの回路構成を示す
ブロック図である。

【００４２】２１はＮＰＮトランジスタであり、そのコ
レクタはトランス２の１次巻線２ａに接続され、そのエ
ミッタが抵抗２２を介して接地されている。

【００４３】そして、トラジスタ２１のエミッタ出力が
電流検出回路２３に送出される。

【００４４】ＰＷＭ回路６の出力パルスはトランジスタ
２１にその駆動信号として供給されるとともに、パルス
生成回路２４を介して電流検出回路２３に送られるよう
になっている。

【００４５】パルス生成回路２４は、サンプリング信号
を作り出して電流検出回路２３に供給するために設けら
れており、この信号が電流検出回路２３に送出されたと
きにトランジスタ２１のエミッタ出力の立ち上がり部分
が所定のタイミングで抽出されるようになっている。

【００４６】図４はパルス生成回路２４の構成を示すブ
ロック図であり、微分回路２５と、前縁抽出部２６と、
サンプリング信号生成部２７とがこの順で直列に接続さ
れた構成を有する。

【００４７】図７は各部の波形を示すものであり、「Ｓ
Ｐ」がＰＷＭ回路６の出力パルス、「ＳＤ」が微分回路
２５の出力波形、「ＳＦ」が前縁抽出部２６の出力波
形、「ＳＳ」がサンプリング信号生成部２７によって得
られるサンプリング信号をそれぞれ示しており、「Ｉ２
１＿１」、「Ｉ２１＿２」がそのときどきにおけるトラ
ンジスタ２１のエミッタ電流を場合分けして示してい
る。

【００４８】図示するように、微分回路２５によってＰ
ＷＭ回路６の出力パルスＳＰについての微分波形ＳＤを
得てから、その立ち上がり波形のみを前縁抽出部２６に
よって取り出すとともに２値化して矩形波状信号ＳＦに
した後、その反転信号をサンプリング信号ＳＳとし、こ
れをサンプリング信号生成部２７から電流検出回路２３
に送出するようになっている。

【００４９】図５は電流検出回路２３の構成例を示すも
のであり、抵抗２２から取り出されるトランジスタ２１
のエミッタ出力は抵抗２８を介してＮＰＮトランジスタ
２９のベースに供給され、そのコレクタ出力がダイオー
ド３０、コンデンサ３１からなる整流回路３２を経て、
直列抵抗３３、３４による分圧後にオシレータ５に送出
される。

【００５０】そして、エミッタ接地のＮＰＮトランジス
タ３５は、そのコレクタが上記トランジスタ２９のコレ
クタに接続されており、そのベースにはサンプリング信
号生成部２７からのサンプリング信号ＳＳが供給される
ようになっている。

【００５１】よって、サンプリング信号ＳＳがＬ（ロ
ー）のレベルのときにトランジスタ２１のエミッタ電圧
の立ち上がり部分が抜き出されてその反相信号がオシレ
ータ５に送出されることになる。

【００５２】図６はオシレータ５の回路構成例３６を示
すものであり、２つのＮＰＮトランジスタ３７と３８と
を用いた非安定マルチバイブレータの構成とされてい
る。

【００５３】即ち、トランジスタ３７のベースがコンデ
ンサ３９を介してトランジスタ３８のコレクタに接続さ
れるとともに抵抗４０を介して電源ライン４１に接続さ
れており、また、トランジスタ３８のベースがコンデン
サ４２を介してトランジスタ３７のコレクタに接続され
るとともに抵抗４３を介して電源ライン４１に接続され
ている。そして、トランジスタ３７、３８のコレクタが
抵抗４４、４５をそれぞれ介して電源ライン４１に接続
されている。

【００５４】４６はエミッタ接地のＮＰＮトランジスタ
であり、そのベースは制御入力端子４７に接続され、こ
れに電流検出回路２３からの信号が供給されるようにな
っている。そして、そのコレクタが抵抗４８、４８´を
介して電源ライン４１に接続されている。

【００５５】４９はエミッタ接地のＰＮＰトランジスタ
であり、上記トランジスタ４６の後段に設けられ、その
ベースが抵抗４８と４８´との間に接続され、コレクタ
がトランジスタ３７のベースに接続されている。

【００５６】このオシレータ回路３６にあっては、電流
検出回路２３から送られてくる信号レベルが高いとトラ
ンジスタ４６のインピーダンス（オン抵抗）が低下し、
これに連動するトランジスタ４９のインピーダンスが変
化するため、発振周波数が低下する。

【００５７】しかして、第２の実施例１Ａにあっては、
オシレータ５からの信号に基づいて生成されるＰＷＭ回
路６出力パルスＳＰがトランジスタ２１に供給され、そ
のスイッチング制御がなされ、トランス２の出力が整流
回路１０を介して出力端子１１から取り出される。

【００５８】そして、ＰＷＭ回路６の出力パスルＳＰは
パルス生成回路２４に送られてその微分波形の前縁をも
とにサンプリング信号ＳＳが生成された後電流検出回路
２３に供給される。

【００５９】トランジスタ２１のエミッタ電流波形は定
性的にみて、ＰＷＭ回路６の出力パルスＳＰの立ち上が
り時点において図７のＩ２１＿１に示すようにゼロレベ
ルを起点として次第に上昇し出力パルスＳＰの立ち下が
り時点でゼロに降下する場合と、図７のＩ２１＿２に示
すように出力パルスＳＰの立ち上がり時点において一旦
急峻に立ち上がってからあるレベルまで戻った後、徐々
に上昇し出力パルスＳＰの立ち下がり時点でゼロに降下
する場合とがある。

【００６０】ダイオード７のリカバリ電流が大きい程ス
イッチ素子であるトランジスタ２１の電流波形への影響
が大きくなることから考えると、前者はリカバリ電流が
小さい場合、後者はリカバリ電流が大きい場合に相当す
ることが分かる。

【００６１】よって、この電流波形の立ち上がりのレベ
ルを検出して、Ｉ２１＿１の波形に近い波形が得られる
ようにオシレータ３６の周波数制御を行えば、リカバリ
電流を低減することが可能となり、トランジスタ２１や
ダイオード７における電力損失を抑えることができる。

【００６２】つまり、図７においてサンプリング信号Ｓ
Ｓによってトランジスタ２１のエミッタ電流を抽出する
と（サンプリング信号ＳＳのＬレベル期間における波形
部分が取り出される。）、電流波形がＩ２１＿１の波形
であるときには、ほぼゼロの部分が抜き出されるので、
その反転信号ＳＫがトランジスタ２９のコレクタから出
力され、その整流出力が分圧後にオシレータ３６のトラ
ンジスタ４６に供給される。

【００６３】よって、トランジスタ４６のインピーダン
スが低下して、この変化がＰＮＰトランジスタ４９を介
してトランジスタ３８のベース抵抗に影響を与えるため
時定数が小さくなって発振周波数が高められる。

【００６４】他方、電流波形がＩ２１＿２の波形である
ときには、その立ち上がり部分が抜き出されるので、そ
の反転信号ＳＬはゼロに近いレベルとなる。

【００６５】従って、整流、分圧後においてオシレータ
３６のトランジスタ４６には殆ど電圧が加わらない。

【００６６】トランジスタ４６、４９のインピーダンス
は高く、これによるトランジスタ３８のベース抵抗への
影響は時定数を大きくする方向、つまり、発振周波数が
低くなるように制御される。

【００６７】以上のように、トランジスタ２１のエミッ
タ電流波形が、Ｉ２１＿１のようにゼロレベルから次第
に立ち上がる波形に近い場合にはオシレータ３６の周波
数が高い方向にシフトし、逆に、Ｉ２１＿２に示すよう
にゼロレベルから急激に立ち上がる波形に近い場合には
オシレータ３６の周波数が低い方向にシフトすることに
なり、この作用によってダイオード７のリカバリ電流を
絶えず小さくする方向へと周波数制御がなされる。

【００６８】

【発明の効果】以上に記載したところから明らかなよう
に、本発明によれば、整流ダイオードの接合部に蓄積す
る少数キャリアを除去するための逆電流であるリカバリ
電流を直接又は能動スイッチ素子の電流に基づいて検出
して発振部にフィードバックし、リカバリ電流が大きい
場合ほど発振周波数が低くなるように常に周波数制御を
行っているので、リカバリ電流を抑制して電源効率を高
めることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るスイッチング電源
回路の構成を示す回路図である。

【図２】第１の実施例の動作について説明するための概
略的な波形図である。

【図３】本発明の第２の実施例に係るスイッチング電源
回路の構成を示す回路ブロック図である。

【図４】第２の実施例のパルス生成回路の構成を示すブ
ロック図である。

【図５】第２の実施例の検出回路の構成例を示す回路図
である。

【図６】第２の実施例のオシレータの構成例を示す回路
図である。

【図７】第２の実施例の動作について説明するための概
略的な波形図である。

【図８】ダイオードのリカバリ電流についての説明する
ための図であり、（ａ）は回路図、（ｂ）は電流波形を
示す図である。

【図９】（ａ）はスイッチング電源回路の等価回路図、
（ｂ）は各部の波形を示す図である。

【図１０】リカバリ電流の大きさについて説明するため
の波形図である。

【符号の説明】

１ スイッチング電源回路 ２ トランス ３ 直流電源 ４ 能動スイッチ素子 ５ 発振部 ６ パルス幅変調回路 ７ ダイオード １０ 整流回路 １２ リカバリ電流検出手段 １Ａ スイッチング電源回路 ２１ 能動スイッチ素子 ２３、２４ リカバリ電流検出手段 ３６ 発振部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 直流電源と、トランス及びその１次側に
   設けられた能動スイッチ素子とを有し、周波数制御が可
   能な発振部からパルス幅変調回路を介して能動スイッチ
   素子に駆動信号を供給してそのスイッチング制御を行う
   とともに、トランスの２次側にダイオードを含む整流回
   路を備えたスイッチング電源回路であって、ダイオード
   のリカバリ電流を直接に又は能動スイッチ素子の電流に
   基づいて検出するリカバリ電流検出手段を設け、その検
   出信号を発振部にフィードバックしてリカバリ電流が大
   きい場合ほど発振周波数が低くなるように周波数制御を
   行うことを特徴とするスイッチング電源回路。