JPH0512363A - 回路図の組合せ回路化の方法 - Google Patents

Abstract

(57)【要約】 【目的】 論理シミュレーションを行う際に発生したエ
ラーの解析工数を削減する。 【構成】 展開ライブラリ作成部１は回路図中に存在す
るレジスタ及びメモリーを分割するための展開ライブラ
リ６を作成し、ライブラリ展開部２はこの展開ライブラ
リ６を基にしてレジスタ及びメモリーを切断可能な形に
展開する。次に、回路切断部３は展開されたレジスタ及
びメモリーの出力端から切断する。更に、入出力ピン発
生部４は切断した箇所にそれぞれ出力ピン及び入力ピン
を発生すると共に、信号名付与部５は発生した出力ピン
及び入力ピンにそれぞれ信号名を付与する。これによ
り、回路図は複数の組合せ回路に分割されて論理シミュ
レーションを行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理シミュレーションを
行うための回路図の組合せ回路化の方法に関する。

【０００２】

【従来の技術】従来、回路図の論理シミュレーションを
容易にするため、この回路図を切断して複数の組合せ回
路に分割する場合は、例えば、その回路を入力ピンから
レじせたあるいはメモリーの出力端までの回路、レジス
タあるいはメモリーの出力端から出力ピンまでの回路、
内部にレジスタやメモリーが存在しない入力ピンから出
力ピンまでの回路などに分割していた。

【０００３】

【発明が解決しようとする課題】上述した従来の回路図
の組合せ回路化の方法は、まず、組合せ回路化されてい
ない回路について論理シミュレーションを行うが、その
際にエラーが検出されると、内部にレジスタやメモリー
が存在する順序回路を解析してエラーの発生箇所を限定
し、その原因を究明する。しかしながら、一般に、レジ
スタやメモリーの出力は多出力であることが多く、この
ような場合にはエラー発生箇所の限定が困難となって、
エラー解析の工数が大幅に増加するという欠点があっ
た。

【０００４】

【課題を解決するための手段】本発明は、論理シミュレ
ーションを行うための回路図の組合せ回路化を行う方法
であって、回路図中に存在するレジスタ及びメモリーを
分解するための展開したプログラムライブラリを作成す
る展開ライブラリ作成手段と、作成された前記展開プロ
グラムライブラリを基に前記レジスタ及びメモリーを切
断可能な回路に展開するライブラリ展開手段と、展開さ
れた前記レジスタ及びメモリーを切断する回路切断手段
と、前記レジスタ及びメモリーの切断箇所にそれぞれ出
力端子及び入力端子を発生する入出力端子発生手段と、
発生した前記出力端子及び入力端子にそれぞれ信号名を
付与する信号名付与手段とを備えて構成される。

【０００５】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００６】図１は本実施例を示すフローチャートであ
る。

【０００７】展開ライブラリ作成部１は、回路中のレジ
スタやメモリーの論理シミュレーションを行うためのプ
ログラムライブラリ（以下ライブラリという）の論理を
変更することなく、回路切断部３で切断しやすいような
展開ライブラリ６を作成する。ライブラリ展開部２は、
回路中のレジスタおよびメモリーを展開ライブラリ作成
部１で作成した展開ライブラリ６を用いて展開する。回
路切断部３は、ライブラリ展開部２で展開した展開ライ
ブラリ中のレジスタあるいはメモリーの出力端を切断す
る。入出力ピン発生部４は、新しく出力ピンを発生して
回路切断部３により切断したレジスタあるいはメモリー
の出力端に接続し、また、入力ピンも新しく発生し、展
開ライブラリ中のレジスタあるいはメモリーのファンア
ウト先の論理素子へ接続する。そして、信号名付与部５
は、新しく発生した入力ピンと出力ピンとに信号名を付
与する。

【０００８】次に、展開ライブラリの一例について説明
する。

【０００９】図２はレジスタの展開ライブラリの一例を
説明する図である。

【００１０】レジスタＡは多出力（本実施例は２出力）
のため、回路を切断することが困難である。このため、
回路が切断しやすいようにレジスタＡの出力を１出力と
し、かつ同等の論理を持つように、レジスタＡの出力端
には多出力（２出力）の論理素子Ｂを接続する。このよ
うにして、レジスタＡの展開ライブラリＡ′は作成され
る。

【００１１】続いて、回路図の組合せ回路化の具体的な
方法について説明する。

【００１２】図３（ａ）〜同図（ｃ）は回路図の組合せ
の回路化の一例を説明する図である。

【００１３】図３（ａ）は展開前の回路図Ｍを示したも
のであって、２出力を持つレジスタＡには論理素子Ｘ，
Ｙがそれぞれ接続されている。

【００１４】図３（ｂ）は展開後の回路図Ｍを示したも
のであって、展開ライブラリ作成部１は、図２を参照し
て説明したように、レジスタＡの展開ライブラリＡ′を
作成し、ライブラリ展開部２は、この展開ライブラリ
Ａ′を基にして１出力のレジスタＡと２出力の論理素子
Ｂとに展開する。

【００１５】次に、回路切断部３は、レジスタＡと論理
素子Ｂとを切断し、続いて、入出力ピン発生部４は、新
規に入力ピンと出力ピンとを発生させる。そして、切断
されたレジスタＡの出力端には出力ピンを接続し、論理
素子Ｂには入力端には入力ピンを接続する。

【００１６】図３（ｃ）は組合せ回路後の回路図Ｍを示
したものであって、新設された入力ピン及び出力ピンに
は、信号名付与部５により、信号名Ｃ，Ｄがそれぞれ付
与される。

【００１７】これにより、回路図Ｍは、レジスタＡの出
力信号を出力ピンＣより送出する回路と、レジスタＡの
出力信号を入力ピンＤより入力する回路とからなる２つ
の組合せ回路に分割される。

【００１８】

【発明の効果】以上説明したように本発明は、回路通に
レジスタやメモリーが存在する順序回路であっても、作
成した展開ライブラリを用いることにより、論理を変更
することなく回路図を切断した組合せ回路へ分割するこ
とができる。

【００１９】したがって、論理シミュレーションにおい
てエラーが検出されても、エラーの発生した箇所が容易
に限定できるため、エラー解析の工数が大幅に削減でき
るという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を処理の流れを示すフローチ
ャートである。

【図２】レジスタの展開ライブラリの一例を説明する図
である。

【図３】回路図の組合せ回路化の一例を説明する図であ
る。

【符号の説明】

１ 展開ライブラリ作成部 ２ ライブラリ展開部 ３ 回路切断部 ４ 入出力ピン発生部 ５ 信号名付与部

Claims (1)

1. 【特許請求の範囲】 【請求項１】 論理シミュレーションを行うための回路
   図の組合せ回路化を行う方法であって、回路図中に存在
   するレジスタ及びメモリーを分解するための展開したプ
   ログラムライブラリを作成する展開ライブラリ作成手段
   と、作成された前記展開プログラムライブラリを基に前
   記レジスタ及びメモリーを切断可能な回路に展開するラ
   イブラリ展開手段と、展開された前記レジスタ及びメモ
   リーを切断する回路切断手段と、前記レジスタ及びメモ
   リーの切断箇所にそれぞれ出力端子及び入力端子を発生
   する入出力端子発生手段と、発生した前記出力端子及び
   入力端子にそれぞれ信号名を付与する信号名付与手段と
   を備えることを特徴とする回路図の組合せ回路化の方
   法。