JPH0512451A

JPH0512451A - クリツピング処理装置

Info

Publication number: JPH0512451A
Application number: JP3299698A
Authority: JP
Inventors: Tatsuya Fujii; 達也藤井; Naohito Shiraishi; 尚人白石; Masanobu Fukushima; 正展福島; Tatsuya Nakajima; 達也中島; Yasuhiro Izawa; 康浩井澤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-01-30
Filing date: 1991-10-18
Publication date: 1993-01-22
Anticipated expiration: 2014-11-29
Also published as: JP2983728B2; US5396585A

Abstract

(57)【要約】【目的】この発明は、ポリゴン面に模様を持ってマッ
ピングされたポリゴンに対しても小さなハードウェアで
かつ、高速に処理可能なクリッピング処理装置を提供す
る。【構成】ポリゴンを構成するＸ，Ｙの２端点情報及び
マッピング情報の各端点情報を格納した第１ポリゴン端
点メモリ１０と、第１ポリゴン端点メモリ１０からの２
端点情報に基づき各スクリーン端点に対するポリゴン辺
と交差及びスクリーンの内外判断を行うスクリーン辺発
生回路１７０と、このスクリーン辺発生回路１７０から
のデータに基づき各スクリーン端点に対するポリゴン辺
と交差する交点及び交点のマッピング情報の各端点アド
レスを求める交点演算回路１８０とを備える。この交点
演算回路１８０によりクリッピング処理されたスクリー
ン端点に対するポリゴン辺と交差する交点の２端点情報
及びマッピング情報を第２ポリゴン端点メモリ８０に書
き込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像情報供給源から
出力される画像信号をリアルタイムで合成出力する画像
処理装置において、スクリーン平面内に含まれない多角
形をクリッピングするクリッピング処理装置に関する。

【０００２】

【従来の技術】３Ｄグラフィックスの画像処理装置にお
いては、透視投影変換により、多面体データは、多面体
の各頂点座標をＸ，Ｙの２次元に変形した点情報との集
まりとして表される。このような透視投影変換を行うに
あたり、始点と多面体の各頂点座標との距離を求めてお
く。そして、従来の３Ｄグラフィックにおけるクリッピ
ング処理は、スクリーン面とポリゴンとの交点を求める
時に，図７３に示すように、ポリゴンの端点を（Ｘ１，
Ｙ１），（Ｘ２，Ｙ２），（Ｘ３，Ｙ３）、（Ｘ４，Ｙ
４）とすると、スクリーンの境界のＹ座標に対して，交
点Ａを次式に示す複雑な演算で求める必要がある。

【０００３】

【数１】

【０００４】このため，クリッピングに多くの処理時間
を費やすか、大きなハードウェアを必要とする。

【０００５】また、従来のクリッピング処理装置におい
ては、その受付座標範囲をスクリーン領域よりも多く設
定しているため、記憶容量の大きなメモリを必要とする
と共に、そのメモリアクセスの時間が多くいるなどの問
題がある。

【０００６】そこで、小さなハードウエアで且つ高速に
クリッピング処理を可能にしたクリッピング処理装置を
図６７に示す。この装置は、ポリゴン辺ＸＹアドレス演
算時にスクリーンのＸ始点より小さい時は全てＸアドレ
スをスクリーンＸ始点アドレスとし、スクリーンのＸ終
点より大きい時は全てＸアドレスをスクリーンＸ終点ア
ドレスとし、ＹアドレスがスクリーンのＹ始点より小さ
いまたはスクリーンのＹ終点より大きい時はそのＹアド
レスのＸアドレス始点、終点の書き込みを中止すること
により、ハードウェア量を小さく且つ高速に処理するこ
とを可能としたものである。

【０００７】図６７に従いこのクリッピング処理につき
説明する。２０１はコントローラであり各部の制御を行
い、図６８の流れ図のような処理をコントロールする。
２０２は右左コントローラであり、与えられた辺が図６
９に示す方向ベクトルより、図７０のようにその辺が、
右辺か左辺かを判断し書き込みメモリを切り換える。

【０００８】２０３はＸアドレスのアドレス演算部であ
り、辺の始点と終点のＸＹ座標から、その端点間のディ
ジタル微分解析（ＤＤＡ）を行い、そのＹアドレスとＸ
アドレスの値を出力する。２０４はマルチプレクサであ
り、右左コントローラ２０３により制御されることによ
り、アドレス演算部２０３のＸアドレス値を右、左のメ
モリのどちらかにライト信号を送る。

【０００９】２０５はカウンタであり、Ｙ値のインクリ
メント、もしくはデクリメントを行う。２０６はクリッ
ピング処理装置であり、コントローラ２０１より、スク
リーンのＸ，Ｙ始点と終点を設定され、アドレス演算部
２０３からのＸアドレス値、カウンタ２０５からのＹア
ドレス値を受けとることにより、クリッピング処理とし
てＸアドレス値を変更して出力し、ライト信号をマルチ
プレクサ２０４へ送る。２０７はパラメータ演算部であ
り、アドレス演算部２０３のＸアドレスのＤＤＡに必要
なパラメータ演算を行う。

【００１０】次に、この装置の動作を図６８の流れ図に
従い、図６７のブロック図と対応して説明する。

【００１１】ステップ１において、コントローラ２０１
は、図７１のようにスクリーンＸＹ座標のＸ始点をクリ
ッピング部２０６のＳＸＳレジスタに、Ｙ始点をＳＹＳ
レジスタに、Ｘ終点をＳＸＥレジスタに、Ｙ終点をＳＹ
Ｅレジスタに、それぞれ設定する。ステップ２におい
て、コントローラ２０１は、ポリゴン辺のＸ始点をパラ
メータ演算部２０７のＸＳレジスタにまたＹ始点をＹＳ
レジスタにそれぞれ設定する。

【００１２】ステップ３において、コントローラ２０１
はポリゴン辺のＸ終点をパラメータ演算部２０７のＸＥ
レジスタにＹ終点ををＹＥレジスタにそれぞれ設定す
る。ステップ４において、パラメータ演算部２０７は、
ＸＥレジスタとＸＳレジスタの差をＹＥレジスタとＹＳ
レジスタの差によって除算し、その結果を△Ｘレジスタ
に設定する。

【００１３】ステップ５において、コントローラ２０１
は、パラメータ演算部２０７のＸＳレジスタ、ＹＳレジ
スタの値をＸアドレス演算部２０３のＸレジスタ、カウ
ンタ２０５のＹレジスタに設定する。

【００１４】ステップ６において、クリッピング部２０
６はＷ信号をクリアし、コントローラ２０１が、Ｘアド
レス演算部２０３部のＸレジスタの値をクリッピング部
２０６のＸＯレジスタに転送する。

【００１５】ステップ７において、クリッピング部２０
６は、Ｘアドレス演算部２０３のＸレジスタの値とＳＸ
Ｓレジスタの値とを比較し、ＳＸＳレジスタの値が大き
い時は、ステップ８にてＸＯレジスタにＳＸＳレジスタ
の値を転送する。ステップ９において、クリッピング部
２０６はＸアドレス演算部２０３のＸレジスタの値とＳ
ＸＥレジスタの値とを比較し、ＳＸＥレジスタの値が大
きい時は、ステップ１０にてＸＯレジスタにＳＸＥレジ
スタに転送する。

【００１６】ステップ１１において、クリッピング部２
０６は、カウンタ部２０５のＹレジスタの値とＳＹＳレ
ジスタと比較し、Ｙレジスタ値とＳＹＥレジスタ値を比
較し、Ｙレジスタ値がＳＹＳレジスタより大きく且つＹ
レジスタ値がＳＹＥレジスタより小さいならばステップ
１２にてＷ信号をアクティブにし、マルチプレクサ２０
４へ送る。

【００１７】ステップ１３において、右左コントローラ
部２０２は、ポリゴン辺のベクトルが図７０のように上
方向であれば、ステップ１４にてマルチプレクサ２０４
をコントロールして、Ｗ信号をＷＲへスイッチングし、
コントローラ２０１のフラグ△Ｙを”−１”にする、ま
たベクトルが下方向であれば、ステップ１５にてマルチ
プレクサ２０４をコントロールしてＷ信号をＷＬへ、ス
イッチングし、コントローラ２０１のフラグ△Ｙを”
１”にする。また、ＷＲ，ＷＬ信号をアクティブにする
ことにより、各ポリゴンの水平走査線に対応するＹアド
レスごとにＸ始点，Ｘ終点を書き込むメモリのＹＯアド
レスにＸＯ値を書き込む。

【００１８】ステップ１６において、コントローラ２０
１部はカウンタ２０５のＹレジスタ値とパラメータ演算
部２０７のＹＥレジスタとの値を比較して等しくなけれ
ば、ステップ１７へ処理を移し、等しければ１８に処理
を移す。ステップ１７においてＸアドレス演算部２０３
は、Ｘレジスタ値の値に△Ｘレジスタ値を加えて値を更
新して、カウンタ２０５はコントローラ２０１の△Ｙレ
ジスタ値が正であればインクリメントし、負であればデ
クリメントし、処理をステップ６に移す。

【００１９】ステップ１８においてコントローラ２０１
は、ポリゴン辺の全てに処理を行ったかチェックし、終
了していなければ２へ処理を移し、終了していれば処理
終了し、１ポリゴンの処理を終わる。

【００２０】図７１に上記装置において、クリッピング
を行った実施例を示す。このポリゴンは端点１〜４を持
つ４角形ポリゴンであり、ポリゴン辺１〜２において、
クリッピング処理装置は、１−Ａまでのメモリへの書き
込みは許さず、Ａ−Ｂまでは、通常の書き込みを行い、
Ｂ−２までは、ＸＯ値をＸＳ値に変更して書き込む。

【００２１】ポリゴン辺２〜３において、クリッピング
処理装置は２−ＣまではＸＯ値をＸＳ値に変更して書き
込み、Ｃ−Ｄまでは通常の書き込みを行い、Ｄ−３まで
は書き込みを許さない。

【００２２】ポリゴン辺３−４において、クリッピング
処理装置は３−Ｅまでは書き込みを許さず、Ｅ−Ｆまで
は通常の書き込みを行い、Ｆ−４においてはＸＯ値をＳ
ＸＥ値に変更し書き込む。

【００２３】ポリゴン辺４−１において、クリッピング
処理装置は４−１全てにおいて書き込みを許さない。

【００２４】以上の処理により、ポリゴン１〜４は、ポ
リゴンＡ〜Ｇへクリッピングされる。以上の例はクリ
ッピングの例であるが、ピッキングにおいても同様のこ
とが言える。このように、クリッピング処理とポリゴン
のＸＹアドレスの演算とを同時に実行することにより、
ハードウェア化したときに、並行処理が可能となり、高
速化が図れるともに、除算器等は必要とせずハードウェ
ア化したときに少ないハードウェア量で実現できる。

【００２５】

【発明が解決しようとする課題】しかし、従来の方法で
あれば、図２のようにポリゴン面に１つの色しか持たな
いポリゴンの場合は適用できるが、図９のようにポリゴ
ン面に模様を持ってマッピングされたポリゴンに対して
は適用できない。

【００２６】また、従来の方法では、図６６のようにポ
リゴン１のようにスクリーン面にまったくかからないポ
リゴンに対しても全てのポリゴン辺に対して各ドットの
アドレス演算処理を必要とし、多くの無駄な処理を行っ
てしまう。

【００２７】また、クリッピング処理後にソート処理を
行なう場合、先のソート処理における上限から処理でき
ないポリゴンが発生する。

【００２８】本発明は、ポリゴン面に模様を持ってマッ
ピングされたポリゴンに対しても小さなハードウェアで
かつ、高速に処理可能なクリッピング処理装置を提供す
ることをその課題とする。

【００２９】

【課題を解決するための手段】この発明のクリッピング
処理装置は、ポリゴンを構成するＸ，Ｙの２端点情報及
び内部パターン情報の各端点情報を格納した第１ポリゴ
ン端点メモリと、前記第１ポリゴン端点メモリからの２
端点情報に基づき各スクリーン端点に対するポリゴン辺
と交差及びスクリーンの内外判断を行うと共に各スクリ
ーン端点に対するポリゴン辺と交差する交点及び交点の
内部パターン情報の各端点アドレスを求めるスクリーン
端点演算部と、前記第１ポリゴン端点メモリからの２端
点情報に基づきスクリーンに対するエリアコードを判別
するエリアコード化処理部と、ポリゴン内に含まれるス
クリーン端点に対して前記エリアコード化処理部のエリ
アコードによりポリゴン端点のメモリへの書き込みを決
めるスクリーン端点埋込処理部と、前記スクリーン端点
演算部にて算出したスクリーン辺とポリゴン辺との交点
及び内部パターン情報のアドレスを第２ポリゴン端点メ
モリに書き込むポリゴン端点埋込処理部と、を備えてな
る。

【００３０】また、前記スクリーン端点演算部は、スク
リーン端点とポリゴンの各辺のＹまたはＸの始点アドレ
スを減算してポリゴンの各辺のＸまたはＹの終点アドレ
スから始点アドレスを減算して第１の値を算出する差分
回路と、ポリゴンの各辺のＸまたはＹの終点アドレスか
ら始点アドレスを減算して第２の値を算出し、この第２
の値を前記第１の値で除算する微差分演算回路と、Ｙま
たはＸの終点アドレスから始点アドレスを減算して第３
の値を算出する差分回路と、前記微差分演算回路の値と
第３の値を乗算し、この値とＸまたはＹの初期値に加算
する演算回路と、内部パターン情報の終点アドレスから
始点アドレスを減算した値を前記微差分演算回路の値と
乗算し、この値と内部パターン情報の初期値に加算する
演算回路と、からなることを特徴とする。

【００３１】更に、この発明のクリッピング処理装置
は、ポリゴンを構成するＸ，Ｙの２端点情報及び内部パ
ターン情報の各端点情報を格納した第１ポリゴン端点メ
モリと、前記第１ポリゴン端点メモリからの２端点情報
に基づき各スクリーン端点に対するポリゴン辺と交差及
びスクリーンの内外判断を行うスクリーン辺発生回路
と、このスクリーン辺発生回路からのデータに基づき各
スクリーン端点に対するポリゴン辺と交差する交点及び
交点の内部パターン情報の各端点アドレスを求める交点
演算回路と、この交点演算回路により算出されたスクリ
ーン端点に対するポリゴン辺と交差する交点の２端点情
報及び内部パターン情報が書き込まれる第２ポリゴン端
点メモリと、を備えてなる。

【００３２】また、前記交点演算回路は、スクリーン端
点とポリゴンの各辺のＹまたはＸの始点アドレスを減算
してポリゴンの各辺のＸまたはＹの終点アドレスから始
点アドレスを減算して第１の値を算出する差分回路と、
ポリゴンの各辺のＸまたはＹの終点アドレスから始点ア
ドレスを減算して第２の値を算出し、この第２の値を前
記第１の値で除算する微差分演算回路と、ＹまたはＸの
終点アドレスから始点アドレスを減算して第３の値を算
出する差分回路と、前記微差分演算回路の値と第３の値
を乗算し、この値とＸまたはＹの初期値に加算する演算
回路と、内部パターン情報の終点アドレスから始点アド
レスを減算した値を前記微差分演算回路の値と乗算し、
この値と内部パターン情報の初期値に加算する演算回路
と、からなることを特徴とする。

【００３３】更に、この発明のクリッピング処理装置
は、前記第１ポリゴン端点メモリからの２端点情報に基
づきポリゴン辺がスクリーン面にかかるか否か判断する
領域判定部を備え、この領域判定部にてスクリーン面に
かかるポリゴン辺を有すると判定されたポリゴンのみス
クリーン面と交差する交点の２端点情報及び内部パター
ン情報を演算するように構成すると良い。。

【００３４】

【作用】このように、この発明によれば、クリッピング
処理時にポリゴン端点に割り合てられた内部パターン情
報（マッピング）アドレスのクリッピングを同時に行う
ため処理が高速であり、クリッピング時に求める内部パ
ターン情報（マッピングアドレス）を求める方法が、内
部パターン情報（マッピング）処理の方法と等しいた
め、クリッピング時におこる内部パターン情報（マッピ
ング）パターンの変形がめだたない。

【００３５】また、領域判定部により、スクリーン面に
交差せず且つスクリーン内に存在しないポリゴンに対し
ては、処理を行わないように制御しているので、例えば
Ｚソート処理のようなポリゴン数の上限の制限された処
理に対して不可視なポリゴンによる、可視ポリゴンの処
理のさまたげがない。

【００３６】更に、この発明は、まず各スクリーン端点
がポリゴン内に含まれるかをチェックし、含まれるポリ
ゴンのみクリッピング処理と内部パターン情報処理を行
うことにより、描画若しくは辺アドレス演算処理に無駄
な処理を行う必要がなく、高速に処理が行える。

【００３７】

【実施例】以下、この発明の実施例につき図面を参照し
て説明する。まずこの発明の基本的な概念について説明
する。

【００３８】この発明は、、図２または図９のようにス
クリーンよりポリゴンがはみでており、そして、マッピ
ングメモリには図５に示すような模様に対応して、図６
に示すアドレス情報が格納されている。この時のスクリ
ーンアドレスは図４に、ポリゴンアドレスは図６に夫々
示す。この様な構成のものを図７、図８のようにクリッ
プする。図７はクリッピングの状態を示すアドレス情報
を図８はクリッピングが終了した状態を示す。即ち、図
７、８に示すように、ポリゴン端点とスクリーン辺とポ
リゴン辺との交点と、スクリーン端点からスクリーン面
内に含まれるポリゴンに変換する時、まず各スクリーン
端点がポリゴン内に含まれるかをチェックし、含まれれ
ばマッピングメモリアドレスを求める。

【００３９】そして、ポリゴン各辺を１つずつクリッピ
ングする時に、ポリゴン辺の始点が図２７に示すエリア
コード及び図２８ないし図３１に示す簡単な条件により
スクリーン端点を新しいポリゴン端点として登録するか
否かの処理を行う。その後、クリッピングアルゴリズム
にてポリゴン辺とスクリーン辺との交点のＸＹとマッピ
ングメモリのＭＸ，ＭＹアドレスを求め、新しいポリゴ
ン端点として登録し、つぎのポリゴン辺の処理へ移り、
全てのポリゴン辺に対して実行することにより高速にポ
リゴン端点にマッピングメモリのアドレスを持ったマッ
ピング可能なポリゴンに対してクリッピングするもので
ある。

【００４０】図３はこの発明にかかるクリッピング処理
装置の全体構成を示すブロック図である。第１ポリゴン
端点メモリ１０からポリゴンの端点情報がクリッピング
処理装置６０に与えられ、この装置６０にてクリッピン
グされた新たなポリゴンの端点情報が第２ポリゴン端点
メモリ８０に与えられる。

【００４１】以下、この発明の実施例につき図面を参照
して説明する。図１は、この発明を用いた疑似３次元画
像処理装置の全体構成を示すブロック図であり、この装
置は例えば、レーシングゲームや飛行機の操縦シュミレ
ーションなどのゲーム用機器に用いて好適な１例が示さ
れている。

【００４２】図１に従いこの発明の全体構成について説
明する。この実施例において、画像情報供給装置５は、
運転中における各種条件のシュミレーション画像を演算
し、このシュミレーション画像を複数のポリゴンの情報
として、第１端点メモリ１０に出力するものである。

【００４３】画像情報供給装置５の構成について説明す
ると、この装置には、ワールドメモリ６、幾何変換回路
７、操作部８、メインＣＰＵ回路９及びこの発明による
クリッピング処理装置６０を備える。

【００４４】ワールドメモリ６には、あらゆる物体が複
数のポリゴンの集合体として表現され、このポリゴンの
各端点を示す端点情報が格納されている。更に、このポ
リゴンに対応して夫々模様等が施されたマッピングメモ
リの端点情報及びカラー情報等のデータが格納されてい
る。

【００４５】操作部８は、ハンドル、アクセル、ブレー
キなどで構成され、その操作内容は電気信号に変換さ
れ、メインＣＰＵ回路９へ出力される。

【００４６】メインＣＰＵ回路９は、操作部８及び幾何
変換回路７から出力される各種の状態信号、例えば「自
動車が加速した」「自動車がガードレールに激突した」
「道に沿って自動車が曲がった」等の情報を受け取り、
これに応じた状況データを演算し、幾何変換回路７へ出
力する。

【００４７】幾何変換回路７は、メインＣＰＵ９の演算
する自動車の現在位置に従い、ワールドメモリ６に格納
されている各種ポリゴンデータを参照しながら、運転者
が見える光景を演算し、その光景に応じて幾何変形され
たポリゴンの端点情報を第１端点メモリ１０に出力す
る。即ち、透視投影変換により、各ポリゴンの頂点座標
を幾何変換し、そのＸ，Ｙの２次元座標を第１ポリゴン
端点メモリ１０に出力する。

【００４８】また、この様な透視投影変換を行うに当
り、視点と各ポリゴンとの距離を求めておく。そして、
透視投影変換により求めた各ポリゴンを運転者の視野即
ち画面の視野に入るか否かのチェックを行う。この透視
投影変換により求められた２次元の点情報を多面体を現
す各ポリゴンごとに分類して、分類したポリゴンがスク
リーンからはみだす図形をこの発明に基づくクリッピン
グ処理装置６０にて、クリッピング処理を行っている。
この３Ｄグラフィックスにおけるクリッピング処理は、
ポリゴンの投影変換時にスクリーン平面に対し、はみだ
す辺の交点を夫々の辺に対して求めることによりスクリ
ーン平面内に含まれる新たな多角形に変形処理するもの
である。

【００４９】また、視野に入るポリゴンに対し、視点か
らの距離の代表値を決定し、代表値の小さいポリゴンか
ら順に、優先度の高いポリゴンとして第２ポリゴン端点
メモリ８０に出力する。

【００５０】第２端点メモリ８０には、幾何変換回路７
により算出された各ポリゴンの端点情報、及びクリッピ
ング処理を行って新たな多角形に変形処理が施されたポ
リゴンの端点情報格納されるのみならず、この第２端点
メモリ８０には、ポリゴンの形状、位置、優先度、選択
する基本パターンのマッピングパターン領域を示す端点
情報、ポリゴンの端点に夫々対応するＲ，Ｇ，Ｂなどの
カラー情報及び輝度情報、その他の付随データが含まれ
る。

【００５１】マッピングメモリ３０には、基本パターン
のアドレス情報及びその基本パターンに応じて夫々対応
するＲ，Ｇ，Ｂなどのカラー情報及び輝度情報等の色情
報が格納されている。このマッピングメモリ３０は例え
ば、図５、図６に示すような各基本パターンに応じたＸ
Ｙアドレス及びその各アドレス値にそれぞれ色情報デー
タ及びその他の付随情報が付随して格納されている。

【００５２】この第２端点メモリ８０から外形処理回路
１００に各ポリゴンを構成するＸ，Ｙの２端点情報と基
本パターンの端点のアドレス（ＭＸ，ＭＹ）、各端点に
対応するＲ，Ｇ，Ｂなどのカラー情報データ又は輝度情
報データ並びにポリゴンの優先度を示すＺ値がそれぞれ
出力される。

【００５３】外形処理回路１００は、第２端点メモリ８
０からのポリゴンを構成する各辺の端点、すなわちＸの
始点アドレス（Ｘ１）、終点アドレス（Ｘ２）及びＹの
始点アドレス（Ｙ１）及び終点アドレス（Ｙ２）を内部
処理用メモリ（ＲＡＭ）に取り込む。また、基本パター
ンを構成する各辺の端点のＸの始点アドレス（ＭＸ
１）、終点アドレス（ＭＸ２）及びＹの始点アドレス
（ＭＹ１）、終点アドレス（ＭＹ２）各端点に対応する
Ｒ，Ｇ，Ｂなどのカラー情報データ又は輝度情報データ
を内部処理用メモリに取り込む。更に、各ポリゴンの優
先度を示すＺ値が内部処理用メモリに取り込まれる。

【００５４】まず外形処理回路１００はポリゴンの外形
処理を行う。この外形処理のために、ＣＰＵ５０にて、
第２端点メモリ８０より読み出された各辺のＸＹアドレ
スの始点及び終点アドレスに基づいて、ポリゴンを構成
する各辺のベクトルが図６９に示すどの方向に属するか
を判断し、そのベクトルの方向に応じて図７０に示すよ
うに、右辺又は左辺が決定される。

【００５５】そして、第２端点メモリ８０より読み出さ
れた各辺のＹアドレスの始点及び終点アドレスから数式
２の（３）式に示すようにＹ方向の距離（ＤＹ）を算出
する。続いて、このＤＹを用いて、ポリゴンの外形を求
めるために、各辺のＸ終点からＸ始点までのアドレスを
デジタル微分解析（ＤＤＡ）により求め、そのデータを
フレームメモリ３０に格納する。即ち、（４）式に示す
ように、その微差分値を算出し、（５）式に示すよう
に、補間演算を行い各辺のＸ終点からＸ始点までのＸア
ドレスを算出する。この（５）式におけるＸの初期値は
Ｘ始点（Ｘ１）であり、（５）式の演算が０からＤＹま
で繰り返される。又、ＹアドレスはＹの始点アドレス
（Ｙ１）に上記ＤＹまで１つずつインクリメントする。

【００５６】

【数２】ＤＹ＝Ｙ２−Ｙ１ ………………（３）Ｘ＝Ｘ＋ＤＤＸ ………………（５）

【００５７】更に、外形処理回路１００は内部パターン
情報の外形処理を行う。この内部パターン情報の外形処
理は、基本パターンを変形させる場合には、第２端点メ
モリ８０に格納された基本パターンの端点アドレス（Ｍ
Ｘ，ＭＹ）を変化させる。又、ポリゴンに陰影をつける
場合には、ポリゴンの各端点の有する輝度情報データを
変化させる。更に、Ｒ，Ｇ，Ｂのカラー情報を変化させ
る場合には、ポリゴンの各端点の有するカラー情報デー
タを変化させる。ここで、基本パターンの端点アドレ
ス、輝度情報データ及びカラー情報データの外形処理は
同じ動作を行うので、ここではこれらの処理を一括して
Ｉの符号を用いて説明する。

【００５８】第２端点メモリ８０より読み出された基本
パターンのアドレス又は陰影情報データ、カラー情報デ
ータの端点情報データ（Ｉ）からポリゴンに対応するデ
ータを数式３の（６）（７）式に基づいてデジタル微分
解析（ＤＤＡ）により算出し、フレームメモリ３０に格
納する。即ち、各辺の終点データから始点データまでの
データをデジタル微分解析（ＤＤＡ）により求め、その
データをフレームメモリ３０に格納する。まず、（６）
式に示すように、その微差分値を算出し、（７）式に示
すように、補間演算を行い各辺の終点から始点までのデ
ータを算出する。この（７）式におけるＩＸの初期値は
始点のデータであり、（７）式の演算が０からＤＹまで
繰り返される。

【００５９】

【数３】ＩＸ＝ＩＸ＋ＤＩＸ ……（７）

【００６０】基本パターンの外形アドレス（ＭＸ，Ｍ
Ｙ）を変換した場合には、上記（６）（７）式のＩをＭ
Ｘ，ＭＹの２通りの処理に読み変えることにより、
（３）（４）（５）（６）（７）式に従い、ポリゴンの
外形とそれに基づいて変形された基本パターンの外形の
アドレス情報がフレームメモリ３０に格納される。

【００６１】又、陰影情報を変換した場合には、Ｉが陰
影情報データ処理になり、（３）（４）（５）（６）
（７）式に従い陰影情報が変形され、そのデータがフレ
ームメモリ３０に格納される。

【００６２】更に、Ｒ，Ｇ，Ｂのカラー情報の変換の場
合には、上記（６）（７）式のＩをＲ，Ｇ，Ｂの３通り
の処理に読み変えることにより、（３）（４）（５）
（６）（７）式に従い各カラー情報が変形され、そのデ
ータがフレームメモリ３０に格納される。

【００６３】尚、上述した各処理は夫々単独で行って
も、基本パターンに陰影をつけたり、カラー情報を付加
したり、夫々必要に応じて種々組み合わせて処理するこ
ともできる。

【００６４】この実施例においては、水平走査線に同期
して、その垂直位置を示すＹアドレスごとに、ポリゴン
の外形とそれに基づいて変形された基本パターンの外形
のアドレス情報、カラー情報又は陰影情報がフレームメ
モリ２０に格納される。

【００６５】内部図形描画回路２００は、対向する２辺
間のＸＹアドレスをフレームメモリ２０より読み出し、
この読み出したアドレス情報に基づいて、（７）（８）
式に従いポリゴン内部の各ビットパターンのアドレスを
内部パターンアドレスとして算出する。即ち、この実施
例においては、水平走査信号に同期して、その垂直位置
としてのＹアドレスに対応するポリゴンの外形を示す２
点のＸの始点（Ｘ１）とＸの終点（Ｘ２）と基本パター
ンを変形したマッピングアドレス（ＭＸ，ＭＹ）変形し
たカラー情報データ（Ｒ，Ｇ，Ｂ）又は変形した陰影情
報データをフレームメモリ２０から読み出す。

【００６６】フレームメモリ２０より読み出されたＸア
ドレスの始点及び終点アドレスから数式４の（８）式に
示すように、Ｘ方向の距離（ＤＸＹ）を算出する。この
ＤＸＹを用いて、基本パターン又は陰影情報をポリゴン
の形に合わせて変形させるために、フレームメモリ２０
より読み出された基本パターンの端点マッピングアドレ
ス、カラー情報データ又は陰影情報データからポリゴン
に対応する内部パターンデータを（９）（１０）式に基
づいてデジタル微分解析（ＤＤＡ）により算出する。

【００６７】（８）式にて算出したＤＸＹを用いて、ポ
リゴンの内部パターンデータを求めるために、Ｙアドレ
ス毎の終点から始点までのデータをデジタル微分解析
（ＤＤＡ）により求める。即ち、（９）式に示すよう
に、その微差分値を算出し、（１０）式に示すように、
補間演算を行いＹ軸の終点から始点までのデータを算出
する。この（５）式におけるＸの初期値は始点であり、
（１０）式の演算が０からＤＸＹまで繰り返される。

【００６８】この内部描画処理回路２００は、前述の外
形処理回路１００と同様に基本パターンを変形させる場
合には、フレームメモリ２０に格納された基本パターン
の端点アドレス（ＭＸ，ＭＹ）を変化させる。又、ポリ
ゴンに陰影をつける場合には、ポリゴンの各端点の有す
る輝度情報データを変化させる。更に、Ｒ，Ｇ，Ｂのカ
ラー情報を変化させる場合には、ポリゴンの各端点の有
するカラー情報データを変化させる。ここで、基本パタ
ーンの端点アドレス、輝度情報データ及びカラー情報デ
ータの外形処理は同じ動作を行うので、ここではこれら
の処理を一括してＴの符号を用いて説明する。

【００６９】

【数４】ＤＸＹ＝Ｘ２（Ｙ）−Ｘ１（Ｙ） ……………（８）Ｔ＝ＤＤＴ×Ｘ＋Ｔ１（Ｙ） ………………（１０）

【００７０】端点メモリ１０より読み出された基本パタ
ーンのアドレス又は陰影情報データ、カラー情報データ
の端点情報データ（Ｔ）からポリゴンに対応するデータ
を上記（９）（１０）式に基づいてデジタル微分解析
（ＤＤＡ）により算出する。即ち、各辺の終点データか
ら始点データまでのデータをデジタル微分解析（ＤＤ
Ａ）により求める。まず、（９）式に示すように、その
微差分値を算出し、（１０）式に示すように、補間演算
を行い各辺の終点から始点までのデータを算出する。こ
の（１０）式におけるＸの初期値は始点のデータであ
り、（１０）式の演算が０からＤＸＹまで繰り返され
る。

【００７１】基本パターンのアドレス（ＭＸ，ＭＹ）を
変換した場合には、上記（９）（１０）式のＴをＭＸ，
ＭＹの２通りの処理に読み変えることにより、変形され
た基本パターンの内部のアドレス情報が描画処理回路に
供給される。又、陰影情報を変換した場合には、Ｔが陰
影情報データ処理になり、（９）（１０）式に従い陰影
情報が変形され、そのデータが描画処理回路に供給され
る。

【００７２】更に、Ｒ，Ｇ，Ｂのカラー情報の変換の場
合には、上記（９）（１０）式のＴをＲ，Ｇ，Ｂの３通
りの処理に読み変えることにより、各カラー情報が変形
され、そのデータが描画処理回路に供給される。

【００７３】また、ＣＲＴ３０へ表示するためのスクリ
ーンアドレスのＸアドレスＳＸはＸ１＋Ｘで算出され
る。

【００７４】そして、描画処理回路では、ＣＲＴ４０に
表示するべく、水平走査信号に対応するＹアドレスにＸ
アドレスごとに優先順位の高いポリゴン、即ち優先順位
を示すＺ値の小さいポリゴンのマッチングパターンアド
レスを読み出し、そのアドレスに従い、マッピングメモ
リ３０のアドレスを指定し、マッピングメモリ３０をル
ックアップテーブルとしてそのアドレスに対応した情報
を読み出して、ＣＲＴ４０に表示することにより、図５
の基本パターンを図８に示すポリゴンの形状に対応させ
て変形させて表示させることができる。

【００７５】又、陰影又はカラー情報を付加するのみで
あれば、水平走査信号に対応するＹアドレスにＸアドレ
スごとに優先順位の高いポリゴン、即ち優先順位を示す
Ｚ値の小さいポリゴンのアドレスを読み出し、そのアド
レス毎の陰影情報又はカラー情報を読み出すことによ
り、ポリゴンの形状に対応させて陰影又はカラーの変化
が行われる。上述した動作はＣＰＵ５０の制御のもとに
行われる。この実施例における画像処理装置は概略上記
のように構成される。

【００７６】次にこの発明のクリッピング装置につき説
明する。図１０は、この発明のクリッピング処理装置の
一実施例を示すブロック図である。

【００７７】図１０において、６１は第１カウンタであ
り、第１ポリゴン端点メモリ１０のアドレスの上位（ポ
リゴンごとの番号）を示す。６３は第３カウンタであ
り、第１ポリゴン端点メモリ１０の下位（ポリゴン端点
の番号）を示す。

【００７８】第１ポリゴン端点メモリ１０は、図３２の
例に示すように、上位アドレスにポリゴンごとの番号
が、下位アドレスにポリゴン端点の番号が格納され、更
にポリゴンの端点ごとポリゴン図形のＸ，Ｙアドレスと
マッピングメモリのＭＸ，ＭＹアドレスを格納する。

【００７９】６２は第２カウンタであり、スクリーン端
点メモリ８１をアクセスする。スクリーン端点メモリ８
１は、図３３の例に示すようにスクリーンの端点ごとの
Ｘ，Ｙアドレスを格納する。

【００８０】６６は端点エリアコード化処理部であり、
端点エリアコード化処理部６６は図２７のエリアコード
表に従い受け取ったポリゴン端点のＸ，Ｙアドレスのエ
リアコードを出力する。この端点エリアコード化処理部
６６の詳細な具体例については後述する。

【００８１】６７はスクリーン端点演算部であり、スク
リーン端点演算部６７は各スクリーン端点がポリゴンの
内にあるか外にあるかのチェックを行い、もしスクリー
ン端点がポリゴンの内部に含まれれば、そのマッピング
メモリのアドレスＭＸ，ＭＹを求める。このスクリーン
端点演算部６７の詳細な具体例についても後述する。

【００８２】６８はスクリーン端点埋込処理部であり、
スクリーン端点埋込処理部６８は図２８ないし図３１に
示す条件をチェックし条件に合っていれば、ポリゴン端
点メモリ２へ書き込む。即ち、これらの図において、”
０”はスクリーン領域を示す。そして、各条件は次の通
りである。スクリーン端点１の条件は、ポリゴン始点が
図２８に示すように、の領域内にあり、スクリ
ーン端点が未だポリゴン端点として、登録されていない
こと、スクリーン端点２の条件は、ポリゴン始点が図２
９に示すように、(10)の領域内にあり、スクリー
ン端点が未だポリゴン端点として、登録されていないこ
と、スクリーン端点３の条件は、ポリゴン始点が図３０
に示すように、 (10)の領域内にあり、スクリー
ン端点が未だポリゴン端点として、登録されていないこ
と、スクリーン端点４の条件は、ポリゴン始点が図３１
に示すように、の領域内にあり、スクリーン端
点が未だポリゴン端点として、登録されていないことで
ある。スクリーン端点埋込処理部６８の詳細な具体例に
ついては後述する。

【００８３】６９はポリゴン端点埋込処理部であり、ポ
リゴン端点埋込処理部６９はポリゴン辺とスクリーン辺
との交点のＸ，Ｙアドレスとマッピングメモリのアドレ
スＭＸ，ＭＹを求め、第２ポリゴン端点メモリ８０へ書
き込む。ポリゴン端点埋込処理部６９の詳細な具体例に
ついては後述する。

【００８４】第２ポリゴン端点メモリ８０はクリッピン
グされたポリゴンの端点のＸ，Ｙアドレスとマッピング
メモリのアドレスＭＸ，ＭＹアドレスを図３４に示すよ
うに格納する。

【００８５】６４は第４カウンタであり、第２ポリゴン
端点メモリ８０のアドレスの下位（ポリゴン端点の番
号）を示す。

【００８６】８５はコントローラ部であり、図１１に示
す動作フローに従った制御を行なう。６５は第５カウン
タであり、ポリゴン端点メモリのアドレス上位（ポリゴ
ンごとの番号）を示す。

【００８７】まず、図１２〜図１６に従いスクリーン端
点演算部６７について説明する。図１２はスクリーン端
点演算部の全体構成を示すブロック図、図１３は法線演
算部を示すブロック図である。図１４はスクリーン端点
演算の動作を示すフローチャートである。図１６はマッ
ピングメモリアドレス演算部を示すブロック図である。
図１６はマッピングメモリアドレス演算部の動作を示す
フローチャートである。

【００８８】このスクリーン端点演算部６７では、第１
ポリゴン端点メモリ１０より与えられたスクリーン端点
のＸＹアドレスを法線演算部６７０の内部レジスタに格
納し、各々のポリゴン辺と法線演算して、マルチプレク
サ６８０に演算結果を送る。このマルチプレクサ６８０
は、第１、第３カウンタ６１、６３のデータにより各ポ
リゴンの辺に対応するフリップフロップ６９０に演算結
果を送出し、フリップフロップ６９０にデータが格納さ
れる。このフリップフロップ６９０の状態により各ポリ
ゴン辺がスクリーン端点の内側に有るか否か判断され
る。スクリーン端点がポリゴン辺にもし含まれるのであ
ればフリップフロップ６９０が全て”１”となり、アン
ド回路６９１より”１”が出力され、マルチプレクサ６
９２に与えられる。マルチプレクサ６９２はスクリーン
端点メモリ８１からの出力が与えられる。アンド回路６
９１からの出力がマルチプレクサ６９２により選択され
たそのスクリーン端点に対応するフリップフロップ７０
０を”１”にすることにより、そのスクリーン端点がポ
リゴンの内部に含まれることを示す。このフリップフロ
ップ７００からの出力ＴＦＬはスクリーン端点埋込処理
部６８へ送られる。

【００８９】また、フリップフロップ６９０が全て”
１”となり、アンド回路６９１より”１”が出力される
と、マッピングメモリアドレス演算部７１０へスクリー
ン端点アドレスが与えられる。

【００９０】法線演算部６７０は、図１３に示すよう
に、第１ポリゴン端点メモリ１０からの各ポリゴン辺の
ＸＹ始点及び終点アドレス値を格納するレジスタ６７１
から６７４とスクリーン端点メモリ８１のＸＹアドレス
値を格納するレジスタ６７５、６７６を備え、各レジス
タの値は減算器６７７から６８０に与えられる。即ち、
レジスタ６７２と６７４の値は減算器６７７へ与えら
れ、この減算器６７７にて、Ｙ１−Ｙ２の減算が行われ
る。レジスタ６７１と６７３の値は減算器６７９へ与え
られ、この減算器６７９にて、Ｘ１−Ｘ２の減算が行わ
れる。レジスタ６７２と６７５の値は減算器６８０へ与
えられ、この減算器６７７にて、Ｙ１−ＳＹの減算が行
われる。レジスタ６７１と６７５の値は減算器６７８へ
与えられ、この減算器６７９にて、Ｘ１−ＳＸの減算が
行われる。

【００９１】減算器６７７と６７８の値は乗算器６８１
に与えられ、その乗算結果が減算器６８３へ与えられ
る。減算器６７９と６８０の値は乗算器６８２に与えら
れ、その乗算結果が減算器６８３へ与えられる。この減
算器６８３の出力が法線演算部６７０の演算結果として
出力される。

【００９２】次に、上記スクリーン端点演算部６７の動
作を図１４に従い更に説明する。動作を開始すると、ま
ず、第１〜第３カウンタ６１〜６３の初期化を行うと共
に、フリップフロップ６９０、７００をリセットする
（ステップＳ１０）。

【００９３】続いて、第２カウンタ６２の示すスクリー
ン端点メモリ８１のスクリーン端点ＸＹアドレスを法線
演算部６７０に転送する。与えられたスクリーン端点Ｘ
Ｙアドレスは法線演算部６７０のＳＸ，ＳＹレジスタ６
７５、６７６に格納する（ステップＳ１１）。

【００９４】そして、第１、第３カウンタ６１、６３の
示す第１ポリゴン端点メモリ１０のポリゴン図形の始終
点ＸＹアドレスを法線演算部６７０に転送する。与えら
れたスクリーン端点ＸＹアドレスは法線演算部６７０の
レジスタ６７１、６７２、６７３、６７４に格納する
（ステップＳ１２）。

【００９５】その後、各々のポリゴン辺と法線演算し
て、その出力を第３カウンタ６３が示す各ポリゴンの辺
に対応するフリップフロップ６９０に格納する（ステッ
プＳ１３）。続いて、第３カウンタ６３をカウントアッ
プし（ステップＳ１４）、４辺について処理を行ったか
否か判断され、処理が終了していない場合には、前述の
ステップＳ１２に戻り、４辺について処理が終わるまで
その動作を繰り返す。そして、４辺の処理が終了する
と、ステップＳ１６でアンド回路６９１が”１”である
か否か判断され、”１”の場合にはステップＳ１７に進
み、”１”でない場合にはステップＳ１９に進む。

【００９６】ステップＳ１７では、第２カウンタの示す
フリッフロップ７００をセットし、ステップＳ１８に進
む。ステップＳ１８では、後述するマッピングメモリの
アドレス演算を行う。

【００９７】そして、ステップＳ１９では、第２カウン
タ６２の値をカウントアップし、ステップＳ２０に進
む。ステップＳ２０では、スクリーンの４端点について
処理を行ったか否か判断され、スクリーンの４端点につ
いて処理が終わっていない場合には、ステップＳ１１に
戻り、前述の動作を繰り返す。４端点の処理が終了する
と、スクリーン端点演算処理が終了する。

【００９８】次に、マッピングメモリアドレス演算部７
１０について説明する。マッピングメモリアドレス演算
部７１０では図１５のようなハードウエア構成で、図１
６に示すフローチャートの動作を行う。

【００９９】例えば、図９のポリゴン、スクリーン図の
ように、スクリーン端点に対してポリゴン辺の始点と終
点間となる下向き、上向きのポリゴン辺の２辺をサーチ
し、図９の例ではポリゴン辺３、４のマッピングメモリ
アドレスのＭＸ，ＭＹアドレス値から図中５で示すマッ
ピングメモリアドレスの値を求め、スクリーン端点に対
応するスクリーン端点メモリ８１のアドレスへ書き込
む。

【０１００】第１ポリゴン端点メモリ１０並びにスクリ
ーン端点メモリより、夫々スクリーン端点ＸＹアドレス
とポリゴン辺のＸＹ始終点アドレス、ポリゴン辺３、４
のマッピングメモリアドレスのＭＸ，ＭＹアドレス値が
レジスタ７２６を介してワーキングメモリ７１１の所定
領域に格納される。

【０１０１】まず、ポリゴン辺３について説明する。ワ
ーキングメモリ７１１から読み出された各データはワー
キングレジスタＷＩ１からＷＩ１０として用いられるレ
ジスタ７１３〜７２０、７２２、７２３へ書き込まれ
る。即ち、レジスタ７１３にはワーキングメモリ７１１
よりスクリーン端点ＳＹが、レジスタ７１２にはＹ始点
アドレスＹ１Ｓが与えられ、この両データが減算器７３
０にて減算される。レジスタ７１５にはワーキングメモ
リ７１１よりＹ終点アドレスＹ１ＥとＹ始点アドレスＹ
１Ｓが与えられ、この両データが減算器７３１にて減算
される。減算器７３０からの出力（ＳＹ−Ｙ１Ｓ）と減
算器７３１からの出力（Ｙ１Ｅ−Ｙ１Ｓ）が除算器７３
２に与えられ、この除算結果（ＳＹ−Ｙ１Ｓ）／（Ｙ１
Ｅ−Ｙ１Ｓ）がレジスタ７１２に格納される。

【０１０２】更に、レジスタ７１７にはマッピングメモ
リアドレスのＭＸ１Ｅが、レジスタにはマッピングメモ
リアドレスのＭＸ１Ｓが夫々与えられ、この両データが
減算器７３３にて減算される。減算器７３３からの出力
（ＭＸ１Ｅ−ＭＸ１Ｓ）が乗算器７３５に与えられ、こ
の乗算器７３５には、レジスタ７１９に取り込まれた前
記除算結果（ＳＹ−Ｙ１Ｓ）／（Ｙ１Ｅ−Ｙ１Ｓ）が与
えられ、乗算される。その結果（ＳＹ−Ｙ１Ｓ）／（Ｙ
１Ｅ−Ｙ１Ｓ）＊（ＭＸ１Ｅ−ＭＸ１Ｓ）とレジスタ７
２０に格納されたＭＸ１Ｓが加算器７３５で加算され、
その結果がレジスタ７２１に格納される。この値が図９
の５のマッピングアドレス（ＭＸ）であり、このデータ
がレジスタ７２１に格納された後、ワーキングメモリ７
１１に新たなマッピングメモリアドレスＭＸとして格納
される。

【０１０３】また、図９の５のマッピングアドレス（Ｍ
Ｙ）はレジスタ７２０にＭＹ１Ｓが与えられ、この値と
同じく乗算結果（ＳＹ−Ｙ１Ｓ）／（Ｙ１Ｅ−Ｙ１Ｓ）
＊（ＭＸ１Ｅ−ＭＸ１Ｓ）が加算器７３５で加算され、
その結果がレジスタ７２１に格納される。この値が図２
の５のマッピングアドレス（ＭＹ）であり、このデータ
がレジスタ７２１に格納された後、ワーキングメモリ７
１１に新たなマッピングメモリアドレスＭＹとして格納
される。

【０１０４】また、レジスタ７２２にはＹ始点アドレス
Ｙ１Ｓが、レジスタ７２３にはスクリーン端点ＳＹが与
えられ、この両データが比較器７３６で比較され、その
比較結果がレジスタ７２４に与えられる。即ち、ポリゴ
ン辺のスクリーン端点の上にあるか否か判断される。

【０１０５】ポリゴン辺４については、前記Ｙ１Ｓ、Ｙ
１Ｅ、Ｘ１Ｓ，Ｘ１Ｅ，ＭＸ１Ｓ，ＭＸ１Ｅ，ＭＹ１
Ｓ，ＭＹ１Ｅの代わりに、夫々Ｙ２Ｓ、Ｙ２Ｅ、Ｘ２
Ｓ，Ｘ２Ｅ，ＭＸ２Ｓ，ＭＸ２Ｅ，ＭＹ２Ｓ，ＭＹ２Ｅ
を用いることにより、前述と同様にして、マッピングメ
モリアドレスが算出される。

【０１０６】マッピングメモリアドレス演算部７１０の
動作につき図１６のフローチャートに従い更に説明す
る。

【０１０７】先ず、第２カウンタ６２の示すスクリーン
端点メモリ８１のスクリーン端点ＸＹアドレスをワーキ
ングメモリ７１１のＳＸ，ＳＹ領域に格納する（ステッ
プＳ３０）。

【０１０８】次に、第１ポリゴン端点メモリ１０から辺
が下向きで且つＳＹを始点と終点の間に含む辺のポリゴ
ン図形のＸ，ＹアドレスとマッピングメモリのＸ，Ｙア
ドレスをワーキングメモリのＸ１Ｓ，Ｘ１Ｅ，ＭＸ１
Ｓ，ＭＸ１Ｅ，ＭＹ１Ｓ，ＭＸ２Ｓ，ＭＹ２Ｓにセット
する（ステップＳ３１）。図９に示す例では、の辺で
ある。

【０１０９】そして、第１ポリゴン端点メモリ１０から
辺が上向きで且つＳＹを始点と終点の間に含む辺のポリ
ゴン図形のＸ，ＹアドレスとマッピングメモリのＸ，Ｙ
アドレスをワーキングメモリ７１１のＸ１Ｓ，Ｘ１Ｅ，
ＭＸ１Ｓ，ＭＸ１Ｅ，ＭＹ１Ｓ，ＭＸ２Ｓ，ＭＹ２Ｓに
セットする（ステップＳ３２）図９に示す例では、の
辺である。

【０１１０】続いて、図９に示す例では、図中で示す
点のＸアドレスとマッピングメモリのＭＸ，ＭＹアドレ
スを求め、夫々ワーキングメモリ７１１のＸＳ、ＭＸ
Ｓ、ＭＹＳ領域に格納する（ステップＳ３３）。

【０１１１】その後、図９に示す例では、図中４で示す
点のＸアドレスとマッピングメモリのＭＸ，ＭＹアドレ
スを求め、夫々ワーキングメモリ７１１のＸＥ、ＭＸ
Ｅ、ＭＹＥ領域に格納する（ステップＳ３４）。

【０１１２】そして、図９に示す例では、図中５で示す
点のマッピングメモリのＭＸ，ＭＹアドレスを求め、夫
々ワーキングメモリ７１のＭＸＳ、ＭＹＳ領域に格納す
る（ステップＳ３５）。

【０１１３】然る後、第５カウンタ６５をカウントアッ
プし、ＳＸ，ＳＹ，ＭＸＳ，ＭＹＳ領域の値を第２のポ
リゴン端点メモリ８０に書き込み動作を終了する。

【０１１４】次に図１７及び図１８に従い端点エリアコ
ード化処理部６６について説明する。図１７は端点エリ
アコード化処理部のブロック図、図１８は端点エリアコ
ード化処理部の動作を示すフローチャートである。

【０１１５】まず、全てのフリップフロップ８１１〜８
１４がリセットされる（ステップＳ４０）。

【０１１６】端点エリアコード化処理部６６のレジスタ
８０１〜８０６にはスクリーン端点メモリ８１からスク
リーンの上下及び左右の端を示すスクリーン端点アドレ
スＳＹ１，ＳＹ２，ＳＸ１，ＳＸ２と第１ポリゴン端点
メモリ１０から各ポリゴン辺のＸＹアドレスが書き込ま
れる。即ち、レジスタ８０１にＹアドレスが、レジスタ
８０２にＳＹ２アドレスが、レジスタ８０３にＳＹ１ア
ドレスが、レジスタ８０４にＸアドレスが、レジスタ８
０５にＳＸ２アドレスが、レジスタ８０６にＳＸ１アド
レスが書き込まれる。そして、レジスタ８０４と８０６
の値が比較器８１０で比較され、レジスタ８０４の値が
レジスタ８０６より小さいときは１ビット目のフリップ
フロップ８１４がセットされる（ステップＳ４１、４
２）。また、レジスタ８０４と８０５の値が比較器８０
９で比較され、レジスタ８０４の値がレジスタ８０５よ
り大きいときは２ビット目のフリップフロップ８１３が
セットされる（ステップＳ４３、４４）。更にレジスタ
８０１と８０３の値が比較器８０８で比較され、レジス
タ８０１の値がレジスタ８０３より小さいときは３ビッ
ト目のフリップフロップ８１２がセットされる（ステッ
プＳ４５、４６）。最後に、レジスタ８０１と８０３の
値が比較器８０７で比較され、レジスタ８０１の値がレ
ジスタ８０５より大きいときは４ビット目のフリップフ
ロップ８１３がセットされる（ステップＳ４７、４
８）。

【０１１７】この結果ポリゴン端点のＸ，Ｙアドレスか
ら図２７に示すエリアコードに従ったコードが４ビット
で出力される。

【０１１８】次に、図１９及び図２０にスクリーン端点
埋込処理部６８の動作につき説明する。図１９はスクリ
ーン端点埋込処理部のブロック図、図２１はスクリーン
端点埋込処理部のブロック図とフローを示す。

【０１１９】スクリーン端点埋込処理部６８は図２８な
いし図３１に示す条件をチェックし条件に合っていれ
ば、第２ポリゴン端点メモリ８０へ書き込むものであ
る。各条件は前述した通り、スクリーン端点１の条件
は、ポリゴン始点が図２８に示すように、の領
域内にあり、スクリーン端点が未だポリゴン端点とし
て、登録されていないこと、スクリーン端点２の条件
は、ポリゴン始点が図２９に示すように、(10)の
領域内にあり、スクリーン端点が未だポリゴン端点とし
て、登録されていないこと、スクリーン端点３の条件
は、ポリゴン始点が図３０に示すように、(10)の
領域内にあり、スクリーン端点が未だポリゴン端点とし
て、登録されていないこと、スクリーン端点４の条件
は、ポリゴン始点が図３１に示すように、の領
域内にあり、スクリーン端点が未だポリゴン端点とし
て、登録されていないことである。

【０１２０】端点エリアコード化処理部６６よりの４ビ
ットのデータがデコーダ８４０によりデコードされ、プ
ログラムアレイ部８５０に与えられる。このプログラム
アレイ部８５０は前記各条件がプログラムされてオア回
路８５１〜８５４へその結果を出力する。即ち、オア回
路８５１はスクリーン端点１の条件を、オア回路８５２
はスクリーン端点２の条件を、オア回路８５３はスクリ
ーン端点３の条件を、オア回路８５４はスクリーン端点
４の条件を、夫々満足した場合にだけ”１”を出力する
ようにプログラムアレイ部８５０は構成されている。

【０１２１】オア回路８５１〜８５４の出力は、夫々ア
ンド回路８６１〜８６４の一入力へ与えられ、このアン
ド回路８６１〜８６４の他入力として、スクリーン端点
演算部６７のＴＦＬ出力の１〜４ビットが夫々与えられ
る。このアンド回路８６１〜８６４の出力はカウンタか
らの出力が与えられるアンド回路８６５〜８６８に入力
され、このアンド回路８６５〜８６８の出力がオア回路
８６９を介してラッチ回路８７０に与えられ、上記条件
を満足するスクリーン端点メモリの値を第２ポリゴン端
点メモリ８０へ書き込む。

【０１２２】このスクリーン端点埋込処理部６８の動作
につき図２０のフローチャートに従い更に説明する。

【０１２３】先ず、動作を開始すると、辺の始点のＸＹ
座標のアドレスを端点エリアコードか処理部へ送り、エ
リアコードを算出する（ステップＳ５０）。

【０１２４】次に、エリアコードが”４”、”５”、”
１”、”９”で且つＴＦＬの１ビット目が”１”である
か否か判断する（ステップＳ５１）。そして、エリアコ
ードが”４”、”５”、”１”、”９”で且つＴＦＬの
１ビット目が”１”の場合にはステップＳ５２に進み、
第４カウンタ６４をカウントアップする。そして、スク
リーン端点１のスクリーン端点メモリ８１の値を第２ポ
リゴン端点メモリ８０にセットし、ＴＦＬ１ビット目
を”０”にセットし、ステップＳ５３に進む。また、エ
リアコードが”４”、”５”、”１”、”９”で且つＴ
ＦＬの１ビット目が”１”でない場合にはステップＳ５
３に進む。

【０１２５】ステップＳ５３では、エリアコードが”
１”、”８”、”９”、”１０”で且つＴＦＬの２ビッ
ト目が”１”であるか否か判断する。そして、エリアコ
ードが”１”、”８”、”９”、”１０”で且つＴＦＬ
の２ビット目が”１”の場合にはステップＳ５４に進
み、第４カウンタ６４をカウントアップする。そして、
スクリーン端点２のスクリーン端点メモリ８１の値を第
２ポリゴン端点メモリ８０にセットし、ＴＦＬ２ビット
目を”０”にセットし、ステップＳ５５に進む。また、
エリアコードが”１”、”８”、”９”、”１０”で且
つＴＦＬの２ビット目が”１”でない場合にはステップ
Ｓ５５に進む。

【０１２６】ステップＳ５５では、エリアコードが”
８”、”１０”、”２”、”６”で且つＴＦＬの３ビッ
ト目が”１”であるか否か判断する。そして、エリアコ
ードが”８”、”１０”、”２”、”６”で且つＴＦＬ
の３ビット目が”１”の場合にはステップＳ５６に進
み、第４カウンタ６４をカウントアップする。そして、
スクリーン端点３のスクリーン端点メモリ８１の値を第
２ポリゴン端点メモリ８０にセットし、ＴＦＬ３ビット
目を”０”にセットし、ステップＳ５７に進む。また、
エリアコードが”８”、”１０”、”２”、”６”で且
つＴＦＬの３ビット目が”１”でない場合にはステップ
Ｓ５７に進む。

【０１２７】ステップＳ５７では、エリアコードが”
２”、”６”、”７”、”５”で且つＴＦＬの４ビット
目が”１”であるか否か判断する。そして、エリアコー
ドが”２”、”６”、”７”、”５”で且つＴＦＬの４
ビット目が”１”の場合にはステップＳ５８に進み、第
４カウンタをカウントアップする。そして、スクリーン
端点４のスクリーン端点メモリ８０の値を第２ポリゴン
端点メモリ８１にセットし、ＴＦＬ４ビット目を”０”
にセットし、動作を終了する。また、エリアコードが”
２”、”６”、”７”、”５”で且つＴＦＬの４ビット
目が”１”でない場合には動作を終了する。

【０１２８】図２１ないし図２６に従いポリゴン端点埋
込処理部について説明する。図２１はポリゴン端点埋込
処理部のブロック図、図２２ないし図２６はポリゴン端
点埋込処理の動作フローを示す。

【０１２９】ポリゴン端点埋込処理部６９では図２１の
ようなハードウエア構成で、図２２ないし図２６に示す
フローチャートの動作を行う。

【０１３０】第１ポリゴン端点メモリ１０、マッピング
メモリ及びスクリーン端点メモリ８０より、上端、下
端、左端、右端のスクリーン端点ＸＹアドレスと各ポリ
ゴン辺のＸＹ始終点アドレス、各ポリゴン辺のマッピン
グメモリアドレスのＭＸ，ＭＹアドレス値がレジスタ９
２６を介してワーキングメモリ９１１の所定領域に格納
される。

【０１３１】端点エリアコード化処理部６６にて、ポリ
ゴンの始点及び終点のエリアコードが算出され、そのデ
ータがワーキングメモリ９１１のＣ１、Ｃ２領域に格納
される。すなわち、始点のエリアコードがＣ１領域に、
終点のエリアコードがＣ２領域に格納される。

【０１３２】まず、スクリーンの上端でクリッピング処
理におけるポリゴン端点埋込処理を行う場合につき説明
する。

【０１３３】ワーキングメモリ９１１から読み出された
各データはワーキングレジスタＷＩ１からＷＩ１０とし
て用いられるレジスタ９１３〜９２０、９２２、９２３
へ書き込まれる。即ち、レジスタ９１３にはワーキング
メモリ９１１よりスクリーン上端点ＳＹ２とＹ始点アド
レスＹ１が与えられ、この両データが減算器９３０にて
減算される。レジスタ９１５にはワーキングメモリ９１
１よりＹ終点アドレスＹ２とＹ始点アドレスＹ１が与え
られ、この両データが減算器９３１にて減算される。減
算器９３０からの出力（ＳＹ２−Ｙ１）と減算器９３１
からの出力（Ｙ２−Ｙ１）が除算器９３２に与えられ、
この除算結果（ＳＹ２−Ｙ１）／（Ｙ２−Ｙ１）がレジ
スタ９１２に格納される。

【０１３４】更に、レジスタ９１７にはＸ終点アドレス
のＸ２が、レジスタ９１８にはＸ始点アドレスのＸ１が
夫々与えられ、この両データが減算器９３３にて減算さ
れる。減算器９３３からの出力（Ｘ２−Ｘ１）が乗算器
９３５に与えられ、この乗算器９３５には、レジスタ９
１９に取り込まれた前記除算結果（ＳＹ２−Ｙ１）／
（Ｙ２−Ｙ１）が与えられ、乗算される。その結果（Ｓ
Ｙ２−Ｙ１）／（Ｙ２−Ｙ１）＊（Ｘ２−Ｘ１）とレジ
スタ９２０に格納されたＸ１が加算器９３５で加算さ
れ、その結果がレジスタ９２１に格納される。この値が
スクリーン上端のＸアドレスであり、このデータがレジ
スタ９２１に格納された後、ワーキングメモリ９１１に
新たなＸアドレスとして格納される。また、Ｙアドレス
にはスクリーンのＳＹ２アドレスが書き込まれる。

【０１３５】更に、レジスタ９１７にはマッピングメモ
リアドレスのＭＸ２が、レジスタ９１８にはマッピング
メモリアドレスのＭＸ１が夫々与えられ、この両データ
が減算器９３３にて減算される。減算器９３３からの出
力（ＭＸ２−ＭＸ１）が乗算器９３５に与えられ、この
乗算器９３５には、レジスタ９１９に取り込まれた前記
除算結果（ＳＹ２−Ｙ１）／（Ｙ２−Ｙ１）が与えら
れ、乗算される。その結果（ＳＹ２−Ｙ１）／（Ｙ２−
Ｙ１）＊（ＭＸ２−ＭＸ１）とレジスタ９２０に格納さ
れたＭＸ１が加算器９３５で加算され、その結果がレジ
スタ９２１に格納される。この値がマッピングアドレス
（ＭＸ）であり、このデータがレジスタ７２１に格納さ
れた後、ワーキングメモリ９１１に新たなマッピングメ
モリアドレスＭＸとして格納される。

【０１３６】また、マッピングアドレス（ＭＹ）はレジ
スタ９２０にＭＹ１が与えられ、この値と同じく乗算結
果（ＳＹ２−Ｙ１）／（Ｙ２−Ｙ１）＊（ＭＸ２−ＭＸ
１）が加算器９３５で加算され、その結果がレジスタ９
２１に格納される。この値がマッピングアドレス（Ｍ
Ｙ）であり、このデータがレジスタ９２１に格納された
後、ワーキングメモリ９１１に新たなマッピングメモリ
アドレスＭＹとして格納される。

【０１３７】スクリーンの下端、右端、左端は上記スク
リーン端点アドレスを夫々対応するアドレスに置き換え
ることにより同様に算出することができる。

【０１３８】尚、このポリゴン端点埋込処理６９ハード
構成は前述したマッピングメモリアドレス演算部７１０
と同様の構成であり、ワーキングメモリに書き込むデー
タを変えれば良く、両者を共用することができる。

【０１３９】ポリゴン端点埋込処理部６９の動作につき
図２２〜図２６のフローチャートに従い更に説明する。

【０１４０】先ず、ポリゴン図形の１辺の始点終点のＸ
ＹアドレスとマッピングメモリのＸＹアドレスをポリゴ
ン辺とスクリーン辺の交点埋込処理部内のワーキングメ
モリ９１１の各領域にセットする（ステップＳ６０）。

【０１４１】端点エーリアコード化処理部６６へポリゴ
ン図形の始点のＸＹアドレスを転送し、その結果をワー
キングメモリ９１１のＣ１領域へ格納する（ステップＳ
６１）。

【０１４２】端点エーリアコード化処理部６６へポリゴ
ン図形の終点のＸＹアドレスを転送し、その結果をワー
キングメモリのＣ２領域へ格納する（ステップＳ６
２）。

【０１４３】次いで、ステップＳ６３において、Ｃ１＝
０で且つＣ２＝０か否か判断され、Ｃ１＝０で且つＣ２
＝０の場合にはステップＳ６３に進み、ステップＳ６４
で、第４カウンタをカウントアップ知って、Ｘ１，Ｙ
１，Ｘ２，Ｙ２，ＭＸ１，ＭＹ１，ＭＸ２，ＭＹ２の値
を第２ポリゴン端点メモリ８０に書き込んだ後、動作を
終了する。

【０１４４】また、Ｃ１＝０で且つＣ２＝０でない場合
には、ステップＳ６５に進み、Ｃ１＝Ｃ２か否か判断さ
れ、Ｃ１≠Ｃ２の場合にはステップＳ６６に進み、Ｃ１
＝Ｃ２の場合には、動作を終了する。

【０１４５】ステップＳ６６では、Ｃ１＝０か否か判断
され、Ｃ１＝０の場合にはステップＳ６８に進み、ワー
キングメモリ９１１のＣ領域にＣ２の値を書き込み、フ
ラグＦＬを”１”に設定し、ステップＳ６９に進む。Ｃ
１＝０でない場合にはステップＳ６７に進み、ワーキン
グメモリ９１１のＣ領域にＣ１の値を書き込み、フラグ
ＦＬを”０”に設定し、ステップＳ６９に進む。

【０１４６】ステップＳ７０では、レジスタ９２２（Ｗ
Ｉ９）にＸ１、レジスタ９２３（ＷＩ１０）にＸ２の値
を書き込みステップＳ７０へ進み、ステップＳ７０でレ
ジスタ９２２と９２３の値が等しいか否か判断する。

【０１４７】レジスタ９２２と９２３の値が等しい場合
には、ステップＳ７１でレジスタ９２２（ＷＩ９）の値
をワーキングメモリ９１１のＣ領域に格納し、ステップ
Ｓ７２に進む。

【０１４８】ステップＳ７２では、Ｃ領域の値が２であ
るか否か判断され、２の場合にはステップＳ７４に進
み、２でない場合にはステップＳ７３へ進む。ステップ
Ｓ７４では、レジスタ９１４（ＷＩ２）にＸ１を、レジ
スタ９１６（ＷＩ４）にＸ１を、レジスタ９１５（ＷＩ
３）にＸ２を、レジスタ９１３（ＷＩ１）にＳＸ１を取
り込み、スクリーン右辺とクロスするＸＹアドレスとマ
ッピングメモリのＭＹ，ＭＹアドレスを求める図２３の
ステップＳ７５に進む。

【０１４９】ステップＳ７３では、Ｃ領域の値が１であ
るか否か判断され、１の場合にはスクリーン左辺とクロ
スするＸＹアドレスとマッピングメモリのＭＹ，ＭＹア
ドレスを求める図２４のステップＳ８１に進む。１でな
い場合には、図２６に示すステップＳ１１２へ進み、第
２ポリゴン端点メモリ８０にポリゴンの端点座標を書き
込み、全てのポリゴンの処理が終了した場合には、この
動作を終了する。

【０１５０】スクリーン右辺とクロスするＸＹアドレス
とマッピングメモリのＭＹ，ＭＹアドレスを求める図２
３のステップＳ７５では、レジスタ９１９（ＷＩ７）に
レジスタ９１２（ＷＯ１）の値を取り込み、レジスタ９
１７（ＷＩ５）にＹ２の値を取り込む。またレジスタ９
１８（ＷＩ６）にＹ１の値を取り込み、レジスタ９２０
（ＷＩ８）にＹ１の値を取り込み、減算器９３３、乗算
器９３４、加算器９３５で夫々演算処理をし、ステップ
Ｓ７６に進む。

【０１５１】ステップＳ７６では、ワーキングメモリ９
１１のＹ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、ワーキングメモリ９１１の
Ｘ領域にＳＸ２を書き込み、ステップＳ７７に進む。

【０１５２】次に、ステップＳ７７では、レジスタ９１
７（ＷＩ５）をＭＸ２の値に書換え、レジスタ９１８
（ＷＩ６）をＭＸ１の値に書換え、更にレジスタ９２０
（ＷＩ８）ＭＸ１の値に書換え、減算器９３３、乗算器
９３４、加算器９３５で夫々演算処理をし、ステップＳ
７８に進む。

【０１５３】ステップＳ７８では、ワーキングメモリ９
１１のＭＸ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、ワーキングメモリ９１１の
ＭＸ領域にその値を書き込み、ステップＳ７９に進む。
ステップＳ７９では、レジスタ９１７（ＷＩ５）をＭＹ
２の値に書換え、レジスタ９１８（ＷＩ６）をＭＹ１の
値に書換え、更にレジスタ９２０（ＷＩ８）ＭＹ１の値
に書換え、減算器９３３、乗算器９３４、加算器９３５
で夫々演算処理をし、ステップＳ８０に進む。

【０１５４】ステップＳ８０では、ワーキングメモリ９
１１のＭＹ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、その値をワーキングメモリ
９１１のＭＹ領域に書き込み、図２５に示すステップＳ
８８に進む。

【０１５５】スクリーン左辺とクロスするＸＹアドレス
とマッピングメモリのＭＹ，ＭＹアドレスを求める図２
３のステップＳ８１では、レジスタ９１４（ＷＩ２）に
Ｘ１、レジスタ９１６（ＷＩ４）にＸ１の値を取り込
み、レジスタ９１５（ＷＩ３）にＸ２の値を取りみ、ま
たレジスタ９１３（ＷＩ１）にＳＸ２の値を取り込み、
ステップＳ８２に進む。

【０１５６】ステップＳ８２では、レジスタ９１９（Ｗ
Ｉ７）にレジスタ９１２（Ｗ０１）の値を取り込み、レ
ジスタ９１７（ＷＩ５）にＹ２の値を取りみ、またレジ
スタ９１８（ＷＩ６）にＹ１の値を取り込み、レジスタ
９２０（ＷＩ８）にＹ１の値を取り込み、減算器９３
３、乗算器９３４、加算器９３５で夫々演算処理をし、
ステップＳ８３に進む。

【０１５７】ステップＳ８３では、ワーキングメモリ９
１１のＹ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、ワーキングメモリ９１１の
Ｘ領域にＳＸ１を書き込み、ステップＳ８４に進む。

【０１５８】次に、ステップＳ８４では、レジスタ９１
７（ＷＩ５）をＭＸ２の値に書換え、レジスタ９１８
（ＷＩ６）をＭＸ１の値に書換え、更にレジスタ９２０
（ＷＩ８）ＭＸ１の値に書換え、減算器９３３、乗算器
９３４、加算器９３５で夫々演算処理をし、ステップＳ
８５に進む。

【０１５９】ステップＳ８５では、ワーキングメモリ９
１１のＭＸ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、ワーキングメモリ９１１の
ＭＸ領域にその値を書き込み、ステップＳ８６に進む。

【０１６０】ステップＳ８６では、レジスタ９１７（Ｗ
Ｉ５）をＭＹ２の値に書換え、レジスタ９１８（ＷＩ
６）をＭＹ１の値に書換え、更にレジスタ９２０（ＷＩ
８）ＭＹ１の値に書換え、減算器９３３、乗算器９３
４、加算器９３５で夫々演算処理をし、ステップＳ８７
に進む。

【０１６１】ステップＳでは、ワーキングメモリ９１１
のＭＹ領域に演算結果が格納されたレジスタ９２１（Ｗ
０２）の値を書き込み、その値をワーキングメモリ９１
１のＭＹ領域に書き込み、図２４に示すステップＳ８８
に進む。

【０１６２】ステップＳ８８では、レジスタ９２２（Ｗ
Ｉ９）にＹ１、レジスタ９２３（ＷＩ１０）にＹ２の値
を書き込み、ステップＳ８９へ進み、ステップＳ８９で
レジスタ９２２と９２３の値が等しいか否か判断する。

【０１６３】レジスタ９２２と９２３の値が等しい場合
には、ステップＳ９０でレジスタ９２２（ＷＩ９）の値
をワーキングメモリのＣ領域に格納し、ステップＳ９１
に進む。ステップＳ９１では、Ｃ領域の値が４であるか
否か判断され、４の場合にはステップＳに進み、４でな
い場合にはステップＳ９９へ進む。

【０１６４】ステップＳ９２では、レジスタ９１４（Ｗ
Ｉ２）にＹ１を、レジスタ９１６（ＷＩ４）にＹ１を、
レジスタ９１５（ＷＩ３）にＹ２を、レジスタ９１３
（ＷＩ１）にＳＹ１を取り込み、スクリーン下辺とクロ
スするＸＹアドレスとマッピングメモリのＭＹ，ＭＹア
ドレスを求める処理に進む。

【０１６５】ステップＳ９３では、レジスタ９１９（Ｗ
Ｉ７）にレジスタ９１２（ＷＩ０）の値を取り込み、レ
ジスタ９１７（ＷＩ５）にＸ２の値を取り込む。またレ
ジスタ９１８（ＷＩ６）にＸ１の値を取り込み、レジス
タ９２０（ＷＩ８）にＸ１の値を取り込み、減算器９３
３、乗算器９３４、加算器９３５で夫々演算処理をし、
ステップＳ９４に進む。

【０１６６】ステップＳ９４では、ワーキングメモリ９
１１のＸ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、ワーキングメモリ９１１の
Ｙ領域にＳＹ１を書き込み、ステップＳ９５に進む。

【０１６７】次に、ステップＳ９５では、レジスタ９１
７（ＷＩ５）をＭＸ２の値に書換え、レジスタ９１８
（ＷＩ６）をＭＸ１の値に書換え、更にレジスタ９２０
（ＷＩ８）ＭＸ１の値に書換え、減算器９３３、乗算器
９３４、加算器９３５で夫々演算処理をし、ステップＳ
９６に進む。

【０１６８】ステップＳ９６では、ワーキングメモリ９
１１のＭＸ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、ワーキングメモリ９１１の
ＭＸ領域にその値を書き込み、ステップＳ９７に進む。
ステップＳ９７では、レジスタ９１７（ＷＩ５）をＭＹ
２の値に書換え、レジスタ

【０１６９】９１８（ＷＩ６）をＭＹ１の値に書換え、
更にレジスタ９２０（ＷＩ８）ＭＹ１の値に書換え、減
算器９３３、乗算器９３４、加算器９３５で夫々演算処
理をし、ステップＳ９８に進む。

【０１７０】ステップＳ９８では、ワーキングメモリ９
１１のＭＹ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、その値をワーキングメモリ
９１１のＭＹ領域に書き込み、ステップＳ１０７に進
む。

【０１７１】ステップＳ９９では、Ｃ領域の値が８であ
るか否か判断され、８の場合にはスクリーン上辺とクロ
スするＸＹアドレスとマッピングメモリのＭＹ，ＭＹア
ドレスを求める処理に進む。８でない場合にはステップ
Ｓ１０７へ進む。

【０１７２】ステップＳ１００では、レジスタ９１４
（ＷＩ２）にＹ１、レジスタ９１６（ＷＩ４）にＹ１の
値を取り込み、レジスタ９１５（ＷＩ３）にＹ２の値を
取りみ、またレジスタ９１３（ＷＩ１）にＳＹ２の値を
取り込み、ステップＳ１０１に進む。

【０１７３】ステップＳ１０１では、レジスタ９１９
（ＷＩ７）にレジスタ９１２（Ｗ０１）の値を取り込
み、レジスタ９１８（ＷＩ６）にＸ１の値を取り込み、
レジスタ９２０（ＷＩ８）にＸ１の値を取り込み、減算
器９３３、乗算器９３４、加算器９３５で夫々演算処理
をし、ステップＳ１０２に進む。

【０１７４】ステップＳ１０２では、ワーキングメモリ
９１１のＸ領域に演算結果が格納されたレジスタ９２１
（Ｗ０２）の値を書き込み、ワーキングメモリ９１１の
Ｙ領域にＳＹ２を書き込み、ステップＳ１０３に進む。

【０１７５】次に、ステップＳ１０３では、レジスタ９
１７（ＷＩ５）をＭＸ２の値に書換え、レジスタ９１８
（ＷＩ６）をＭＸ１の値に書換え、更にレジスタ９２０
（ＷＩ８）ＭＸ１の値に書換え、減算器９３３、乗算器
９３４、加算器９３５で夫々演算処理をし、ステップＳ
１０４に進む。

【０１７６】ステップＳ１０４では、ワーキングメモリ
９１１のＭＸ領域に演算結果が格納されたレジスタ９２
１（Ｗ０２）の値を書き込み、ワーキングメモリ９１１
のＭＸ領域にその値を書き込み、ステップＳ１０５に進
む。

【０１７７】ステップＳ１０５では、レジスタ９１７
（ＷＩ５）をＭＹ２の値に書換え、レジスタ９１８（Ｗ
Ｉ６）をＭＹ１の値に書換え、更にレジスタ９２０（Ｗ
Ｉ８）ＭＹ１の値に書換え、減算器９３３、乗算器９３
４、加算器９３５で夫々演算処理をし、ステップＳ１０
６に進む。

【０１７８】ステップＳ１０６では、ワーキングメモリ
９１１のＭＹ領域に演算結果が格納されたレジスタ９２
１（Ｗ０２）の値を書き込み、その値をワーキングメモ
リ９１１のＭＹ領域に書き込み、ステップＳ１０７に進
む。

【０１７９】ステップＳ１０７では、フラグＦＬが”
０”であるか否か判断され、”０”の場合には、ステッ
プＳ１０８に進み、ワーキングメモリ９１１のＸ１領域
に格納されたデータを第２ポリゴン端点メモリ８０のＸ
アドレスに、ワーキングメモリ９１１のＹ１領域に格納
されたデータを第２ポリゴン端点メモリ８０のＹアドレ
スに、ワーキングメモリ９１１のＭＸ１領域に格納され
たデータを第２ポリゴン端点メモリ８０のＭＸアドレス
に、ワーキングメモリ９１１のＭＹ１領域に格納された
データを第２ポリゴン端点メモリ８０のＭＹアドレスに
夫々書き込み、ステップＳ１０７に進む。

【０１８０】ステップＳ１０７では、端点エリアコード
化処理部６６へ始点のポリゴン図形のＸＹアドレスを転
送し、その結果をワーキングメモリ９１１のＣ１領域に
格納し、図２３に示すステップＳ６３に戻る。

【０１８１】一方、ステップＳ１０７において、”０”
でない場合には、ステップＳ１１０に進み、ワーキング
メモリ９１１のＸ２領域に格納されたデータを第２ポリ
ゴン端点メモリ８０のＸアドレスに、ワーキングメモリ
９１１のＹ２領域に格納されたデータを第２ポリゴン端
点メモリ８０のＹアドレスに、ワーキングメモリ９１１
のＭＸ２領域に格納されたデータを第２ポリゴン端点メ
モリ８０のＭＸアドレスに、ワーキングメモリ９１１の
ＭＹ２領域に格納されたデータを第２ポリゴン端点メモ
リ８０のＭＹアドレスに夫々書き込み、ステップＳ１１
１に進む。

【０１８２】ステップＳ１１１では、端点エリアコード
化処理部６６へ終点のポリゴン図形のＸＹアドレスを転
送し、その結果をワーキングメモリ９１１のＣ２領域に
格納し、図２２に示すステップＳ６３に戻る。

【０１８３】そして、ステップＳ６３からステップＳ７
３を経て、図２６に示すステップＳ１１２へ進むと、ス
テップＳ１１２で第２ポリゴン端点メモリ８０にポリゴ
ンの端点座標を書き込み、ステップＳ１１３で全てのポ
リゴンの処理が終了するまで前述能動差が繰り返され、
全てのポリゴンの処理が終了した場合にはこの動作を終
了する。

【０１８４】このようにこの発明は、描画もしくは辺ア
ドレス演算と同時に行なわず、後の処理に対してスクリ
ーン面内だけのポリゴンに変換して転送する。従って、
描画、もしくは辺アドレス演算処理のような後の処理に
無駄な処理を行なわせない。

【０１８５】次に、この発明のクリッピング処理装置の
第２の実施例について説明する。図３５は第２の実施例
のクリッピング処理装置を示すブロック図である。

【０１８６】図３５において、１０１は第１ポリゴン端
点メモリのアドレス発生器であり、、第１ポリゴン端点
メモリ１０のアドレスを発生し、このアドレス発生器１
０１にてアドレス指定された第１ポリゴン端点メモリ１
０からポリゴン辺のＸ，Ｙアドレス、マッピングメモリ
のＭＸ，ＭＹアドレス等が読み出され、そのデータがレ
ジスタ１０２に格納される。

【０１８７】レジスタ１０２に格納されたポリゴン辺の
ＸＹアドレスは、領域判定装置１２０へ転送され、この
領域判定装置１２０にて、ポリゴン辺がスクリーン面に
かかるか否か判定され、スクリーン面にかかるポリゴン
のみクリッピング処理を行うように制御される。この領
域判定装置１２０の動作については図３８のフローチャ
ートを参照して、後で説明する。

【０１８８】１０４は第１交換（ＳＷＰ）用メモリであ
り、クリッピング処理を行うポリゴン辺のＸ，Ｙアドレ
ス、マッピングメモリのＭＸ，ＭＹアドレス等を格納す
る。１０５は第２交換（ＳＷＰ）用メモリであり、同じ
くクリッピング処理を行うポリゴン辺のＸ，Ｙアドレ
ス、マッピングメモリのＭＸ，ＭＹアドレス等を格納す
る。

【０１８９】１０３はマルチプレクサであり、第１又は
第２交換（ＳＷＰ）用メモリ１０４，１０５のどちらか
のデータを選択して多角形構成回路１５０へ転送する。

【０１９０】多角形構成回路１５０は第１又は第２交換
（ＳＷＰ）用メモリ１０４，１０５から読み込んだポリ
ゴン辺の端点データをスクリーン辺ごとにクリッピング
処理を行いその結果をマルチプレクサ１０９を介して第
１又は第２交換（ＳＷＰ）用メモリ１０４，１０５のど
ちらかにデータを転送する。

【０１９１】１１０は第２ポリゴン端点メモリのアドレ
ス発生器であり、、第２ポリゴン端点メモリ８０のアド
レスを発生し、このアドレス発生器１１０にてアドレス
指定された第２ポリゴン端点メモリ８０にクリッピング
処理されレジスタ１１１に保持されたデータを書き込
む。

【０１９２】８５はコントローラ部であり、図３８に示
す動作フローに従った制御を行なう。このクリッピング
処理装置の動作につき図３８のフローチャートを参照し
て更に説明する。

【０１９３】まず、第１ポリゴン端点メモリより１ポリ
ゴンの端点情報を読み出し、第１交換メモリへそのデー
タを書き込む（ステップＳ２４０）。

【０１９４】次にポリゴン端点の全てのスクリーン座標
のＸ値がスクリーン辺３のＸ値より小さいか否か判断さ
れる。小さい場合には、ステップＳ２４９へ進み、小さ
くない場合にはステップＳ２４２に進む。

【０１９５】ステップＳ２４２ではポリゴン端点の全て
のスクリーン座標Ｘがスクリーン辺４のＸ値より大きい
か否か判断される。大きい場合にはステップＳ２４９へ
進み、大きくない場合にはステップＳ２４３へ進む。

【０１９６】ステップＳ２４３では、ポリゴン端点の全
てのスクリーン座標Ｙがスクリーン辺１のＹ値より小さ
いか否か判断される。小さい場合にはステップＳ２４９
へ進み、小さくない場合はステップＳ２４４へ進む。

【０１９７】ステップＳ２４４ではポリゴン端点の全て
のスクリーン座標Ｙがスクリーン辺２のＹ値より大きい
か否か判断される。大きい場合にはステップＳ２４９へ
進み、大きくない場合にはステップＳ２４５へ進む。

【０１９８】このステップＳ２４１〜２４５のステップ
にて、領域判定装置における領域判定動作が行われる。

【０１９９】続いてステップＳ２４５では、第１交換メ
モリ１０４からスクリーン辺１に対するスクリーン座標
に対してクリッピング処理を行いマッピングアドレスに
対してクリッピング処理を行う。その結果を第２交換メ
モリに書き込む。そしてステップ２４６に進む。

【０２００】ステップＳ２４６では、第１交換メモリ１
０４からスクリーン辺２に対するスクリーン座標に対し
てクリッピング処理を行う。そしてマッピングアドレス
に対してクリッピング処理を行い第２交換メモリ１０５
に書き込む。そしてステップＳ２４７へ進む。

【０２０１】ステップＳ２４７では、第２交換メモリ１
０５からスクリーン辺３に対するスクリーン座標に対し
てクリッピング処理を行い、マッピングアドレスに対し
てクリッピング処理を行うその結果を第２交換メモリ１
０５に書き込む。その後、ステップＳ２４８へ進む。

【０２０２】ステップＳ２４８では、第２交換メモリ１
０５からスクリーン辺４に対するスクリーン座標に対し
てクリッピング処理を行いそしてマッピングアドレスに
対してクリッピング処理を行うその結果を第１交換メモ
リ１０４に書き込む。そしてステップＳ２４９へ進む。

【０２０３】ステップＳ２４９では、第１交換メモリ１
０４のポリゴン端点情報を第２ポリゴン端点メモリへ書
き込む。そしてステップＳ２５０へ進む。ステップＳ２
５０では、全てのポリゴン辺に対して処理を行ったか否
か判断され、処理が行われていない場合には、ステップ
Ｓ２４０へ戻り前述の動作を繰り返す。全てのポリゴン
辺に対して処理を行った場合に動作を終了する。

【０２０４】上記ステップＳ２４５〜２４８の動作は交
点演算回路１８０の動作である。

【０２０５】図３６に従いこの実施例における多角形構
成回路１５０につき説明する。多角形構成回路１５０
は、交点演算回路１８０とスクリーン辺発生回路１７０
とを備える。スクリーン辺発生回路１７０は、図４９の
スクリーン面のスクリーン辺の順序に従いポリゴン辺が
スクリーン辺とクロスするか否かの判断と、スクリーン
辺内部にポリゴン辺始点があるか否かの判断と、スクリ
ーン辺ごとに交点演算回路１８０に必要なパラメータを
算出する。第１ポリゴン端点メモリ１０からのデータが
入力レジスタ１７１から第１、第２交換メモリ１０４、
１０５に書き込まれ、このメモリからよみ出された各ポ
リゴン辺のデータがスクリーン辺発生回路１７０に与え
られ、上記動作を行う。

【０２０６】交点演算回路１８０はスクリーン辺発生回
路１７０からのパラメータに基づき交点を算出し、出力
レジスタ１７２を介して第２ポリゴン端点メモリ８０へ
その交点データを出力する。

【０２０７】次に、この多角形構成回路１５０の具体的
回路例を図３７に示す。この図３７に従い、更に説明す
る。図３７は多角形構成回路のブロック図、図３９ない
し図４８は多角形構成回路の動作フローを示す。

【０２０８】第１ポリゴン端点メモリ１０、マッピング
メモリ及びスクリーン端点メモリ８０より、上端、下
端、左端、右端のスクリーン端点ＸＹアドレスと各ポリ
ゴン辺のＸＹ始終点アドレス、各ポリゴン辺のマッピン
グメモリアドレスのＭＸ，ＭＹアドレス値が第１、第２
交換メモリ１０４、１０５にレジスタ１０２を介して入
力される。そして、この第１、第２交換メモリ１０４、
１０５の各データが入力レジスタ１５２を介してワーキ
ングメモリ１５１の所定領域に格納される。

【０２０９】交点演算回路１５０はワーキングメモリ１
５１より読み出されたポリゴン辺のＸＹ始終点アドレス
（Ｘ１，Ｙ１），（Ｘ２，Ｙ２）、マッピングメモリの
始終点アドレス（ＭＸ１，ＭＹ１），（ＭＸ２，ＭＹ
２）及び、スクリーン辺発生回路１７０より算出された
スクリーン端点アドレスＳＸ、ＳＹが書き込まれる入力
レジスタ１５４〜１５９と備える。この入力レジスタ１
５４〜１５９に入力されたデータに基づき、減算器１６
３、乗算器１６４により所定の演算が行われその結果を
出力レジスタ１５３に入力され、この出力レジスタ１５
３からクリッピング処理された各データがワーキングメ
モリ１５１の所定領域に格納される。

【０２１０】また、スクリーン辺発生回路１７０はワー
キングメモリ１５１からのデータを格納するレジスタ１
７１、１７３とこの両データを比較する比較回路１７４
この比較器１７４からの出力によりセットされるフリッ
プフロップ１７５と、スクリーン辺の順序を示すレジス
タ１７２とを備える。

【０２１１】そして、このスクリーン辺発生回路１７０
で上述したように、スクリーン面のスクリーン辺の順序
に従いポリゴン辺がスクリーン辺とクロスするか否かの
判断と、スクリーン辺内部にポリゴン辺始点があるか否
かの判断と、スクリーン辺毎に交点演算回路１８０に必
要なパラメータが算出される。

【０２１２】そして、上記交点演算回路１８０の演算は
スクリーン辺毎に下記の演算が行なうことにより、クリ
ッピング処理が行なわれる。そのＸ、Ｙアドレス及びマ
ッピングアドレスＭＸ、ＭＹが算出される。

【０２１３】算出されたデータはワーキングメモリ１５
１に書き込まれそのデータが出力レジスタ１６６から第
１又は第２交換メモリ１０４または１０５に書き込まれ
る。

【０２１４】ワーキングメモリ１５１から読み出された
各データはワーキングレジスタＷ１からＷ１３として用
いられるレジスタ１５４〜１５９へ書き込まれる。即
ち、レジスタ１５４（Ｗ６）にはワーキングメモリ１５
１よりスクリーン上端点ＳＹ２とレジスタ１５５（Ｗ
５）にはＹ始点アドレスＹ１が与えられ、この両データ
が減算器１６０にて減算される。レジスタ１５６（Ｗ
４）にはワーキングメモリ１５１よりＹ終点アドレスＹ
２と、レジスタ１５７（Ｗ３）にはＹ始点アドレスＹ１
が与えられ、この両データが減算器１６１にて減算され
る。減算器１６１からの出力（ＳＹ２−Ｙ１）と減算器
１６１からの出力（Ｙ２−Ｙ１）が除算器１６３に与え
られ、この除算結果（ＳＹ２−Ｙ１）／（Ｙ２−Ｙ１）
が乗算器１６４に与えられる。

【０２１５】一方、レジスタ１５８にはＸ終点アドレス
のＸ２が、レジスタ１５９にはＸ始点アドレスのＸ１が
夫々与えられ、この両データが減算器１６２にて減算さ
れる。減算器１６２からの出力（Ｘ２−Ｘ１）が乗算器
１６４に与えられ、この乗算器１６４の一方には、前記
除算結果（ＳＹ２−Ｙ１）／（Ｙ２−Ｙ１）が与えら
れ、乗算される。その結果（ＳＹ２−Ｙ１）／（Ｙ２−
Ｙ１）＊（Ｘ２−Ｘ１）とＸ１を加算することにあり、
スクリーン上端のＸアドレスが求まる。このデータがレ
ジスタ１５３に格納された後、ワーキングメモリ１５１
に新たなＸアドレスとして格納される。また、Ｙアドレ
スにはスクリーンのＳＹ２アドレスが書き込まれる。

【０２１６】更に、レジスタ１５８にはマッピングメモ
リアドレスのＭＸ２が、レジスタ１５９にはマッピング
メモリアドレスのＭＸ１が夫々与えられ、この両データ
が減算器１６２にて減算される。減算器１６２からの出
力（ＭＸ２−ＭＸ１）が乗算器９３５に与えられ、この
乗算器９３５には、前記除算結果（ＳＹ２−Ｙ１）／
（Ｙ２−Ｙ１）が与えられ、乗算される。その結果（Ｓ
Ｙ２−Ｙ１）／（Ｙ２−Ｙ１）＊（ＭＸ２−ＭＸ１）と
ＭＸ１を加算するごとにより、マッピングアドレス（Ｍ
Ｘ）が求まる。このデータがレジスタ１５３に格納され
た後、ワーキングメモリ１５１に新たなマッピングメモ
リアドレスＭＸとして格納される。

【０２１７】また、マッピングアドレス（ＭＹ）はレジ
スタ１５８、１５９にＭＹ１、ＭＹ２を与えることによ
り、この値と同じく乗算結果（ＳＹ２−Ｙ１）／（Ｙ２
−Ｙ１）＊（ＭＹ２−ＭＹ１）が求まり、この値とＭＹ
１と加算し、この値がマッピングアドレス（ＭＹ）であ
り、このデータがワーキングメモリ１５１に新たなマッ
ピングメモリアドレスＭＹとして格納される。

【０２１８】スクリーンの下端、右端、左端は上記スク
リーン端点アドレスを夫々対応するアドレスに置き換え
ることにより同様に算出することができる。上記の各演
算をまとめると以下の数式の通りである。スクリーン
辺１の交点演算

【０２１９】

【数５】Ｙ＝ＳＹ１

【０２２０】スクリーン辺２の交点演算

【０２２１】

【数６】Ｙ＝ＳＹ２

【０２２２】スクリーン辺３の交点演算

【０２２３】

【数７】Ｘ＝ＳＸ１

【０２２４】スクリーン辺４の交点演算

【０２２５】

【数８】Ｘ＝ＳＸ２

【０２２６】次に、この実施例の動作につき図３９ない
し図４８のフローチャートを参照して更に説明する。

【０２２７】動作を開始すると、ステップＳ２６０で、
第１、第２交換メモリ１０４、１０５にスクリーンの
上、下、右、左等のデータの書き込み及びレジスタ１７
２等の初期設定を行い、ステップＳ２６１に進む。

【０２２８】ステップＳ２６１では、カウンタ１０６〜
１０８等の初期設定を行いステップＳ２６２に進む。

【０２２９】ステップＳ２６２では、メモリ内のＣ１
を”０”にフラグＦＬ１を”０”に設定する。このＣ１
及びＦＬ１の値は、交換メモリに書き込む条件を示し、
この条件は図５０に示すとおりである。

【０２３０】次に、第１、第２交換メモリ１０４、１０
５に書き込まれたデータを呼び出すルーチンに入る。こ
こで、カウンタ１０７（ＣＮＴ０）が示すアドレスはポ
リゴン辺の始点であり、カウンタ１０８（ＣＮＴ１）の
示すアドレスは、ポリゴン辺の終点である。そして、前
記図３８に示すように、第１、第２交換メモリ１０４、
１０５は順次切り換えて使用される。

【０２３１】ステップＳ２６３では、ＣＮＴ０＝ＣＮＴ
Ｘであるか否か判断され、ＣＮＴ０＝ＣＮＴＸの場合に
はステップＳ２６４に進み、ＣＮＴ０≠ＣＮＴＸの場合
にはステップＳ２６５に進む。

【０２３２】ステップＳ２６４では、カウンタ１０８
（ＣＮＴ１）を”１”に設定し、ステップＳ２６６に進
む。ステップＳ２６５では、カウンタ１０８（ＣＮＴ
１）をＣＮＴ１＝ＣＮＴ＋１に書換え、ステップＳ２６
６に進む。

【０２３３】ステップＳ２６６ではＰＲ＝１か否か判断
され、ＰＲ＝１の場合にはステップＳ２６７へ、ＰＲ≠
１の場合にはステップＳ２６９へ夫々進む。ステップＳ
２６７では、カウンタ１０７（ＣＮＴ０）に示すアドレ
スの第１交換メモリ１０４のＸ値をＸ１に、Ｙ値をＹ１
に、マッピングアドレスのＸ値をＭＸ１に、マッピング
アドレスＹ値をＭＹ１に夫々格納しステップＳ２６８に
進む。

【０２３４】ステップＳ２６８では、カウンタ１０８
（ＣＮＴ１）に示すアドレスの第１交換メモリ１０４の
Ｘ値をＸ２に、Ｙ値をＹ２に、マッピングアドレスのＸ
値をＭＸ２に、マッピングアドレスＹ値をＭＹ２に夫々
格納しステップＳ２７１に進む。

【０２３５】また、ステップＳ２６９では、カウンタ１
０７（ＣＮＴ０）に示すアドレスの第２交換メモリ１０
５のＸ値をＸ１に、Ｙ値をＹ１に、マッピングアドレス
のＸ値をＭＸ１に、マッピングアドレスＹ値をＭＹ１に
夫々格納しステップＳ２７０に進む。ステップＳ２７０
では、カウンタ１０８（ＣＮＴ１）に示すアドレスの第
２交換メモリ１０５のＸ値をＸ２に、Ｙ値をＹ２に、マ
ッピングアドレスのＸ値をＭＸ２に、マッピングアドレ
スＹ値をＭＹ２に夫々格納しステップＳ２７１に進む。

【０２３６】ステップＳ２７１では、スクリーン辺発生
回路１７０により、カウンタ１７２（Ｉ３）により交点
演算回路１８０のレジスタの設定を変更するサブルーチ
ンを呼び出す。

【０２３７】このサブルーチンにつき、図４３および４
４に従い説明する。サブルーチンがスタートすると、ス
テップＳ３００で、カウンタ（Ｉ３）が”１”であるか
否か判断され、”１”の場合にはステップＳ３０１に進
み、”１”でない場合にはステップＳ３０４に進む。

【０２３８】ステップＳ３０１では、レジスタ１５９
（Ｗ１）にＸ１を、レジスタ１５８（Ｗ２）にＸ２を、
レジスタ１５７（Ｗ３）にＹ１を、レジスタ１５６（Ｗ
４）にＹ２を、レジスタ１５５（Ｗ５）にＹ１を、レジ
スタ１５４（Ｗ６）にＳＹ１を、レジスタ１６５（Ｗ
８）にＳＹ１を、レジスタ１５９（Ｗ１０）にＭＸ１
を、レジスタ１５８（Ｗ１１）にＭＸ２を、レジスタ１
５９（Ｗ１２）にＭＹ１を、レジスタ１５８（Ｗ１３）
にＭＹ２を、夫々設定してステップＳ３０２に進む。

【０２３９】ステップＳ３０２では、レジスタ１７３
（Ｗ３）＞レジスタ１７１（ＳＹ１）か否か判断する。
即ちＹ１＞ＳＹ１が判断され、Ｙ１＞ＳＹ１の場合には
ステップＳ３０３でフラグＦＬ１を”１”に設定した
後、ステップＳ３０４に進む。Ｙ１＞ＳＹ１でない場合
には、そのままステップＳ３０４に進む。

【０２４０】ステップＳ３０４では、カウンタ（Ｉ３）
が”２”であるか否か判断され、”２”の場合にはステ
ップＳ３０５に進み、”２”でない場合にはステップＳ
３０８に進む。

【０２４１】ステップＳ３０５では、レジスタ１５９
（Ｗ１）にＸ１を、レジスタ１５８（Ｗ２）にＸ２を、
レジスタ１５７（Ｗ３）にＹ１を、レジスタ１５６（Ｗ
４）にＹ２を、レジスタ１５５（Ｗ５）にＹ１を、レジ
スタ１５４（Ｗ６）にＳＹ２を、レジスタ１６５（Ｗ
８）にＳＹ２を、レジスタ１５９（Ｗ１０）にＭＸ１
を、レジスタ１５８（Ｗ１１）にＭＸ２を、レジスタ１
５９（Ｗ１２）にＭＹ１を、レジスタ１５８（Ｗ１３）
にＭＹ２を、夫々設定してステップＳ３０６に進む。

【０２４２】ステップＳ３０６では、レジスタ１７３
（Ｗ３）＜レジスタ１７１（ＳＹ２）か否か判断する。
即ちＹ１＜ＳＹ２が判断され、Ｙ１＜ＳＹ２の場合には
ステップＳ３０７でフラグＦＬ１を”１”に設定した
後、ステップＳ３０８に進む。Ｙ１＜ＳＹ１でない場合
には、そのままステップＳ３０８に進む。

【０２４３】ステップＳ３０８では、カウンタ（Ｉ３）
が”３”であるか否か判断され、”３”の場合にはステ
ップＳ３０９に進み、”３”でない場合にはステップＳ
３１２に進む。

【０２４４】ステップＳ３０９では、レジスタ１５９
（Ｗ１）にＹ１を、レジスタ１５８（Ｗ２）にＹ２を、
レジスタ１５７（Ｗ３）にＸ１を、レジスタ１５６（Ｗ
４）にＸ２を、レジスタ１５５（Ｗ５）にＸ１を、レジ
スタ１５４（Ｗ６）にＳＸ１を、レジスタ１６５（Ｗ
８）にＳＸ１を、レジスタ１５９（Ｗ１０）にＭＸ１
を、レジスタ１５８（Ｗ１１）にＭＸ２を、レジスタ１
５９（Ｗ１２）にＭＹ１を、レジスタ１５８（Ｗ１３）
にＭＹ２を、夫々設定してステップＳ３１０に進む。

【０２４５】ステップＳ３１０では、レジスタ１７３
（Ｗ３）＞レジスタ１７１（ＳＸ１）か否か判断する。
即ちＸ１＞ＳＸ１が判断され、Ｘ１＞ＳＸ１の場合には
ステップＳ３１１でフラグＦＬ１を”１”に設定した
後、ステップＳ３１２に進む。Ｘ１＞ＳＸ１でない場合
には、そのままステップＳ３１２に進む。

【０２４６】ステップＳ３１２では、カウンタ（Ｉ３）
が”４”であるか否か判断され、”４”の場合にはステ
ップＳ３０９に進み、”４”でない場合には、サブルー
チンを終了し、ステップＳ２７２に戻る。

【０２４７】ステップＳ３１３では、レジスタ１５９
（Ｗ１）にＹ１を、レジスタ１５８（Ｗ２）にＹ２を、
レジスタ１５７（Ｗ３）にＸ１を、レジスタ１５６（Ｗ
４）にＸ２を、レジスタ１５５（Ｗ５）にＸ１を、レジ
スタ１５４（Ｗ６）にＳＸ２を、レジスタ１６５（Ｗ
８）にＳＸ２を、レジスタ１５９（Ｗ１０）にＭＸ１
を、レジスタ１５８（Ｗ１１）にＭＸ２を、レジスタ１
５９（Ｗ１２）にＭＹ１を、レジスタ１５８（Ｗ１３）
にＭＹ２を、夫々設定してステップＳ３１４に進む。

【０２４８】ステップＳ３１４では、レジスタ１７３
（Ｗ３）＜レジスタ１７１（ＳＸ２）か否か判断する。
即ちＸ１＜ＳＸ２が判断され、Ｘ１＜ＳＸ２の場合には
ステップＳ３１５でフラグＦＬ１を”１”に設定した
後、サブルーチンを終了し、ステップＳ２７２に戻る。
Ｘ１＜ＳＸ２でない場合には、サブルーチンを終了し、
ステップＳ２７２に戻る。

【０２４９】このサブルーチンではスクリーン辺発生回
路１７０によりＩ３カウンタの値から交点演算回路１５
０のＷ１〜Ｗ１３のレジスタへのセットを切り換えてい
る。Ｉ３カウンタは、図４９のスクリーン辺番号と等し
くＩ３カウンタ１の時は、スクリーン辺１に対してクリ
ッピングを行う、またこのサブルーチン３０２〜３０３
３０６〜３０７、３１０〜３１１、３１４〜３１５で
は、Ｉ３が示すスクリーン辺に対して、ポリゴン辺始点
が内部にあるかを判定する。内部にある場合は、ＦＬ１
のフリップフロップを”１”にする。

【０２５０】ステップＳ２７２は、スクリーン辺発生回
路１７０により、Ｉ３カウンタの値からそのポリゴン辺
がスクリーン辺にクロスするかを判定し、クロスする場
合にはその交点を交点演算回路１５０により算出する図
４５に示すサブルーチンのコールである。このサブルー
チンについて説明する。

【０２５１】このサブルーチンでは、スクリーン辺発生
回路１７０により、Ｉ３カウンタの値からそのポリゴン
辺がスクリーン辺にクロスするかを判定し、クロスする
場合、Ｃ１のフリップフロップを”１”とし交点演算回
路１５０により、図４６のサブルーチンに示すように、
上記演算式に基づく演算を行い交点を求める。

【０２５２】図４９にポリゴン辺がスクリーン辺にクロ
スする場合の条件を以下に示す。この条件式にしたがっ
たルーチン処理を行う。

【０２５３】スクリーン辺１の場合Ｙ１≦ＳＹ１＆Ｙ２＞ＳＹ１又はＹ２≦ＳＹ１＆Ｙ１＞ＳＹ１スクリーン辺２の場合Ｙ１＜ＳＹ２＆Ｙ２≧ＳＹ２又はＹ２＜ＳＹ１＆Ｙ１≧ＳＹ２スクリーン辺３の場合Ｘ１≦ＳＸ１＆Ｘ２＞ＳＸ１又はＸ２≦ＳＸ１＆Ｘ１＞ＳＸ１スクリーン辺４の場合Ｘ１＜ＳＸ２＆Ｘ２≧ＳＸ２又はＸ２＜ＳＸ１＆Ｘ１≧ＳＸ２このサブルーチンが終了するとステップＳ２７２に戻
る。

【０２５４】ステップＳ２７２〜２７５にて、交点があ
った場合、カウンタＩ３の値により求めた交点をワーキ
ングメモリ１５１の夫々対応する領域に格納する。

【０２５５】そしてステップＳ２７６〜２８５にて、以
上で求めたＦＬ１、Ｃ１の条件から図５０のようにポリ
ゴン辺始点、スクリーン辺、ポリゴン辺との交点を第
１、第２交換メモリ１０４，１０５に格納する。書き込
まれるメモリは、読み出し中でない交換メモリである。
そしてメモリはカウンタＣＮＴによりアドレスを制御す
る。

【０２５６】続いてステップＳ２８６は、ＣＮＴ０カウ
ンタをカウントアップし、次のポリゴン辺のアドレスを
求め、ステップＳ２８７へ進む。ステップＳ２８７で
は、ＣＮＴ０カウンタのＣＮＴＸレジスタを比較し、ポ
リゴン辺全に処理を行ったか判断し、終わっていない場
合は、Ｅ（ステップＳ２６２）へ処理を移す。

【０２５７】そしてステップＳ２８８〜２９０により、
交換メモリのフラグを切り換え、ステップＳ２９１に進
む。ステップＳ２９１では、カウンタＩ３のカウントア
ップを行い次のスクリーン辺のアドレスを求める。

【０２５８】そしてステップＳ２９２で、カウンタＩ３
の値を調べ全てのスクリーン辺に対して処理を行ったか
をチェックする。全てのスクリーン辺に対して処理が終
わっていない場合には、Ｄ（ステップＳ２６１）に戻
る。

【０２５９】図５７、図５８のスクリーン辺ごとのクリ
ッピング処理の経過を示す。図７は図５７の例のスクリ
ーンＸ、Ｙアドレス値とマッピングＭＸ、ＭＹアドレス
値の経過を示す。

【０２６０】このように、この発明によれば、クリッピ
ング処理時にポリゴン端点に割り合てられたマッピング
アドレスのクリッピングを同時に行うため処理が高速で
あり、クリッピング時に求めるマッピングアドレスを求
める方法が、マッピング処理の方法と等しいため、クリ
ッピング時におこるマッピングパターンの変形がめだた
ない。

【０２６１】また、領域判定装置１２０により、スクリ
ーン面に交差せず且つスクリーン内に存在しないポリゴ
ンに対しては、処理を行わないように制御しているの
で、Ｚソート処理のようなポリゴン数の上限の制限され
た処理に対して不可視なポリゴンによる、可視ポリゴン
の処理のさまたげがない。即ち、図６６におけるポリゴ
ン１に対する処理は行わない。

【０２６２】更に、複数の中間的なポリゴン端点のＸ，
Ｙアドレス、マッピングメモリのＭＸ，ＭＹアドレスを
求める必要がないため高速である。図６５に示すよう
に、ソート処理上限を１００とすると、従来方式では１
０１〜１０７までのポリゴンが処理できないが、本発明
では１〜１０７まで可視なポリゴンのみ全て処理対象と
なる。

【０２６３】次に、この発明のクリッピング処理装置の
第３の実施例について説明する。図５１は第３の実施例
のクリッピング処理装置を示すブロック図である。

【０２６４】この第３の実施例においては、第１ポリゴ
ン端点メモリ１０から読み出されたポリゴン辺のＸ，Ｙ
アドレス、マッピングメモリのＭＸ，ＭＹアドレスに基
づきスクリーン辺の１から４まで前記演算式に基づいた
演算処理を交点演算回路２６０から２６０ー４で順次行
い、その結果をメモリ２５０…に取り込み、全ての演算
が終了するとその結果を第２ポリゴン端点メモリ８０に
書き込むものである。

【０２６５】先ず、第１ポリゴン端点メモリ１０から読
み出されたポリゴン辺のＸ，Ｙアドレス、マッピングメ
モリのＭＸ，ＭＹアドレスはメモリ２５０−１に取り込
まれ、このメモリ２５０−１からスクリーン辺１の演算
処理が行う交点演算回路２６０にデータが送り込まれ
る。

【０２６６】メモリ２５０−１からスクリーン辺１に対
するスクリーン座標に対してクリッピング処理を行いま
た、マッピングアドレスに対してクリッピング処理を行
う。その結果をメモリ２５０−２に書き込む。交点演算
回路２６０は減算器２６１〜２６５、除算器２６６、乗
算器２６７、２６８、２６９および加算器２７０、２７
１、２７２を備え、前記演算式に基づいた演算が行われ
る。この演算回路２６０はＸ，Ｙアドレス及びマッピン
グメモリのＭＸ，ＭＹアドレスの演算が並列に行われ
る。

【０２６７】そして、交点演算回路２６０−２から４も
同一に構成され、交点演算回路２６０−２でスクリーン
辺２に対するスクリーン座標に対してクリッピング処理
を、交点演算回路２６０−３でスクリーン辺３に対する
スクリーン座標に対してクリッピング処理を、交点演算
回路２６０−４でスクリーン辺４３に対するスクリーン
座標に対してクリッピング処理を行い、その結果を第２
ポリゴン端点メモリ８０に書き込む。

【０２６８】次に、この実施例の動作を図５２ないし図
５６のフローチャートを参照して更に説明する。

【０２６９】動作を開始すると、ステップＳ１５０で、
第１ポリゴン端点メモリ１０より、上端、下端、左端、
右端のスクリーン端点ＸＹアドレスと各ポリゴン辺のＸ
Ｙ始終点アドレス、各ポリゴン辺のマッピングメモリア
ドレスのＭＸ，ＭＹアドレス値を読み出し、メモリ２５
０−１に格納し、ステップＳ１５１に進む。

【０２７０】ステップＳ１５１では、前記第２の実施例
で説明した図３８のフローチャートのステップＳ２４１
〜２４５のステップにて行われる領域判定装置における
領域判定動作と同様の動作を行いポリゴンがスクリーン
内にあるか否か判断され、ステップＳ１５２に進む。

【０２７１】ステップＳ１５２では、図４９のスクリー
ン面のスクリーン辺の順序に従いポリゴン辺がスクリー
ン辺とクロスするか否かの判断と、スクリーン辺内部に
ポリゴン辺始点があるか否かの判断を行い、ポリゴンが
スクリーン面にかかるか否かの判断を行う。ポリゴンが
スクリーン面にかからない場合にはステップＳ２３１に
進み、ポリゴンがスクリーン面にかかる場合にはステッ
プＳ１５３へ進みクリッピング処理が開始される。

【０２７２】ステップＳ１５３にて、ポリゴン辺のＸＹ
始終点アドレス、各ポリゴン辺のマッピングメモリアド
レスのＭＸ，ＭＹアドレス値を読み出し、ステップＳ１
５４へ進む。

【０２７３】ステップＳ１５４では、ポリゴン辺の始点
がスクリーン面内であればフラグＦＬ１を”１”に設定
し、ステップＳ１５５に進む。

【０２７４】ステップＳ１５５では、ポリゴン辺とスク
リーン辺１とが交わる場合にはＣ１を”１”に設定し、
ステップＳ１５６に進む。このフラグＦＬ１とＣ１は図
５０に示すように、メモリに格納する端点の条件を示
す。

【０２７５】ステップＳ１５６にて、Ｃ１＝１か否か、
即ちポリゴン辺とスクリーン辺１とが交わるか否か判断
され、Ｃ１＝１の場合には、ステップＳ１５７へ進み、
交点演算回路２６０にて、前記演算式に基づいて交点演
算を行いステップＳ１５８に進む。また、Ｃ１≠１の場
合には、そのままステップＳ１５８に進む。

【０２７６】ステップＳ１５８では、ＦＬ＝１で且つＣ
１＝０か否か判断され、ＦＬ＝１で且つＣ１＝０の場合
にはステップＳ１６３に進み、そうでない場合にはステ
ップＳ１５９に進む。

【０２７７】ステップＳ１６３ではワークメモリ２５０
−２にポリゴン辺始点を書き込み、ステップＳ１６４へ
進む。

【０２７８】ステップＳ１５９では、ＦＬ＝１で且つＣ
１＝１か否か判断され、ＦＬ＝１で且つＣ１＝１の場合
にはステップＳ１６２に進み、そうでない場合にはステ
ップＳ１６０に進む。

【０２７９】ステップＳ１６２ではワークメモリ２５０
−２にポリゴン辺始点と交点を書き込み、ステップＳ１
６４へ進む。

【０２８０】ステップＳ１６０では、ＦＬ＝０で且つＣ
１＝１か否か判断され、ＦＬ＝０で且つＣ１＝１の場合
にはステップＳ１６１に進み、そうでない場合にはステ
ップＳ１６４に進む。

【０２８１】ステップＳ１６１ではワークメモリ２５０
−２に交点を書き込み、ステップＳ１６４へ進む。

【０２８２】ステップＳ１６４では、全てのポリゴン辺
に対して処理が終了したか否か判断され、終了していな
い場合には、ステップＳ１５３に戻り上記処理を繰り返
す、処理が終了するとステップＳ１７０に進む。

【０２８３】ステップＳ１７０にて、ポリゴン辺のＸＹ
始終点アドレス、各ポリゴン辺のマッピングメモリアド
レスのＭＸ，ＭＹアドレス値を読み出し、ステップＳ１
７１へ進む。ステップＳ１７１では、ポリゴン辺の始点
がスクリーン面内であればフラグＦＬ１を”１”に設定
し、ステップＳ１７２に進む。

【０２８４】ステップＳ１７２では、ポリゴン辺とスク
リーン辺２とが交わる場合にはＣ１を”１”に設定し、
ステップＳ１７３に進む。このフラグＦＬ１とＣ１は図
５０に示すように、メモリに格納する端点の条件を示
す。

【０２８５】ステップＳ１７３にて、Ｃ１＝１か否か、
即ちポリゴン辺とスクリーン辺２とが交わるか否か判断
され、Ｃ１＝１の場合には、ステップＳ１７４へ進み、
交点演算回路２６０−２にて、前記演算式に基づいて交
点演算を行いステップＳ１７５に進む。また、Ｃ１≠１
の場合には、そのままステップＳ１７５に進む。

【０２８６】ステップＳ１７５では、ＦＬ＝１で且つＣ
１＝０か否か判断され、ＦＬ＝１で且つＣ１＝０の場合
にはステップＳ１７６に進み、そうでない場合にはステ
ップＳ１７７に進む。ステップＳ１７６ではワークメモ
リ２５０−３にポリゴン辺始点を書き込み、ステップＳ
１８１へ進む。

【０２８７】ステップＳ１７７では、ＦＬ＝１で且つＣ
１＝１か否か判断され、ＦＬ＝１で且つＣ１＝１の場合
にはステップＳ１７８に進み、そうでない場合にはステ
ップＳ１７９に進む。ステップＳ１７８ではワークメモ
リ２５０−３にポリゴン辺始点と交点を書き込み、ステ
ップＳ１８１へ進む。

【０２８８】ステップＳ１７９では、ＦＬ＝０で且つＣ
１＝１か否か判断され、ＦＬ＝０で且つＣ１＝１の場合
にはステップＳ１８０に進み、そうでない場合にはステ
ップＳ１８１に進む。ステップＳ１８０ではワークメモ
リ２５０−３に交点を書き込み、ステップＳ１８１へ進
む。

【０２８９】ステップＳ１８１では、全てのポリゴン辺
に対して処理が終了したか否か判断され、終了していな
い場合には、ステップＳ１７０に戻り上記処理を繰り返
す、処理が終了するとステップＳ１９０に進む。

【０２９０】ステップＳ１９０にて、ポリゴン辺のＸＹ
始終点アドレス、各ポリゴン辺のマッピングメモリアド
レスのＭＸ，ＭＹアドレス値を読み出し、ステップＳ１
９１へ進む。ステップＳ１９１では、ポリゴン辺の始点
がスクリーン面内であればフラグＦＬ１を”１”に設定
し、ステップＳ１９２に進む。

【０２９１】ステップＳ１９２では、ポリゴン辺とスク
リーン辺３とが交わる場合にはＣ１を”１”に設定し、
ステップＳ１９３に進む。このフラグＦＬ１とＣ１は図
５０に示すように、メモリに格納する端点の条件を示
す。

【０２９２】ステップＳ１９３にて、Ｃ１＝１か否か、
即ちポリゴン辺とスクリーン辺３とが交わるか否か判断
され、Ｃ１＝１の場合には、ステップＳ１９４へ進み、
交点演算回路２６０−３にて、前記演算式に基づいて交
点演算を行いステップＳ１９５に進む。また、Ｃ１≠１
の場合には、そのままステップＳ１９５に進む。

【０２９３】ステップＳ１９５では、ＦＬ＝１で且つＣ
１＝０か否か判断され、ＦＬ＝１で且つＣ１＝０の場合
にはステップＳ１９６に進み、そうでない場合にはステ
ップＳ１９７に進む。

【０２９４】ステップＳ１９６ではワークメモリ２５０
−４にポリゴン辺始点を書き込み、ステップＳ２０１へ
進む。ステップＳ１９７では、ＦＬ＝１で且つＣ１＝１
か否か判断され、ＦＬ＝１で且つＣ１＝１の場合にはス
テップＳ１９８に進み、そうでない場合にはステップＳ
１９９に進む。

【０２９５】ステップＳ１９８ではワークメモリ２５０
−４にポリゴン辺始点と交点を書き込み、ステップＳ２
０１へ進む。ステップＳ１９９では、ＦＬ＝０で且つＣ
１＝１か否か判断され、ＦＬ＝０で且つＣ１＝１の場合
にはステップＳ２００に進み、そうでない場合にはステ
ップＳ２０１に進む。

【０２９６】ステップＳ２００ではワークメモリ２５０
−４に交点を書き込み、ステップＳ２０１へ進む。ステ
ップＳ２０１では、全てのポリゴン辺に対して処理が終
了したか否か判断され、終了していない場合には、ステ
ップＳ１９０に戻り上記処理を繰り返す、処理が終了す
るとステップＳ２１０に進む。

【０２９７】ステップＳ２１０にて、ポリゴン辺のＸＹ
始終点アドレス、各ポリゴン辺のマッピングメモリアド
レスのＭＸ，ＭＹアドレス値を読み出し、ステップＳ２
１１へ進む。ステップＳ２１１では、ポリゴン辺の始点
がスクリーン面内であればフラグＦＬ１を”１”に設定
し、ステップＳ２１２に進む。

【０２９８】ステップＳ２１２では、ポリゴン辺とスク
リーン辺４とが交わる場合にはＣ１を”１”に設定し、
ステップＳ２１３に進む。このフラグＦＬ１とＣ１は図
５０に示すように、メモリに格納する端点の条件を示
す。ステップＳ２１３にて、Ｃ１＝１か否か、即ちポリ
ゴン辺とスクリーン辺４とが交わるか否か判断され、Ｃ
１＝１の場合には、ステップＳ２１４へ進み、交点演算
回路２６０−４にて、前記演算式に基づいて交点演算を
行いステップＳ２１５に進む。また、Ｃ１≠１の場合に
は、そのままステップＳ２１５に進む。

【０２９９】ステップＳ２１５では、ＦＬ＝１で且つＣ
１＝０か否か判断され、ＦＬ＝１で且つＣ１＝０の場合
にはステップＳ２１６に進み、そうでない場合にはステ
ップＳ２１７に進む。

【０３００】ステップＳ２１６ではワークメモリ２５０
にポリゴン辺始点を書き込み、ステップＳ２２１へ進
む。ステップＳ２１７では、ＦＬ＝１で且つＣ１＝１か
否か判断され、ＦＬ＝１で且つＣ１＝１の場合にはステ
ップＳ２１８に進み、そうでない場合にはステップＳ２
１９に進む。

【０３０１】ステップＳ２１８ではワークメモリ２５０
にポリゴン辺始点と交点を書き込み、ステップＳ２２１
へ進む。ステップＳ２１９では、ＦＬ＝０で且つＣ１＝
１か否か判断され、ＦＬ＝０で且つＣ１＝１の場合には
ステップＳ２２０に進み、そうでない場合にはステップ
Ｓ２２１に進む。

【０３０２】ステップＳ２２０ではワークメモリ２５０
に交点を書き込み、ステップＳ２２１へ進む。ステップ
Ｓ２２１では、全てのポリゴン辺に対して処理が終了し
たか否か判断され、終了していない場合には、ステップ
Ｓ２１０に戻り上記処理を繰り返す、処理が終了すると
ステップＳ２３０に進む。

【０３０３】ステップＳ２３０では、第２ポリゴン端点
メモリ８０に一ポリゴンの端点座標を書き込み、ステッ
プＳ２３１に進む。ステップＳ２３１では全てのポリゴ
ンの処理が終了したか否か判断され、終了していない場
合にはステップＳ１５０に戻り、上記処理を繰り返す。
終了すると動作を終える。

【０３０４】このように、この発明によれば、クリッピ
ング処理時にポリゴン端点に割り合てられたマッピング
アドレスのクリッピングを同時に行うため処理が高速で
あり、クリッピング時に求めるマッピングアドレスを求
める方法が、マッピング処理の方法と等しいため、クリ
ッピング時におこるマッピングパターンの変形がめだた
ない。

【０３０５】次に、この発明によりクリッピング処理さ
れた図形をＣＲＴ４０に表示する場合については図１に
従い先に説明したが、この図形処理につき図５９ないし
図６４に従い更に説明する。

【０３０６】図５９は基本パターンをポリゴンの変形に
対応させて変形させる画像処理装置の構成を示すブロッ
ク図、図６０は外形処理回路の構成を示すブロック図、
図６１は内部処理回路の構成を示すブロック図、図６２
５ないし図６４はこの動作を示すフローチャートであ
る。

【０３０７】つぎに基本パターンをポリゴンの変形に対
応させ変形させる実施例につき説明する。図８に示すよ
うに、この実施例においては、クリッピング処理装置６
０で図のようにクリッピング処理され、そしてポリゴン
はスクリーン端点座標（Ｘ，Ｙ）と、基本パターン即ち
マッピングパターンの端点座標（ＭＸ，ＭＹ）を持つこ
とにより、図５の基本パターンを変形させてマッピング
するものである。

【０３０８】まずポリゴン外形処理回路５１にてポリゴ
ンの外形処理を行う。この外形処理のために、ＣＰＵ５
０にて、端点メモリ１０より読み出された各辺のＸＹア
ドレスの始点及び終点アドレスに基づいて、ポリゴンを
構成する各辺のベクトルが図６９に示すどの方向に属す
るかを判断し、そのベクトルの方向に応じて図７０に示
すように、右辺又は左辺が決定される。第２端点メモリ
８０には、図７に示すようにスクリーン辺４の処理が終
わったスクリーン端点座標（Ｘ，Ｙ）と、マッピングパ
ターンの端点座標（ＭＸ，ＭＹ）が格納されている。

【０３０９】そして、第２端点メモリ８０より読み出さ
れた各辺のＹアドレスの始点及び終点アドレスから前述
した（３）式に示すようにＹ方向の距離（ＤＹ）を算出
する。続いて、このＤＹを用いて、ポリゴンの外形を求
めるために、各辺のＸ終点からＸ始点までのアドレスを
デジタル微分解析（ＤＤＡ）により求め、そのデータを
フレームメモリ３０に格納する。即ち、前述した（４）
式に示すように、その微差分値を算出し、前述した
（５）式に示すように、補間演算を行い各辺のＸ終点か
らＸ始点までのＸアドレスを算出する。

【０３１０】更に、マッピングパターン外形処理回路７
１は、基本パターン情報の外形処理を行う。この処理は
基本パターンを変形させる場合には、第２端点メモリ８
０に格納された基本パターンの端点アドレス（ＭＸ，Ｍ
Ｙ）を変化させる。第２端点メモリ８０より読み出され
た基本パターンのアドレス（ＭＸ１，ＭＹ１），（ＭＸ
２，ＭＹ２）のアドレスデータからポリゴンに対応する
データを（１１）（１２）式に基づいてデジタル微分解
析（ＤＤＡ）により算出し、フレームメモリ２０に格納
する。即ち、各辺の終点データ（ＭＸ２，ＭＹ２）から
始点データ（ＭＸ１，ＭＹ１）までのデータをデジタル
微分解析（ＤＤＡ）により求め、そのデータをフレーム
メモリ２０に格納する。

【０３１１】まず、数式５の（１１）（１２）式に示す
ように、その微差分値を算出し、（１３）（１４）式に
示すように、補間演算を行い各辺の終点から始点までの
データを算出する。この（１３）式におけるＭＸの初期
値は始点のデータ（ＭＹ１）であり、（１４）式におけ
るＭＹの初期値は始点のデータ（ＭＹ１）である。（１
３）（１４）式の演算が０からＤＹまで繰り返される。

【０３１２】

【数８】ＭＸ＝ＭＸ＋ＤＭＸ ……（１３）ＭＹ＝ＭＹ＋ＤＭＹ ……（１４）

【０３１３】この実施例においては、水平走査線に同期
して、その垂直位置を示すＹアドレスごとに、ポリゴン
の外形とそれに基づいて変形された基本パターンの外形
のアドレス情報がフレームメモリ２０に格納される。

【０３１４】内部図形描画回路２００は、対向する２辺
間のＸＹアドレスをフレームメモリ２０より読み出し、
この読み出したアドレス情報に基づいて、前述の（９）
（１０）式に従いポリゴン内部の各ビットパターンのア
ドレスを内部パターンアドレスとして算出する。即ち、
この実施例においては、水平走査信号に同期して、その
垂直位置としてのＹアドレスに対応するポリゴンの外形
を示す２点のＸの始点（Ｘ１）とＸの終点（Ｘ２）と基
本パターンを変形したマッピングアドレス（ＭＸ，Ｍ
Ｙ）をフレームメモリ２０から読み出す。

【０３１５】フレームメモリ２０より読み出されたＸア
ドレスの始点及び終点アドレスから前述した（８）式に
示すように、Ｘ方向の距離（ＤＸＹ）を算出する。この
ＤＸＹを用いて、基本パターンをポリゴンの形に合わせ
て変形させるために、フレームメモリ２０より読み出さ
れた基本パターンの端点マッピングアドレス（ＭＸ，Ｍ
Ｙ）を（９）（１０）式に基づいてデジタル微分解析
（ＤＤＡ）により算出する。

【０３１６】（８）式にて算出したＤＸＹを用いて、ポ
リゴンの内部パターンデータを求めるために、Ｙアドレ
ス毎の終点から始点までのデータをデジタル微分解析
（ＤＤＡ）により求める。即ち、（９）式に示すよう
に、その微差分値を算出し、（１０）式に示すように、
補間演算を行いＹ軸の終点から始点までのデータを算出
する。この（１０）式におけるＸの値は０からＤＸＹま
で変化する。

【０３１７】この内部描画処理回路２００は、前述の外
形処理回路１００と同様に基本パターンを変形させる場
合には、フレームメモリ２０に格納された基本パターン
の端点アドレス（ＭＸ，ＭＹ）を変化させる。

【０３１８】

【数９】ＤＸＹ＝Ｘ２（Ｙ）−Ｘ１（Ｙ） …………（１５）ＭＸ＝ＭＸ１＋ＤＤＭＸ＊Ｘ ……………（１８）ＭＹ＝ＭＹ１＋ＤＤＭＹ＊Ｘ ……………（１９）

【０３１９】第２端点メモリ８０より読み出されたＹア
ドレス毎の基本パターンのアドレス（ＭＸ１（Ｙ），Ｍ
Ｙ１（Ｙ）），（ＭＸ２（Ｙ），ＭＸ２（Ｙ））からポ
リゴンに対応するデータを（１６）（１７）式に基づい
てデジタル微分解析（ＤＤＡ）により算出する。即ち、
各辺の終点データから始点データまでのデータをデジタ
ル微分解析（ＤＤＡ）により求める。

【０３２０】まず、（１６）（１７）式に示すように、
その微差分値を算出し、（１８）（１９）式に示すよう
に、補間演算を行い各辺の終点から始点までのデータを
算出する。この（１８）（１９）式におけるＸの値は０
からＤＸまで変化する。

【０３２１】また、ＣＲＴ４０へ表示するためのスクリ
ーンアドレスのＸアドレスＳＸはＸ１＋Ｘで算出され
る。

【０３２２】そして、描画処理回路３５では、ＣＲＴ４
０に表示するべく、水平走査信号に対応するＹアドレス
にＸアドレスごとに優先順位の高いポリゴン、即ち優先
順位を示すＺ値の小さいポリゴンの基本パターンを変形
したマッチングパターンアドレス（ＭＸ，ＭＹ）を読み
出し、そのアドレスに従い、マッピングメモリ３０のア
ドレスを指定し、マッピングメモリ３０をルックアップ
テーブルとしてそのアドレスに対応した情報を読み出し
て、ＣＲＴ４０に表示する。その結果、図９に示すよう
に、図５の基本パターンをポリゴンの形状に対応させて
変形させて表示させることができる。

【０３２３】上述したように、この実施例によれば、端
点メモリからの情報に基づき、図形の外形のＸＹアドレ
スを算出し、この算出した２点間の情報から内部の画像
データを演算して求めることができる。従って、メモリ
とのアクセス回数を大幅に削減できるので、マッピング
処理を高速に行える。

【０３２４】

【発明の効果】このように、この発明によれば、クリッ
ピング処理時にポリゴン端点に割り合てられた内部パタ
ーン情報（マッピング）アドレスのクリッピングを同時
に行うため処理が高速であり、クリッピング時に求める
内部パターン情報（マッピングアドレス）を求める方法
が、内部パターン情報（マッピング）処理の方法と等し
いため、クリッピング時におこる内部パターン情報（マ
ッピング）パターンの変形がめだたない。

【０３２５】また、領域判定装置により、スクリーン面
に交差せず且つスクリーン内に存在しないポリゴンに対
しては、処理を行わないように制御しているので、Ｚソ
ート処理のようなポリゴン数の上限の制限された処理に
対して不可視なポリゴンによる、可視ポリゴンの処理の
さまたげがない。

【０３２６】この発明は、各スクリーン端点がポリゴン
内に含まれるかをチェックし、含まれるポリゴンのみク
リッピング処理と内部パターン情報（マッピング）処理
を行うことにより、描画若しくは辺アドレス演算処理に
無駄な処理を行う必要がなく、高速に処理が行える。

【図面の簡単な説明】

【図１】この発明が適用される画像処理装置の全体構成
を示すブロック図である。

【図２】スクリーン面とポリゴンの位置関係を示す図で
ある。

【図３】この発明にかかるクリッピング処理装置の全体
構成を示すブロック図である。

【図４】スクリーンアドレスの一例を示す図である。

【図５】マッピングメモリに格納されるマッピングパタ
ーンの一例を示す図である。

【図６】ポリゴンアドレスの一例を示す図である。

【図７】この発明によるクリッピング処理状態のポリゴ
ンアドレスの一例を示す図である。

【図８】この発明によりクリッピングしたスクリーン面
とポリゴンの状態を示す図である。

【図９】スクリーン面と模様を有するポリゴンの位置関
係を示す図である。

【図１０】この発明にかかるクリッピング処理装置の第
１の実施例の構成を示すブロック図である。

【図１１】この発明の第１の実施例のコントローラの動
作を説明するフローチャートである。

【図１２】この発明の第１の実施例のスクリーン端点演
算部を示すブロック図である。

【図１３】この発明の第１の実施例の法線演算部の一実
施例を示す回路図である。

【図１４】この発明の第１の実施例のスクリーン端点演
算動作を説明するフローチャート図である。

【図１５】この発明の第１の実施例のマッピングメモリ
アドレス端点演算部を示すブロック図である。

【図１６】この発明の第１の実施例のマッピングメモリ
アドレス端点演算動作を説明するフローチャート図であ
る。

【図１７】この発明の第１の実施例の端点エリアコード
化処理部のブロック図である。

【図１８】この発明の第１の実施例の端点エリアコード
化処理動作を説明するフローチャート図である。

【図１９】この発明の第１の実施例のスクリーン端点埋
込処理部のブロック図である。

【図２０】この発明の第１の実施例のスクリーン端点埋
込処理動作を説明するフローチャート図である。

【図２１】この発明のポリゴン端点埋込処理部のブロッ
ク図である。

【図２２】この発明にかかるクリッピング処理装置のポ
リゴン端点埋込処理動作を説明するフローチャート図で
ある。

【図２３】この発明の第１の実施例のポリゴン端点埋込
処理動作を説明するフローチャート図である。

【図２４】この発明の第１の実施例のポリゴン端点埋込
処理動作を説明するフローチャート図である。

【図２５】この発明の第１の実施例のポリゴン端点埋込
処理動作を説明するフローチャート図である。

【図２６】この発明の第１の実施例のポリゴン端点埋込
処理動作を説明するフローチャート図である。

【図２７】端点エリアコードを示す図である。

【図２８】エリアコードに対応するスクリーン端点埋込
の条件を示す図である。

【図２９】エリアコードに対応するスクリーン端点埋込
の条件を示す図である。

【図３０】エリアコードに対応するスクリーン端点埋込
の条件を示す図である。

【図３１】エリアコードに対応するスクリーン端点埋込
の条件を示す図である。

【図３２】ポリゴン端点メモリの一例を示す図である。

【図３３】スクリーン端点メモリの一例を示す図であ
る。

【図３４】ポリゴン端点メモリの一例を示す図である。

【図３５】この発明にかかるクリッピング処理装置の第
２の実施例の構成を示すブロック図である。

【図３６】この発明の第２の実施例に用いられる多角形
構成回路を示すブロック図である。

【図３７】この発明の第２の実施例に用いられる多角形
構成回路の具体的回路例を示すブロック図である。

【図３８】この発明にかかるクリッピング処理装置の第
２の実施例の動作を示すフローチャート図である。

【図３９】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４０】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４１】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４２】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４３】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４４】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４５】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４６】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４７】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４８】この発明の第２の実施例に用いられる多角形
構成回路の動作を示すフローチャート図である。

【図４９】スクリーン面とポリゴン辺との交差状態を示
す模式図である。

【図５０】ポリゴン辺の位置に対応するスクリーン面と
ポリゴン辺との交点を格納する条件を示す図である。

【図５１】この発明にかかるクリッピング処理装置の第
３の実施例の構成を示すブロック図である。

【図５２】この発明の第３の実施例の動作を示すフロー
チャート図である。

【図５３】この発明の第３の実施例の動作を示すフロー
チャート図である。

【図５４】この発明の第３の実施例の動作を示すフロー
チャート図である。

【図５５】この発明の第３の実施例の動作を示すフロー
チャート図である。

【図５６】この発明の第３の実施例の動作を示すフロー
チャート図である。

【図５７】この発明によりクリッピング処理を行う状態
を示す模式図である。

【図５８】この発明によりクリッピング処理を行う状態
を示す模式図である。

【図５９】基本パターンをポリゴンの変形に対応させて
変形させる画像処理装置の構成を示すブロック図であ
る。

【図６０】基本パターンをポリゴンの変形に対応させて
変形させる画像処理装置の外形処理装置の構成を示すブ
ロック図である。

【図６１】基本パターンをポリゴンの変形に対応させて
変形させる画像処理装置の内部処理装置の構成を示すブ
ロック図である。

【図６２】基本パターンをポリゴンの変形に対応させて
変形させる画像処理装置の外形処理装置の動作を示すフ
ローチャート図である。

【図６３】基本パターンをポリゴンの変形に対応させて
変形させる画像処理装置の外形処理装置の動作を示すフ
ローチャート図である。

【図６４】基本パターンをポリゴンの変形に対応させて
変形させる画像処理装置の内部処理装置の動作を示すフ
ローチャート図である。

【図６５】ソート上限に関するこの発明と従来例とのソ
ートの状態を示す模式図である。

【図６６】スクリーン面と各ポリゴンの位置関係を示す
図である。

【図６７】従来のクリッピング装置を示すブロック図で
ある。

【図６８】図６７に示す装置の動作を説明するフローチ
ャートである。

【図６９】ポリゴンを構成する辺ベクトルと方向との関
係を示す図である。

【図７０】方向ベクトルと辺の関係を示す図である。

【図７１】図６７の装置によりクリッピングを施した状
態を示す図である。

【図７２】クリッピングの概念を示す図である。

【図７３】従来のクリッピングを行う状態を説明する図
である。

【符号の説明】

１０第１ポリゴン端点メモリ６０クリッピング処理装置８０第２ポリゴン端点メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者中島達也東京都大田区中馬込１丁目３番６号株式会社リコー内 (72)発明者井澤康浩東京都大田区中馬込１丁目３番６号株式会社リコー内

Claims

【特許請求の範囲】

【請求項１】ポリゴンを構成するＸ，Ｙの２端点情報
及び内部パターン情報の各端点情報を格納した第１ポリ
ゴン端点メモリと、前記第１ポリゴン端点メモリからの
２端点情報に基づき各スクリーン端点に対するポリゴン
辺と交差及びスクリーンの内外判断を行うと共に各スク
リーン端点に対するポリゴン辺と交差する交点及び交点
の内部パターン情報の各端点アドレスを求めるスクリー
ン端点演算部と、前記第１ポリゴン端点メモリからの２
端点情報に基づきスクリーンに対するエリアコードを判
別するエリアコード化処理部と、ポリゴン内に含まれる
スクリーン端点に対して前記エリアコード化処理部のエ
リアコードによりポリゴン端点のメモリへの書き込みを
決めるスクリーン端点埋込処理部と、前記スクリーン端
点演算部にて算出したスクリーン辺とポリゴン辺との交
点及び内部パターン情報のアドレスを第２ポリゴン端点
メモリに書き込むポリゴン端点埋込処理部と、を備えて
なるクリッピング処理装置。
【請求項２】前記スクリーン端点演算部は、スクリー
ン端点とポリゴンの各辺のＹまたはＸの始点アドレスを
減算してポリゴンの各辺のＸまたはＹの終点アドレスか
ら始点アドレスを減算して第１の値を算出する差分回路
と、ポリゴンの各辺のＸまたはＹの終点アドレスから始
点アドレスを減算して第２の値を算出し、この第２の値
を前記第１の値で除算する微差分演算回路と、Ｙまたは
Ｘの終点アドレスから始点アドレスを減算して第３の値
を算出する差分回路と、前記微差分演算回路の値と第３
の値を乗算し、この値とＸまたはＹの初期値に加算する
演算回路と、内部パターン情報の終点アドレスから始点
アドレスを減算した値を前記微差分演算回路の値と乗算
し、この値と内部パターン情報の初期値に加算する演算
回路と、からなることを特徴とする請求項１に記載のク
リッピング処理装置。
【請求項３】ポリゴンを構成するＸ，Ｙの２端点情報
及び内部パターン情報の各端点情報を格納した第１ポリ
ゴン端点メモリと、前記第１ポリゴン端点メモリからの
２端点情報に基づき各スクリーン端点に対するポリゴン
辺と交差及びスクリーンの内外判断を行うスクリーン辺
発生回路と、このスクリーン辺発生回路からのデータに
基づき各スクリーン端点に対するポリゴン辺と交差する
交点及び交点の内部パターン情報の各端点アドレスを求
める交点演算回路と、この交点演算回路により算出され
たスクリーン端点に対するポリゴン辺と交差する交点の
２端点情報及び内部パターン情報が書き込まれる第２ポ
リゴン端点メモリと、を備えてなるクリッピング処理装
置。
【請求項４】前記交点演算回路は、スクリーン端点と
ポリゴンの各辺のＹまたはＸの始点アドレスを減算して
ポリゴンの各辺のＸまたはＹの終点アドレスから始点ア
ドレスを減算して第１の値を算出する差分回路と、ポリ
ゴンの各辺のＸまたはＹの終点アドレスから始点アドレ
スを減算して第２の値を算出し、この第２の値を前記第
１の値で除算する微差分演算回路と、ＹまたはＸの終点
アドレスから始点アドレスを減算して第３の値を算出す
る差分回路と、前記微差分演算回路の値と第３の値を乗
算し、この値とＸまたはＹの初期値に加算する演算回路
と、内部パターン情報の終点アドレスから始点アドレス
を減算した値を前記微差分演算回路の値と乗算し、この
値と内部パターン情報の初期値に加算する演算回路と、
からなることを特徴とする請求項３に記載のクリッピン
グ処理装置。
【請求項５】前記第１ポリゴン端点メモリからの２端
点情報に基づきポリゴン辺がスクリーン面にかかるか否
か判断する領域判定部を備え、この領域判定部にてスク
リーン面にかかるポリゴン辺を有すると判定されたポリ
ゴンのみスクリーン面と交差する交点の２端点情報及び
内部パターン情報を演算することを特徴とする請求項１
又２に記載のクリッピング処理装置。