JPH0512757B2 - - Google Patents
Info
- Publication number
- JPH0512757B2 JPH0512757B2 JP27178688A JP27178688A JPH0512757B2 JP H0512757 B2 JPH0512757 B2 JP H0512757B2 JP 27178688 A JP27178688 A JP 27178688A JP 27178688 A JP27178688 A JP 27178688A JP H0512757 B2 JPH0512757 B2 JP H0512757B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- multiplier
- circuit
- wave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、三角波を入力して正弦波に著しく近
似した出力波形を得ることが出来る正弦波発生器
に関する。
似した出力波形を得ることが出来る正弦波発生器
に関する。
周知の如く、電子機器における正弦波信号は、
基準周波数信号を発生させる発振回路及びこの基
準信号を入力として波形整形を計る正弦波発生器
によつて得られる。
基準周波数信号を発生させる発振回路及びこの基
準信号を入力として波形整形を計る正弦波発生器
によつて得られる。
そして、かかる波形整形回路として極く一般的
には、折線近似回路が多く用いられるが、このよ
うな回路装置の最大の欠点として、微分ノイズの
発生が懸念される。
には、折線近似回路が多く用いられるが、このよ
うな回路装置の最大の欠点として、微分ノイズの
発生が懸念される。
そこで、このような微分ノイズ発生の懸念がな
い正弦波発生器の一例として、第６図示の回路装
置が知られている。
い正弦波発生器の一例として、第６図示の回路装
置が知られている。
即ち、基準周波数信号Vを入力とする４入力
の掛算器M1及びM2からなる回路装置では、 V0＝1.5715＊V−0.004317＊V3／１＋0.001398＊V
2 で示される回路伝達関数の下で、正弦波出力V0
が現われる。
の掛算器M1及びM2からなる回路装置では、 V0＝1.5715＊V−0.004317＊V3／１＋0.001398＊V
2 で示される回路伝達関数の下で、正弦波出力V0
が現われる。
ところで、従来周知の上記回路構成からなる装
置は、先ず、使用する演算素子が特殊であると共
に回路の構成が比較的複雑であることから、発生
器自体がコスト高となると共に、機能的には前記
伝達関数式から理解されるように、該伝達関数が
３次式（分子）を２次式（分母）で割算した形と
なり、信号処理上、大変不利な割算項（分母）を
含んでいる。
置は、先ず、使用する演算素子が特殊であると共
に回路の構成が比較的複雑であることから、発生
器自体がコスト高となると共に、機能的には前記
伝達関数式から理解されるように、該伝達関数が
３次式（分子）を２次式（分母）で割算した形と
なり、信号処理上、大変不利な割算項（分母）を
含んでいる。
そこで、本発明は、この種の正弦波発生器とし
て比較的簡単な回路構成によるコスト低減化を計
ると共に、機能は素より使用に便利な正弦波発生
器の開発を目的とする。
て比較的簡単な回路構成によるコスト低減化を計
ると共に、機能は素より使用に便利な正弦波発生
器の開発を目的とする。
かかる目的を達成するために、本発明では、三
角波入力を２乗器結線下の第１の掛算器に与え、
該掛算器からの２乗波出力（プラス方向のみの信
号）を直流のバイアスによりマイナス側にシフト
して第２掛算器のＹ入力に与える一方、該第２の
掛算器のＸ入力には前記三角波入力を与えて、正
弦波に近似した３乗波出力を得るように構成して
なる正弦波発生器を提案する。
角波入力を２乗器結線下の第１の掛算器に与え、
該掛算器からの２乗波出力（プラス方向のみの信
号）を直流のバイアスによりマイナス側にシフト
して第２掛算器のＹ入力に与える一方、該第２の
掛算器のＸ入力には前記三角波入力を与えて、正
弦波に近似した３乗波出力を得るように構成して
なる正弦波発生器を提案する。
更に、この正弦波発生器の構成に加算器を附加
して、前記第２の掛算器による３乗波出力と前記
三角波入力とを加算器により処理するように構成
しても良い。
して、前記第２の掛算器による３乗波出力と前記
三角波入力とを加算器により処理するように構成
しても良い。
そして、前記第２の掛算器のＸ入力に同種の第
３の掛算器を介して前記三角波入力を与えるよう
に構成して遅延補償手段として有効である。
３の掛算器を介して前記三角波入力を与えるよう
に構成して遅延補償手段として有効である。
上記構成からなる解決のための手段において、
基準周波数信号として三角波を入力すると、当回
路の伝達関数の近似式 V0≒−（X3−3X） ただし、V0＝正弦波出力、Ｘ＝三角波入力で
現わされるところの前記三角波入力の３乗波出力
が正弦波として得られる。
基準周波数信号として三角波を入力すると、当回
路の伝達関数の近似式 V0≒−（X3−3X） ただし、V0＝正弦波出力、Ｘ＝三角波入力で
現わされるところの前記三角波入力の３乗波出力
が正弦波として得られる。
更に附加される加算器の構成によれば、シフト
電圧の調整下に、該加算器により三角波入力と３
乗波出力とを加算または減算することによつて、
最終的に、V0＝−（X3−3X）の伝達関数となす
ことが可能である。
電圧の調整下に、該加算器により三角波入力と３
乗波出力とを加算または減算することによつて、
最終的に、V0＝−（X3−3X）の伝達関数となす
ことが可能である。
そして、第２の掛算器のＸ入力への信号路に挿
入される第３の掛算器は、ここでは機能的な演算
素子として活用せずに、単に信号の高域伝播遅延
補償路として機能する。
入される第３の掛算器は、ここでは機能的な演算
素子として活用せずに、単に信号の高域伝播遅延
補償路として機能する。
これによつて、該第３の掛算器が特に第１の掛
算器と同種であるとき、前記第２の掛算器に達す
るＸ，Ｙ入力信号の遅延時間を互いに揃えること
が出来る。
算器と同種であるとき、前記第２の掛算器に達す
るＸ，Ｙ入力信号の遅延時間を互いに揃えること
が出来る。
次に、本発明の好ましい実施例を添附図面を参
照して説明する。
照して説明する。
第１図は本発明の一実施例を示す回路構成図で
基準周波数信号としての三角波入力Vを、第１
の掛算器Ａの結線されたＸ，Ｙ入力に接続する一
方で、第２の掛算器ＢのＸ入力にも接続してあ
る。
基準周波数信号としての三角波入力Vを、第１
の掛算器Ａの結線されたＸ，Ｙ入力に接続する一
方で、第２の掛算器ＢのＸ入力にも接続してあ
る。
そして、前記掛算器Ａの出力は定電流源に直列
接続された直流バイアス部（Ｖ shift）に結線
し、そのシフトされた出力を他方の掛算器ＢのＹ
入力に与えるように回路接続してある。その他、
V0は掛算器Ｂの出力を示す。
接続された直流バイアス部（Ｖ shift）に結線
し、そのシフトされた出力を他方の掛算器ＢのＹ
入力に与えるように回路接続してある。その他、
V0は掛算器Ｂの出力を示す。
そこで、かかる構成よりなる実施例回路の三角
波入力Vとして1Vピークの基準三角波を入力
すると、掛算器ＡはそのＸ，Ｙ入力結線により２
乗器として機能し、その出力には振幅1Vピーク
の２乗波（放物線波、同図上の回路要部に示す波
形図参照）が現われる。
波入力Vとして1Vピークの基準三角波を入力
すると、掛算器ＡはそのＸ，Ｙ入力結線により２
乗器として機能し、その出力には振幅1Vピーク
の２乗波（放物線波、同図上の回路要部に示す波
形図参照）が現われる。
この波形出力は直流バイアス部（Ｖ shift）
で、−3Vにシフトされて、掛算器ＢのＹ入力に入
る。同時に該掛算器ＢのＸ入力には三角波入力
Vが入力されているので、その出力V0に３乗
波形が発生する。
で、−3Vにシフトされて、掛算器ＢのＹ入力に入
る。同時に該掛算器ＢのＸ入力には三角波入力
Vが入力されているので、その出力V0に３乗
波形が発生する。
この３乗波形は、正弦波に著しく近似し、精密
にＶ shiftを調整していくと、0.001％以下の歪
率がシフト電圧3.0464808Vにおいて実現する。
そして、当回路の伝達関数は次式の通りである。
にＶ shiftを調整していくと、0.001％以下の歪
率がシフト電圧3.0464808Vにおいて実現する。
そして、当回路の伝達関数は次式の通りである。
V0＝−（V3−Ｖ shift ＊ V）
上記の回路は次の変形した伝達関数で組み立て
られている。
られている。
V0＝−V（V2−Ｖ shift）
このVをＸとおいて、最低歪み率点のＶ
shiftは次式のようになる。
shiftは次式のようになる。
2∫〓/2 0sinX dX−∫1 0X3−Ｖ shiftX dX
上式で、正弦波条件にできるだけ近くになつた
時の値で、3.0464808Vとなる。
時の値で、3.0464808Vとなる。
第５図は当該実施例における作動特性図で、図
上実線で最も好もしい作動状態を示す。
上実線で最も好もしい作動状態を示す。
そして、少々歪み率が高くなつてしまうが、計
算を簡単にするため次式のようにすることもでき
る。
算を簡単にするため次式のようにすることもでき
る。
V0≒−（X3−3X）
第２図及び第３図は夫々本発明の他の実施例を
示す回路構成図で、前記第１図示実施例の構成に
加算器Σをその出力回路に附加してある。
示す回路構成図で、前記第１図示実施例の構成に
加算器Σをその出力回路に附加してある。
即ち、第２図示の実施例によれば、前記掛算器
Ｂの出力を加算器Σの＋端子に与える一方で、三
角波入力Vをその一端子に入れることによつ
て、当回路の伝達関数が、 V0＝−（X3−4X）−Ｘ V0＝−（X3−3X） となる。そして、この場合の入力Ｘに対して４倍
のシフト電圧を与えなければならない。
Ｂの出力を加算器Σの＋端子に与える一方で、三
角波入力Vをその一端子に入れることによつ
て、当回路の伝達関数が、 V0＝−（X3−4X）−Ｘ V0＝−（X3−3X） となる。そして、この場合の入力Ｘに対して４倍
のシフト電圧を与えなければならない。
これに対して、第３図示の実施例では、前記掛
算器Ｂの出力と三角波入力Vの両方がその＋端
子に接続されており、V0＝−（X3−2X）＋Ｘか
ら、やはり最終的には、 V0＝−（X3−3X） の伝達関数になつている。そして、この場合は、
入力に対して２倍のシフト電圧で良い。
算器Ｂの出力と三角波入力Vの両方がその＋端
子に接続されており、V0＝−（X3−2X）＋Ｘか
ら、やはり最終的には、 V0＝−（X3−3X） の伝達関数になつている。そして、この場合は、
入力に対して２倍のシフト電圧で良い。
第４図は本発明の高域特性改善を示す回路構成
図で、前記第１図示実施例の構成に加えて、前記
掛算器ＢのＸ入力信号路に掛算器Ａと同種の今一
つの掛算器Ｃを挿入してある。
図で、前記第１図示実施例の構成に加えて、前記
掛算器ＢのＸ入力信号路に掛算器Ａと同種の今一
つの掛算器Ｃを挿入してある。
ところで、上記第１図示実施例の如く、３乗波
出力で高い周波数の正弦波を発生させる場合、掛
算器ＢのＸ入力には三角波入力Vが直接入力さ
れる他方で、そのＹ入力には２乗器構成の掛算器
Ａ及び直流バイアス・シフトさせた信号が入力さ
れるので、当然に多くの回路素子（トランジスタ
など）を経由して来る該Ｙ入力への信号が先のＸ
入力信号に比べて時間的に遅れることとなる。そ
のために、この両信号の時間差を補償することが
必要となる。
出力で高い周波数の正弦波を発生させる場合、掛
算器ＢのＸ入力には三角波入力Vが直接入力さ
れる他方で、そのＹ入力には２乗器構成の掛算器
Ａ及び直流バイアス・シフトさせた信号が入力さ
れるので、当然に多くの回路素子（トランジスタ
など）を経由して来る該Ｙ入力への信号が先のＸ
入力信号に比べて時間的に遅れることとなる。そ
のために、この両信号の時間差を補償することが
必要となる。
しかし、この種汎用のアナログ４象限掛算器は
ギルバード・セルで構成されることが多いので、
回路装置に組合せ使用するこれ等素子のバラツキ
や温度特性を総合して補償することは簡単には出
来ない。
ギルバード・セルで構成されることが多いので、
回路装置に組合せ使用するこれ等素子のバラツキ
や温度特性を総合して補償することは簡単には出
来ない。
このような状況下において、当該第４図示の実
施例によれば、掛算器ＢのＸ入力に入る信号の経
路を、附加した掛算器Ｃの回路を迂回経路が掛算
器Ａと同じ回路構成であることから、該掛算器Ａ
における温度特性等の各動作条件と同じ条件の下
で掛算器ＢのＸ入力に向かう信号を処理すること
が出来る。
施例によれば、掛算器ＢのＸ入力に入る信号の経
路を、附加した掛算器Ｃの回路を迂回経路が掛算
器Ａと同じ回路構成であることから、該掛算器Ａ
における温度特性等の各動作条件と同じ条件の下
で掛算器ＢのＸ入力に向かう信号を処理すること
が出来る。
このように、本発明発生器によれば、三角波入
力を２乗器結線下の第１の掛算器に与え、該掛算
器からの２乗波出力を直流のバイアスによりマイ
ナス側にシフトして第２掛算器のＹ入力に与える
一方、該第２の掛算器のＸ入力には前記三角波入
力を与えるように構成して、三角波を基準周波数
入力とし、精密にシフトレベルを調整することに
よつて、歪率0.001％以下に出来るシミユーレー
シヨン値0.0000034％をシフト値3.0464808V（入力
Vの略３倍）で、正弦波に実用上支障のない程
度に近似した３乗波出力を得ることが出来、しか
も、その回路構成からレベル変動に対しても過敏
でなくて常に安定動作が期待出来ると共に微分ノ
イズの発生の惧れもない。
力を２乗器結線下の第１の掛算器に与え、該掛算
器からの２乗波出力を直流のバイアスによりマイ
ナス側にシフトして第２掛算器のＹ入力に与える
一方、該第２の掛算器のＸ入力には前記三角波入
力を与えるように構成して、三角波を基準周波数
入力とし、精密にシフトレベルを調整することに
よつて、歪率0.001％以下に出来るシミユーレー
シヨン値0.0000034％をシフト値3.0464808V（入力
Vの略３倍）で、正弦波に実用上支障のない程
度に近似した３乗波出力を得ることが出来、しか
も、その回路構成からレベル変動に対しても過敏
でなくて常に安定動作が期待出来ると共に微分ノ
イズの発生の惧れもない。
更に、加算器を附加することによつて、直流バ
イアスによるシフト電圧が入力の２倍又は４倍か
らなる回路構成が可能であり、又、同種の掛算器
の付加によつて、信号系の時間補償を使用素子間
の面倒な温度特性などを考慮することなく極めて
容易に行うことが出来る等、本発明発生器は実用
に供して極めて有効なるものである。
イアスによるシフト電圧が入力の２倍又は４倍か
らなる回路構成が可能であり、又、同種の掛算器
の付加によつて、信号系の時間補償を使用素子間
の面倒な温度特性などを考慮することなく極めて
容易に行うことが出来る等、本発明発生器は実用
に供して極めて有効なるものである。
なお、第６図示の従来例における正弦波発生回
路の前記伝達関数式を因数分解すると下記のよう
になり、その分母に虚数が現われる。従つて。前
記伝達関数からなる本発明発生器は、この従来装
置とその回路動作機能が大きく異なる。
路の前記伝達関数式を因数分解すると下記のよう
になり、その分母に虚数が現われる。従つて。前
記伝達関数からなる本発明発生器は、この従来装
置とその回路動作機能が大きく異なる。
V0≒1.5715V−0.004317V3／１＋0.001398V
2≒−3.0880V3＋1124.1V／V2＋715.31 ≒−3.0880V（V2−364.0）／V2＋715.31
≒−3.088V（V＋19.1）（V−19.1）／（V＋j26
.75）（V−j26.75） ≒−3.088V（V＋19.0794639）（V−19.0
794639）／（V＋j26.7452348）（V−j26.7452348）
2≒−3.0880V3＋1124.1V／V2＋715.31 ≒−3.0880V（V2−364.0）／V2＋715.31
≒−3.088V（V＋19.1）（V−19.1）／（V＋j26
.75）（V−j26.75） ≒−3.088V（V＋19.0794639）（V−19.0
794639）／（V＋j26.7452348）（V−j26.7452348）
第１図は本発明発生器の一実施例を示す回路構
成図、第２図乃至第４図は夫々本発明発生器の他
の実施例を示す回路構成図、第５図は本発明発生
器における作動状態を示すシミユレーシヨン特性
図、第６図は従来周知の正弦波発生器の一例を示
す回路構成図である。 Ａ，Ｂ及びＣ……掛算器、Σ……加算器、V
……三角波入力、V0……正弦波出力、Ｖ shift
……直流バイアス部。
成図、第２図乃至第４図は夫々本発明発生器の他
の実施例を示す回路構成図、第５図は本発明発生
器における作動状態を示すシミユレーシヨン特性
図、第６図は従来周知の正弦波発生器の一例を示
す回路構成図である。 Ａ，Ｂ及びＣ……掛算器、Σ……加算器、V
……三角波入力、V0……正弦波出力、Ｖ shift
……直流バイアス部。
Claims (1)
- 【特許請求の範囲】 １ 三角波入力を２乗器結線下の第１の掛算器に
与え、該掛算器からの２乗波出力を直流のバイア
スによりマイナス側にシフトして第２掛算器のＹ
入力に与える一方、該第２の掛算器のＸ入力には
前記三角波入力を与えて、正弦波に近似した３乗
波出力を得るように構成してなることを特徴とす
る正弦波発生器。 ２ 更に、前記第２の掛算器による３乗波出力と
前記三角波入力とを加算器により処理してなると
ころの請求項１に記載の正弦波発生器。 ３ 前記第２の掛算器のＸ入力に同種の第３の掛
算器を介して前記三角波入力を与えるところの請
求項１に記載の正弦波発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27178688A JPH02118784A (ja) | 1988-10-27 | 1988-10-27 | 正弦波発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27178688A JPH02118784A (ja) | 1988-10-27 | 1988-10-27 | 正弦波発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02118784A JPH02118784A (ja) | 1990-05-07 |
| JPH0512757B2 true JPH0512757B2 (ja) | 1993-02-18 |
Family
ID=17504830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27178688A Granted JPH02118784A (ja) | 1988-10-27 | 1988-10-27 | 正弦波発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02118784A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9112527B2 (en) * | 2013-07-10 | 2015-08-18 | Texas Instruments Incorporated | Digital-to-analog sinusoidal driver apparatus, systems and methods |
-
1988
- 1988-10-27 JP JP27178688A patent/JPH02118784A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02118784A (ja) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0505751B1 (en) | Logarithmic amplification circuit | |
| SU593678A3 (ru) | Устройство регулировани тембра на высоких частотах | |
| JPH0576202B2 (ja) | ||
| US2924781A (en) | Corrective circuits for amplifiers | |
| JPH0532924B2 (ja) | ||
| JPH02118784A (ja) | 正弦波発生器 | |
| US4599703A (en) | Low frequency AC waveform generator | |
| JPH04245707A (ja) | 歪補償回路 | |
| US3339156A (en) | Amplitude stabilized alternating current generator | |
| US7420430B2 (en) | Method and arrangement for generating an output clock signal with an adjustable phase relation from a plurality of input clock signals | |
| SU1116523A2 (ru) | Многофункциональный генератор | |
| JP3104738B2 (ja) | 搬送波ｐｗｍ形振幅変調装置 | |
| JPH04354407A (ja) | 周波数ディスクリミネータ | |
| JPS5948429B2 (ja) | 演算回路 | |
| JPH025675Y2 (ja) | ||
| RU2022312C1 (ru) | Нелинейное корректирующее устройство | |
| JPS60190018A (ja) | 周波数逓倍回路 | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JP3206773B2 (ja) | ディジタル信号処理型直交変調器 | |
| JPH0454524Y2 (ja) | ||
| JP2711343B2 (ja) | パイロット信号除去回路 | |
| JP2706680B2 (ja) | 擬似正弦波発生器 | |
| JP3129190B2 (ja) | ディジタル変調回路 | |
| JP2874698B2 (ja) | 非直線歪補償装置 | |
| JP3133364B2 (ja) | 二乗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |