JPH05127799A - 入出力ポート回路 - Google Patents
入出力ポート回路Info
- Publication number
- JPH05127799A JPH05127799A JP3288416A JP28841691A JPH05127799A JP H05127799 A JPH05127799 A JP H05127799A JP 3288416 A JP3288416 A JP 3288416A JP 28841691 A JP28841691 A JP 28841691A JP H05127799 A JPH05127799 A JP H05127799A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- port
- register
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 入出力ポートから、あるイベントに同期させ
て１ビットずつタイミングをずらした出力を、ハードウ
ェア上で実現する。 【構成】 複数ビットで構成された入出力ポートの方向
レジスタ２ａに、タイマ４が出力するイベント信号６に
同期して方向レジスタ２ａの内容をサイクリックに順環
させる順環手段１３を設ける。 【効果】 ソフトウェアで行っていた入出力ポートの制
御をハードウェアで実現することにより、プログラムサ
イズの縮小と、ポートの汎用性が高まる。
て１ビットずつタイミングをずらした出力を、ハードウ
ェア上で実現する。 【構成】 複数ビットで構成された入出力ポートの方向
レジスタ２ａに、タイマ４が出力するイベント信号６に
同期して方向レジスタ２ａの内容をサイクリックに順環
させる順環手段１３を設ける。 【効果】 ソフトウェアで行っていた入出力ポートの制
御をハードウェアで実現することにより、プログラムサ
イズの縮小と、ポートの汎用性が高まる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路等に
内蔵する入出力ポートに関するものである。
内蔵する入出力ポートに関するものである。
【０００２】
【従来の技術】図４は、従来の入出力ポート７、９の構
成をブロック図で示したもので、１は外部へ出力する値
または外部から入力したデータを保持するポートレジス
タ、２はポートレジスタ１のデータをビット単位で入力
するか出力するかを設定できる方向レジスタ、３は外部
回路とつながる入出力端子を示す。図５は、従来の入出
力ポートを用いたキーマトリクスの回路を示し、７、９
は図４に示したような入出力ポート、７ａ、７ｂ、７
ｃ、７ｄ、９ａ、９ｂ、９ｃ、９ｄは７、９に対応する
入出力端子、８ａ、８ｂ、８ｃ、８ｄは入出力端子７
ａ、７ｂ、７ｃ、７ｄからの配線、１０はキーマトリク
ス、１０ａ、１０ｂ、１０ｃ、１０ｄは配線８ａ上のキ
ー、１１は電源、１２はプルアップ抵抗を示す。
成をブロック図で示したもので、１は外部へ出力する値
または外部から入力したデータを保持するポートレジス
タ、２はポートレジスタ１のデータをビット単位で入力
するか出力するかを設定できる方向レジスタ、３は外部
回路とつながる入出力端子を示す。図５は、従来の入出
力ポートを用いたキーマトリクスの回路を示し、７、９
は図４に示したような入出力ポート、７ａ、７ｂ、７
ｃ、７ｄ、９ａ、９ｂ、９ｃ、９ｄは７、９に対応する
入出力端子、８ａ、８ｂ、８ｃ、８ｄは入出力端子７
ａ、７ｂ、７ｃ、７ｄからの配線、１０はキーマトリク
ス、１０ａ、１０ｂ、１０ｃ、１０ｄは配線８ａ上のキ
ー、１１は電源、１２はプルアップ抵抗を示す。
【０００３】従来の入出力ポートでのマトリクスを用い
たキースキャンでは、あらかじめ入出力端子７ａ、７
ｂ、７ｃ、７ｄのポートレジスタに“００００B ”を書
き込んでおき、ソフトウェアにおいてキースキャンのタ
イミングを生成し、最初のタイミングで入出力ポート７
の方向レジスタによって７ａを出力、７ｂ、７ｃ、７ｄ
を入力に設定することにより、配線８ａ上を“０”に
し、８ｂ、８ｃ、８ｄをフローティング状態とし、さら
に、入出力ポート９の方向レジスタによって９ａ、９
ｂ、９ｃ、９ｄを入力に設定することにより、配線８ａ
上のキー１０ａ、１０ｂ、１０ｃ、１０ｄの状態を入出
力ポート９で読む。ここで、キーが押されているライン
は、データが電源１１から配線８ａを通り、入出力端子
７ａの“０”に引き込まれて入出力ポート９上のデータ
が“０”になる。一方、キーが押されていないラインは
配線８ａと断線しているために、データが電源１１から
直接入出力ポート９に入り、入出力ポート９上のデータ
が“１”となる。以上のような原理で、入出力ポート９
のデータを読むことにより、配線８ａ上のキー１０ａ、
１０ｂ、１０ｃ、１０ｄの状態を知ることができる。次
のキースキャンのタイミングで、ソフトウェアにより方
向レジスタ７を１ビット左に回転させ、７ｂを出力、７
ａ、７ｃ、７ｄを入力とする。以下同様に、配線８ｂ上
のキーの状態を知ることができる。この操作を繰り返す
ことにより、全てのキーの状態を知ることができる。
たキースキャンでは、あらかじめ入出力端子７ａ、７
ｂ、７ｃ、７ｄのポートレジスタに“００００B ”を書
き込んでおき、ソフトウェアにおいてキースキャンのタ
イミングを生成し、最初のタイミングで入出力ポート７
の方向レジスタによって７ａを出力、７ｂ、７ｃ、７ｄ
を入力に設定することにより、配線８ａ上を“０”に
し、８ｂ、８ｃ、８ｄをフローティング状態とし、さら
に、入出力ポート９の方向レジスタによって９ａ、９
ｂ、９ｃ、９ｄを入力に設定することにより、配線８ａ
上のキー１０ａ、１０ｂ、１０ｃ、１０ｄの状態を入出
力ポート９で読む。ここで、キーが押されているライン
は、データが電源１１から配線８ａを通り、入出力端子
７ａの“０”に引き込まれて入出力ポート９上のデータ
が“０”になる。一方、キーが押されていないラインは
配線８ａと断線しているために、データが電源１１から
直接入出力ポート９に入り、入出力ポート９上のデータ
が“１”となる。以上のような原理で、入出力ポート９
のデータを読むことにより、配線８ａ上のキー１０ａ、
１０ｂ、１０ｃ、１０ｄの状態を知ることができる。次
のキースキャンのタイミングで、ソフトウェアにより方
向レジスタ７を１ビット左に回転させ、７ｂを出力、７
ａ、７ｃ、７ｄを入力とする。以下同様に、配線８ｂ上
のキーの状態を知ることができる。この操作を繰り返す
ことにより、全てのキーの状態を知ることができる。
【０００４】
【発明が解決しようとする課題】従来のキーマトリクス
を用いたキースキャンでは、ソフトウェアにおいてキー
スキャンのタイミングを生成し、割り込みを発生させ、
その都度、方向レジスタ７の内容を回転する必要があっ
た。
を用いたキースキャンでは、ソフトウェアにおいてキー
スキャンのタイミングを生成し、割り込みを発生させ、
その都度、方向レジスタ７の内容を回転する必要があっ
た。
【０００５】この発明はこのような問題点を解決するた
めになされたもので、複数の入出力ポートから、１ビッ
トずつ出力を行う動作を、ハードウェアで実現すること
を目的とする。
めになされたもので、複数の入出力ポートから、１ビッ
トずつ出力を行う動作を、ハードウェアで実現すること
を目的とする。
【０００６】
【課題を解決するための手段】この発明に係わる入出力
ポート回路は、入出力ポートの方向レジスタまたはポー
トレジスタの内容をサイクリックに順環させる順環手段
（変更手段の一例）と、その順環のタイミングを指定す
るイベント信号を発生するタイマを備えており、イベン
ト信号と同期してレジスタの内容が変更できるようにし
たものである。
ポート回路は、入出力ポートの方向レジスタまたはポー
トレジスタの内容をサイクリックに順環させる順環手段
（変更手段の一例）と、その順環のタイミングを指定す
るイベント信号を発生するタイマを備えており、イベン
ト信号と同期してレジスタの内容が変更できるようにし
たものである。
【０００７】
【作用】この発明における入出力ポート回路は、順環手
段がタイマの発生するイベント信号に同期して入出力ポ
ートの方向レジスタまたはポートレジスタの内容を順環
させることにより、ハードウェアを用いて、ポートレジ
スタの内容をイベント信号に従い１ポートずつタイミン
グをずらして出力することができ、ソフトウェアでの負
荷を軽減することができる。
段がタイマの発生するイベント信号に同期して入出力ポ
ートの方向レジスタまたはポートレジスタの内容を順環
させることにより、ハードウェアを用いて、ポートレジ
スタの内容をイベント信号に従い１ポートずつタイミン
グをずらして出力することができ、ソフトウェアでの負
荷を軽減することができる。
【０００８】
実施例１．以下、図面に基づきこの発明の実施例を詳細
に説明する。図１はこの発明による回路構成を示すブロ
ック図である。図１において、１は外部へ出力する値ま
たは外部から入力したデータを保持するポートレジス
タ、２ａは１ビット単位で設定が可能な入出力ポートの
方向レジスタ、１３は、内部イベントに同期して図２の
ように方向レジスタ２ａの内容を左に回転させる順環手
段（変更手段の一例）、３は入出力端子、４は内部でイ
ベントを作成するためのタイマ、５はタイマ４のイベン
トの周期を指定するデータを保持するリロードレジス
タ、６はタイマ４により出力されたイベント信号を示
す。
に説明する。図１はこの発明による回路構成を示すブロ
ック図である。図１において、１は外部へ出力する値ま
たは外部から入力したデータを保持するポートレジス
タ、２ａは１ビット単位で設定が可能な入出力ポートの
方向レジスタ、１３は、内部イベントに同期して図２の
ように方向レジスタ２ａの内容を左に回転させる順環手
段（変更手段の一例）、３は入出力端子、４は内部でイ
ベントを作成するためのタイマ、５はタイマ４のイベン
トの周期を指定するデータを保持するリロードレジス
タ、６はタイマ４により出力されたイベント信号を示
す。
【０００９】このような回路構成をもつ入出力ポートで
のマトリクスを用いたキースキャンでは、まず、ソフト
ウェアによってイベントの周期をリロードレジスタに設
定する。タイマ４は、このリロードレジスタ４の周期に
基づいてイベント信号６を出力する。タイマ４で生成さ
れるイベント信号６に同期して順環手段１３は方向レジ
スタ２ａの内容が１ビットずつ左に回転する。ここであ
らかじめ方向レジスタ２ａの各ビットに“０００１
B ”、ポートレジスタ１に“００００B ”を書き込んで
おくことにより、まず図５の端子７ａからのみ“０”が
出力される。このとき、従来技術と同様の原理で入出力
ポート９の値を読むことにより配線８ａ上のキー状態を
知ることができる。次にイベントが発生すると、方向レ
ジスタ２ａの内容が１ビット左に回転されて“００１０
B ”となり、端子７ｂからのみ“０”が出力され、入出
力ポート９の値から配線８ｂ上のキー状態を知ることが
できる。さらに、このあとイベントが発生しつづける
と、２ａが“０１００B ”、“１０００B ”、“０００
１B ”とイベントの発生に同期して順次２ａの内容が回
転され、従来ソフトウェアで行っていたマトリクスを用
いたキースキャンの動作が、ハードウェアにおいて実現
することができる。
のマトリクスを用いたキースキャンでは、まず、ソフト
ウェアによってイベントの周期をリロードレジスタに設
定する。タイマ４は、このリロードレジスタ４の周期に
基づいてイベント信号６を出力する。タイマ４で生成さ
れるイベント信号６に同期して順環手段１３は方向レジ
スタ２ａの内容が１ビットずつ左に回転する。ここであ
らかじめ方向レジスタ２ａの各ビットに“０００１
B ”、ポートレジスタ１に“００００B ”を書き込んで
おくことにより、まず図５の端子７ａからのみ“０”が
出力される。このとき、従来技術と同様の原理で入出力
ポート９の値を読むことにより配線８ａ上のキー状態を
知ることができる。次にイベントが発生すると、方向レ
ジスタ２ａの内容が１ビット左に回転されて“００１０
B ”となり、端子７ｂからのみ“０”が出力され、入出
力ポート９の値から配線８ｂ上のキー状態を知ることが
できる。さらに、このあとイベントが発生しつづける
と、２ａが“０１００B ”、“１０００B ”、“０００
１B ”とイベントの発生に同期して順次２ａの内容が回
転され、従来ソフトウェアで行っていたマトリクスを用
いたキースキャンの動作が、ハードウェアにおいて実現
することができる。
【００１０】実施例２．ところで、これまで述べた実施
例においては、入出力ポート７で出力されていない端子
及び配線上は、入出力ポート９側から見てフローティン
グ状態にある。図３は、このような状態を回避したい場
合の一変形例で、回転機能を持ったレジスタを方向レジ
スタではなく、ポートレジスタに置き換えた入出力ポー
トの構成を示したブロック図である。
例においては、入出力ポート７で出力されていない端子
及び配線上は、入出力ポート９側から見てフローティン
グ状態にある。図３は、このような状態を回避したい場
合の一変形例で、回転機能を持ったレジスタを方向レジ
スタではなく、ポートレジスタに置き換えた入出力ポー
トの構成を示したブロック図である。
【００１１】図３で１３は内部イベントに同期してポー
トレジスタ１ａの内容を左に回転する機能を持ったポー
トレジスタ、２はポートレジスタ１ａに対応するポート
の方向レジスタを示す。この場合、まず方向レジスタの
各ビットに“１１１１B ”、ポートレジスタに“１１１
０B ”を設定し、あらかじめリロードレジスタに書き込
んでおいた値からタイマ４が発生させたイベント信号６
により順環手段１３が、ポートレジスタ１ａの内容を順
次左に回転させると、入出力ポート７からの出力は、
“１１１０B ”、“１１０１B ”、“１０１１B ”、
“０１１１B ”となり、“０”をイベントに同期させて
１ビットずつ出力することから、前者と同様の機能が実
現できる。
トレジスタ１ａの内容を左に回転する機能を持ったポー
トレジスタ、２はポートレジスタ１ａに対応するポート
の方向レジスタを示す。この場合、まず方向レジスタの
各ビットに“１１１１B ”、ポートレジスタに“１１１
０B ”を設定し、あらかじめリロードレジスタに書き込
んでおいた値からタイマ４が発生させたイベント信号６
により順環手段１３が、ポートレジスタ１ａの内容を順
次左に回転させると、入出力ポート７からの出力は、
“１１１０B ”、“１１０１B ”、“１０１１B ”、
“０１１１B ”となり、“０”をイベントに同期させて
１ビットずつ出力することから、前者と同様の機能が実
現できる。
【００１２】実施例３．以上、これまで述べてきた実施
例においてキーマトリクスについて示したが、これは、
あるイベントに同期させて複数のポートからひとつのポ
ートの出力を必要とする入出力ポートであれば、どのよ
うな用途であっても構わない。
例においてキーマトリクスについて示したが、これは、
あるイベントに同期させて複数のポートからひとつのポ
ートの出力を必要とする入出力ポートであれば、どのよ
うな用途であっても構わない。
【００１３】実施例４．なお、これまで述べてきた実施
例において、回転機能付きレジスタ１ａ、２ａの回転方
向は、左でなくても構わない。また、順環する場合に限
る必要もなく、ひとつおき、ふたつおき等に変更させて
もよい。また、その他の所定の規則に従って変更する場
合でもよい。
例において、回転機能付きレジスタ１ａ、２ａの回転方
向は、左でなくても構わない。また、順環する場合に限
る必要もなく、ひとつおき、ふたつおき等に変更させて
もよい。また、その他の所定の規則に従って変更する場
合でもよい。
【００１４】実施例５．また、これまで述べてきた実施
例では４ビットで説明したが、複数であれば何ビットで
あっても構わない。
例では４ビットで説明したが、複数であれば何ビットで
あっても構わない。
【００１５】実施例６．イベントの取り込み先について
も内部に限らず外部からでもよく、この場合、内部にタ
イマ及びリロードレジスタを設ける必要は特にない。
も内部に限らず外部からでもよく、この場合、内部にタ
イマ及びリロードレジスタを設ける必要は特にない。
【００１６】実施例７．入出力ポート７から出力するデ
ータも用途によっては、ソフトウェアで設定を変えるこ
とにより、自由に選ぶことができる。また、そのデータ
もビット単位のものでなくてもよく、バイト単位、ワー
ド単位等の所定の単位情報を扱う場合でもかまわない。
ータも用途によっては、ソフトウェアで設定を変えるこ
とにより、自由に選ぶことができる。また、そのデータ
もビット単位のものでなくてもよく、バイト単位、ワー
ド単位等の所定の単位情報を扱う場合でもかまわない。
【００１７】
【発明の効果】以上のように、この発明によれば、ソフ
トウェアで行っていた単位情報毎にタイミングをずらし
たポート出力を、ハードウェア上で実現したので、プロ
グラムサイズの縮小を図ることができ、また、ポートの
汎用性も高まるという効果がある。
トウェアで行っていた単位情報毎にタイミングをずらし
たポート出力を、ハードウェア上で実現したので、プロ
グラムサイズの縮小を図ることができ、また、ポートの
汎用性も高まるという効果がある。
【図１】この発明の一実施例による入出力ポートの構成
を示したブロック図である。
を示したブロック図である。
【図２】この発明で用いる左回転機能付きレジスタの動
作を示した図である。
作を示した図である。
【図３】この発明の変形例による入出力ポートの構成を
示したブロック図である。
示したブロック図である。
【図４】従来の一般的な入出力ポートの構成を示したブ
ロック図である。
ロック図である。
【図５】従来のマトリクスを用いたキースキャンの回路
図である。
図である。
１ ポートレジスタ １ａ 回転機能付きポートレジスタ ２ 方向レジスタ ２ａ 回転機能付き方向レジスタ ３ 入出力端子 ４ タイマ ５ リロードレジスタ ６ イベント信号 ７ 入出力ポート ７ａ、７ｂ、７ｃ、７ｄ 入出力端子 ８ａ、８ｂ、８ｃ、８ｄ ７ａ、７ｂ、７ｃ、７ｄから
の配線 ９ 入出力ポート ９ａ、９ｂ、９ｃ、９ｄ 入出力端子 １０ キーマトリクス １１ 電源 １２ プルアップ抵抗 １３ 順環手段
の配線 ９ 入出力ポート ９ａ、９ｂ、９ｃ、９ｄ 入出力端子 １０ キーマトリクス １１ 電源 １２ プルアップ抵抗 １３ 順環手段
Claims (1)
- 【請求項１】 以下の要素を有する入出力ポート回路 （ａ）複数の単位情報を保持できるポートレジスタ、 （ｂ）上記ポートレジスタの各単位情報を少なくとも入
力として使用するか出力として使用するかを各単位情報
ごとに指定できる方向レジスタ、 （ｃ）所定のタイミングでイベント信号を出力するタイ
マ、 （ｄ）イベント信号に基づき、少なくとも、上記ポート
レジスタと方向レジスタのいずれか一方の内容を所定の
規則に基づいて変更する変更手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288416A JPH05127799A (ja) | 1991-11-05 | 1991-11-05 | 入出力ポート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288416A JPH05127799A (ja) | 1991-11-05 | 1991-11-05 | 入出力ポート回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05127799A true JPH05127799A (ja) | 1993-05-25 |
Family
ID=17729934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3288416A Pending JPH05127799A (ja) | 1991-11-05 | 1991-11-05 | 入出力ポート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05127799A (ja) |
-
1991
- 1991-11-05 JP JP3288416A patent/JPH05127799A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02113381A (ja) | マイクロプロセッサ | |
| JP2840320B2 (ja) | 半導体記憶装置 | |
| KR900008303B1 (ko) | 기억회로 | |
| US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
| US5201058A (en) | Control system for transferring vector data without waiting for transfer end of the previous vector data | |
| US4641278A (en) | Memory device with a register interchange function | |
| JPH05127799A (ja) | 入出力ポート回路 | |
| US5499383A (en) | DMA control device controlling sequential storage of data | |
| US6567884B1 (en) | Endian-controlled counter for synchronous ports with bus matching | |
| JP2692469B2 (ja) | データ制御装置 | |
| JPS61149989A (ja) | 半導体記憶装置 | |
| JP2922963B2 (ja) | シーケンスコントローラ | |
| JPH0661076B2 (ja) | デ−タ転送装置 | |
| JP3057749B2 (ja) | 入出力ポート | |
| JPH0561804A (ja) | マイクロコンピユータ | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPS63276915A (ja) | タイミング信号発生回路 | |
| JPS59146493A (ja) | 連想記憶装置 | |
| JPS61217995A (ja) | 連想記憶装置 | |
| JPH01103755A (ja) | データ転送装置 | |
| JPH025186A (ja) | データ転送装置 | |
| JPH03198143A (ja) | バス・インターフェイス装置およびリード・モディファイ・ライト制御方式 | |
| JPH0234040A (ja) | パラレルシリアル変換回路 | |
| JPH01191393A (ja) | デュアルポートメモリ | |
| JPS6273361A (ja) | ダイレクトメモリアクセス制御装置 |