JPH05128081A - ニユ―ロンの結合方法及びニユ―ラルネツトワ―ク - Google Patents

Abstract

(57)【要約】 【目的】 成熟した技術のみにより、入力端子とニュー
ロンとの間又はニューロン同士の間を全て並列に接続す
る。 【構成】 入力端子あるいは一のニューロン１０の出力
に接続されたコイル１３又はコンデンサ又は共振回路
と、他のニューロン１１の入力に接続されたコイル１４
又はコンデンサ又は共振回路とを、互いに磁気又は電界
又は電磁気もしくは他の共振回路を介して結合する如く
配置し、磁気誘導作用又は電界誘導作用又は電磁誘導作
用を利用して、入力端子あるいは一のニューロン１０の
信号に対応した信号をニューロン１１に入力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ニューラルネットワー
クを構成するニューロンの結合方法及びニューラルネッ
トワークそれ自体に関するものである。

【０００２】

【従来の技術】従来より、逐次処理方式のノイマン型コ
ンピュータが不得手とするパターン認識や連想記憶等の
数学的にランダムな問題を処理する装置として、人間の
脳の情報処理様式を規範とするニューラルネットワーク
（コンピュータ）が提案されている。

【０００３】図２はニューラルネットワークの基本単位
であるニューロンを示すもので、ニューロン１はｎ個の
入力信号ｘ₁ ，ｘ₂ ，……ｘ_i ，……ｘ_n に対してそれ
ぞれシナプス結合荷重ｗ₁ ，ｗ₂ ，……ｗ_i ，……ｗ_n
を乗じてその総和を取り、これに固有の閾値ｈを加え、
さらにこれを非線形関数に通すことにより出力信号ｙを
得る如くなっており、下記式で近似される。

【０００４】 ｙ＝ｆ（Σｗ_i ｘ_i ＋ｈ） …… (1) ここで、シナプス結合荷重ｗ_i が正の場合は興奮性のシ
ナプス結合に、また、負の場合は抑制性のシナプス結合
に対応する。

【０００５】前記ニューロンを数式でモデル化し、シュ
ミレーションを行なう場合には非線形関数として下記式
に示すシグモイド関数を使用する。

【０００６】 ｆ(x) ＝１／｛１＋ exp（−ｘ）｝ …… (2) 図３は前記ニューロンの機能をブロック的に示したもの
で、各入力信号ｘ_iに対してシナプス結合荷重ｗ_i を乗
じてその総和を取る積和演算部２と、該総和に固有の閾
値ｈを加え、非線形関数に通す非線形演算部３とを備え
ている。なお、シナプス結合荷重ｗ_i の値はこれを制御
する学習機能部（図示せず）により、バックプロパゲー
ション等の手法を用いて決定される。

【０００７】図４はニューラルネットワークの一例を示
すもので、図中、４₁ ，４₂ ，……４_i ，……４_l は入
力端子、５₁ ，５₂ ，……５_j ，……５_m は一段目のニ
ューロン、６₁ ，６₂ ，……６_k ，……６_n は二段目の
ニューロン、７₁ ，７₂ ，……７_k ，……７_n は出力端
子である。

【０００８】前記入力端子４₁ ，４₂ ，……４_i ，……
４_l にはｌ個の入力信号ａ₁ ，ａ₂ ，……ａ_i ，……ａ
_l がそれぞれ入力されているが、これらはそれぞれｍ個
のニューロン５₁ ，５₂ ，……５_j ，……５_m に分配し
て入力される。各ニューロン５₁ ，５₂ ，……５_j ，…
…５_m はそれぞれ前述した積和演算及び非線形演算処理
を行なう。さらに、各ニューロン５₁ ，５₂ ，……
５_j ，……５_m の出力信号はそれぞれｎ個のニューロン
６₁ ，６₂ ，……６_k ，……６_n に分配して入力され
る。各ニューロン６₁ ，６₂ ，……６_k ，……６_n もそ
れぞれ前述した積和演算及び非線形演算処理を行ない、
その各出力信号ｂ₁ ，ｂ₂ ，……ｂ_k ，……ｂ_n はそれ
ぞれｎ個の出力端子７₁ ，７₂ ，……７_k ，……７_n よ
り出力される。

【０００９】なお、各ニューロン５₁ 〜５_m 及び６₁〜
６_n におけるシナプス結合荷重の値は、前記同様にこれ
を制御する学習機能部（図示せず）により、予め出力信
号ｂ₁ 〜ｂ_n が既知な入力信号ａ₁ 〜ａ_l を入力した時
に該出力信号ｂ₁ 〜ｂ_n から、バックプロパゲーション
等の手法を用いて修正を行ない、これを入力信号と出力
信号の複数の組合わせについて適当な回数繰返すことに
よって決定される。

【００１０】前述したニューラルネットワークでは学習
機能部における学習によって自ら正しい出力信号が得ら
れる如く構成（組織化）するため、入力信号ａ₁ 〜ａ_l
から出力信号ｂ₁ 〜ｂ_n を得るためのアルゴリズムやプ
ログラムが不要であり、また、多量のデータを並列的に
同時処理できるため、パターン認識や連想記憶等の数学
的にランダムな問題を高速に処理できるという特徴があ
る。

【００１１】ところで、前述したニューラルネットワー
クの性能はニューロンの数に依存し、該ニューロンの数
が多くなるほど性能が向上するが、同時に入力端子とニ
ューロンとの間及びニューロン同士の間の結合数も増大
する。一般に、ニューロンの数がｎ倍に増加するとその
結合数はｎの二乗のオーダーで増加する。

【００１２】現在、確立されている集積回路技術は２次
元平面上に限られており、積層（交差）可能なパターン
数に限界があるため、図４に示すようなニューラルネッ
トワークをそのまま集積回路で実現しようとすると、ニ
ューロンの数が著しく制限されてしまうという問題があ
った。

【００１３】これまで試作されたニューラルネットワー
クとしては、入力端子とニューロンとの間及びニューロ
ン同士の間の結合を構成するパターンを複数の入力端子
又はニューロンで時分割的に共有するようにして実際の
結合数を削減したものがあった。また、他のニューラル
ネットワークとしては、発光素子、受光素子、光ファイ
バ及び空間光変調器等を利用し、空間的な結合を可能と
する光信号を用いて入力端子とニューロンとの間及びニ
ューロン同士の間を結合するとともに結合荷重を変える
ようになしたものがあった。

【００１４】

【発明が解決しようとする課題】しかしながら、前者の
場合は完全な並列処理が不可能であり、また、後者の場
合は技術的に未成熟で装置の小形化等が困難であるとと
もに結合荷重を学習結果に従って連続的に変化させるこ
とが困難であり、いずれもニューラルネットワークの本
来の特徴が損なわれてしまうという欠点があった。

【００１５】本発明は前記問題点に鑑み、成熟した技術
を用いて装置全体を大型化させることなく、入力端子と
ニューロンとの間又はニューロン同士の間を全て並列に
結合し得るニューロンの結合方法及びニューラルネット
ワークを提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明では前記目的を達
成するため、請求項１として、入力端子とニューロンと
の間又はニューロン同士の間を磁界又は電界あるいは電
磁界を介して結合するようになしたニューロンの結合方
法、請求項２として、入力端子とニューロンとの間又は
ニューロン同士の間を磁界又は電界あるいは電磁界を介
して結合する素子もしくは回路を用いて結合したニュー
ラルネットワーク、請求項３として、磁界を介して結合
する素子として、磁気的に結合する少なくとも２つのイ
ンダクタンス素子を用いた請求項２記載のニューラルネ
ットワーク、請求項４として、インダクタンス素子とし
てコイルを用いた請求項３記載のニューラルネットワー
クと、請求項５として、インダクタンス素子として磁気
抵抗素子を用いた請求項３又は４記載のニューラルネッ
トワーク、請求項６として、電界を介して結合する素子
として、少なくとも１つのコンデンサを用いた請求項２
記載のニューラルネットワーク、請求項７として、電磁
界を介して結合する回路として、少なくとも１つの共振
回路を用いた請求項２記載のニューラルネットワーク、
請求項８として、複数の入力端子又は複数のニューロン
の出力を互いに磁気的に結合する複数のコイルにそれぞ
れ接続し、該複数のコイルと磁気的に結合する他のコイ
ルに他のニューロンの入力を接続したニューラルネット
ワーク、請求項９として、複数の入力端子又は複数のニ
ューロンの出力をそれぞれ多数のコイルに接続し、該各
複数の入力端子又は各複数のニューロンの出力に対応し
た多数のコイルのうちのそれぞれ異なる一つのみと共通
に磁気的に結合する多数の他のコイルに多数の他のニュ
ーロンの入力をそれぞれ接続したニューラルネットワー
ク、請求項１０として、コイルの一部又は全部を共振回
路に置換えた請求項８又は９記載のニューラルネットワ
ーク、請求項１１として、コイル又は共振回路と直列あ
るいは並列にこれとともにもしくは単独でシナプス結合
荷重を構成するインピーダンス素子を接続した請求項８
乃至１０いずれか記載のニューラルネットワーク、請求
項１２として、インピーダンス素子のインピーダンスを
変えることによりシナプス結合荷重を変えるようになし
た請求項１１記載のニューラルネットワーク、請求項１
３として、コイルとコンデンサからなる共振回路の共振
現象により、それに近接する他の２つのコイルが電磁気
的に結合されることを利用したニューラルネットワー
ク、請求項１４として、複数の細長いループコイルを並
設してなる第１のループコイル群と、これに交差する複
数の細長いループコイルを並設してなる第２のループコ
イル群とを有し、第１のループコイル群と第２のループ
コイル群との交点に独立した共振回路をそれぞれ設けた
請求項１３記載のニューラルネットワーク、請求項１５
として、第１のループコイル群の各ループコイルを、互
いに巻回方向が逆の２つの細長いループコイルを１組と
するループコイルで構成した請求項１４記載のニューラ
ルネットワーク、請求項１６として、共振回路に抵抗素
子を接続した請求項１３乃至１５いずれか記載のニュー
ラルネットワークを提案する。

【００１７】

【作用】請求項１によれば、入力端子とニューロンとの
間又はニューロン同士の間を磁界又は電界あるいは電磁
界を介して結合するようになしたため、多数の入力端子
とニューロンとの間又は多数のニューロン同士の間を成
熟した技術により空間的に結合する、即ち互いに全て並
列に結合することが可能となる。

【００１８】請求項２によれば、入力端子とニューロン
との間又はニューロン同士の間を磁界又は電界あるいは
電磁界を介して結合する素子もしくは回路を用いて結合
したため、多数の入力端子とニューロンとの間又は多数
のニューロン同士の間を成熟した技術により空間的に結
合した、即ち互いに並列に結合したニューラルネットワ
ークが構成される。

【００１９】請求項３によれば、磁界を介して結合する
素子として、磁気的に結合する少なくとも２つのインダ
クタンス素子を用いたため、回路の設計等が容易とな
る。

【００２０】請求項４によれば、インダクタンス素子と
してコイルを用いたため、入力端子とニューロン又はニ
ューロン同士の間の結合が安価に且つ少ないスペースで
構成される。

【００２１】請求項５によれば、インダクタンス素子と
して磁気抵抗素子を用いたため、交流磁界の外、直流磁
界を介して結合することができる。

【００２２】請求項６によれば、電界を介して結合する
素子として、少なくとも１つのコンデンサを用いたた
め、回路の設計等が容易になり、入力端子とニューロン
又はニューロン同士の間の結合が安価に且つ少ないスペ
ースで構成されるとともに、交流電界の外、直流電界を
介して結合することができる。

【００２３】請求項７によれば、電磁界を介して結合す
る回路として、少なくとも１つの共振回路を用いたた
め、入力端子とニューロン又はニューロン同士の間を空
間的にしかも効率良く結合することができる。

【００２４】請求項８によれば、複数の入力端子又は複
数のニューロンの出力を互いに磁気的に結合する複数の
コイルにそれぞれ接続し、該複数のコイルと磁気的に結
合する他のコイルに他のニューロンの入力を接続したた
め、複数の入力端子又は複数のニューロンと他のニュー
ロンとの間を互いに並列に結合することができる。

【００２５】請求項９によれば、複数の入力端子又は複
数のニューロンの出力をそれぞれ多数のコイルに接続
し、該各複数の入力端子又は各複数のニューロンの出力
に対応した多数のコイルのうちのそれぞれ異なる一つの
みと共通に磁気的に結合する多数の他のコイルに多数の
他のニューロンの入力をそれぞれ接続したため、複数の
入力端子又は複数のニューロンと多数の他のニューロン
との間を全て互いに並列に結合することができる。

【００２６】請求項１０によれば、コイルの一部又は全
部を共振回路に置換えたため、複数の入力端子又は複数
のニューロンと他のニューロンとの間や複数の入力端子
又は複数のニューロンと多数の他のニューロンとの間を
全て互いに並列にしかも効率良く結合することができ
る。

【００２７】請求項１１によれば、コイル又は共振回路
と直列あるいは並列にこれとともにもしくは単独でシナ
プス結合荷重を構成するインピーダンス素子を接続した
ため、複数の入力端子又は複数のニューロンと他のニュ
ーロンとの間や複数の入力端子又は複数のニューロンと
多数の他のニューロンとの間を結合できるとともに、他
のニューロン又は多数の他のニューロンにおける積和演
算を行なうことができる。

【００２８】請求項１２によれば、インピーダンス素子
のインピーダンスを変えることによりシナプス結合荷重
を変えるようになしたため、他のニューロン又は多数の
他のニューロンにおける積和演算を制御性良く行なうこ
とができる。

【００２９】請求項１３によれば、コイルとコンデンサ
からなる共振回路の共振現象により、それに近接する他
の２つのコイルが電磁気的に結合されることを利用した
ため、２つのコイル間の結合を強くすることができる。

【００３０】請求項１４によれば、複数の細長いループ
コイルを並設してなる第１のループコイル群と、これに
交差する複数の細長いループコイルを並設してなる第２
のループコイル群とを有し、第１のループコイル群と第
２のループコイル群との交点に独立した共振回路をそれ
ぞれ設けたため、第１のループコイル群は複数のシプナ
スの入力として共通に使用でき、また、第２のループコ
イル群は複数のシナプスからの積和演算を行なうように
動作させることができる。

【００３１】請求項１５によれば、第１のループコイル
群の各ループコイルを、互いに巻回方向が逆の２つの細
長いループコイルを１組とするループコイルで構成した
ため、第１のループコイル群の各ループコイルに対応す
る２つの共振回路を通る磁束の向きが互いに逆となり、
第２のループコイル群の各ループコイル全体では磁束が
打ち消し合うことになり、従って、これらの２つの共振
回路のＱを調節することによりシナプス結合荷重をプラ
ス又はマイナスのいずれにも設定することができる。

【００３２】請求項１６によれば、共振回路に抵抗素子
を接続したため、該抵抗素子の値によって共振回路のＱ
を変えることができ、シナプスの結合荷重を調節するこ
とができる。

【００３３】

【実施例】図１は本発明の第１の実施例を示すもので、
ここでは交流磁界を用いて結合する例を示す。図中、１
０，１１はニューロン、１２は交流電流源、１３，１４
はコイルである。

【００３４】前記交流電流源１２の出力電流はニューロ
ン１０の出力により制御される。コイル１３及び１４は
交流電流源１２及びニューロン１１の入力にそれぞれ接
続されるとともに、互いに磁気的に結合する如く配置さ
れる。

【００３５】前記構成によれば、ニューロン１０の出力
値に対応した交流電流が交流電流源１２よりコイル１３
に流れ、交流磁界が発生する。該交流磁界はコイル１４
にニューロン１０の出力値に比例した誘導電圧を発生さ
せ、該電圧はニューロン１１に入力される。

【００３６】図５は本発明の第２の実施例を示すもの
で、ここでは直流磁界を用いて結合する例を示す。図
中、１０，１１はニューロン、１３はコイル、１５は直
流電流源、１６は磁気抵抗素子、１７は定電圧源、１８
は抵抗である。

【００３７】前記直流電流源１５の出力電流はニューロ
ン１０の出力により制御される。コイル１３は直流電流
源１５に接続される。磁気抵抗素子１６の一端は定電圧
源１７に接続され、また、他端は抵抗を介して接地され
るとともにニューロン１１の入力に接続される。また、
コイル１３及び磁気抵抗素子１６は互いに磁気的に結合
する如く配置される。

【００３８】前記構成によれば、ニューロン１０の出力
値に対応した直流電流が直流電流源１５よりコイル１３
に流れ、直流磁界が発生する。該直流磁界は磁気抵抗素
子１６の抵抗値をニューロン１０の出力値に比例して変
化させるが、該抵抗値の変化は定電圧源１７より磁気抵
抗素子１６を介して抵抗１８に流れる電流を変化させ
る。該電流が流れることにより抵抗１８に発生する電圧
降下がニューロン１１に入力されるため、ニューロン１
１にはニューロン１０の出力値に比例した変化を有する
電圧が入力される。

【００３９】図６は本発明の第３の実施例を示すもの
で、ここでは交流電界を用いて結合する例を示す。図
中、１０，１１はニューロン、１９は交流電圧源、２
０，２１はコンデンサである。

【００４０】前記交流電圧源１９はニューロン１０の出
力により制御される。コンデンサ２０の一端は交流電圧
源１９に接続され、また、他端はニューロン１１の入力
に接続されるとともにコンデンサ２１の一端に接続され
る。また、コンデンサ２１の他端は接地されている。

【００４１】前記構成によれば、ニューロン１０の出力
値に対応した交流電圧が交流電圧源１９よりコンデンサ
２０の一端に加えられ、交流電界が発生する。該交流電
界はコンデンサ２０の他端にニューロン１０の出力値に
比例した電圧を発生させ、該電圧はニューロン１１に入
力される。

【００４２】図７は本発明の第４の実施例を示すもの
で、ここでは直流電界を用いて結合する例を示す。図
中、１０，１１はニューロン、２０，２１はコンデン
サ、２２は直流電圧源である。

【００４３】前記直流電圧源２２はニューロン１０の出
力により制御される。コンデンサ２０の一端は直流電圧
源２２に接続され、また、他端はニューロン１１の入力
に接続されるとともにコンデンサ２１の一端に接続され
る。また、コンデンサ２１の他端は接地されている。

【００４４】前記構成によれば、ニューロン１０の出力
値に対応した直流電圧が直流電圧源２２よりコンデンサ
２０の一端に加えられ、直流電界が発生する。該直流電
界はコンデンサ２０の他端にニューロン１０の出力値に
比例した電圧を発生させ、該電圧はニューロン１１に入
力される。

【００４５】図８は本発明の第５の実施例を示すもの
で、ここでは交流磁界を用いて結合するとともに積和演
算を同時に行なうようになした例を示す。図中、２３，
２４，２５，２６はニューロン、２７，２８，２９は抵
抗、３０，３１，３２，３３はコイル、３４は非線形演
算部である。

【００４６】ニューロン２３は抵抗２７，２８，２９、
コイル３０，３１，３２，３３、非線形演算部３４及び
学習機能部（図示せず）からなっている。抵抗２７，２
８，２９はコイル３０，３１，３２，３３とともにシナ
プス結合荷重を構成するもので、その値は学習機能部に
より制御される。該抵抗２７，２８，２９の一端はニュ
ーロン２４，２５，２６の出力にそれぞれ接続され、ま
た、その他端はコイル３０，３１，３２にそれぞれ接続
される。コイル３３は非線形演算部３４に接続される。
また、コイル３０，３１，３２及び３３は互いに磁気的
に結合する如く配置される。なお、ニューロン２４，２
５，２６はそれぞれ交流電圧信号を出力する。

【００４７】前記構成によれば、ニューロン２４，２
５，２６の出力電圧値、抵抗２７，２８，２９の抵抗値
及びコイル３０，３１，３２，３３のリアクタンスに依
存する交流電流がコイル３０，３１，３２にそれぞれ流
れ、交流磁界が発生する。該交流磁界は互いに合成さ
れ、コイル３３にニューロン２４，２５，２６の出力値
と、抵抗２７，２８，２９及びコイル３０，３１，３
２，３３によるシナプス結合荷重とに比例した誘導電圧
を発生させる。該電圧は非線形演算部３４に入力され、
非線形処理される。

【００４８】なお、ここでは交流磁界の形成及び検出に
コイルを用いたが、必ずしもコイルである必要はない。
また、シナプス結合荷重の構成に抵抗を用いたが、任意
のインピーダンス素子を用いても良い。また、同様に直
流磁界又は交流電界あるいは直流電界を用いて結合する
とともに積和演算を同時に行なうことも可能である。

【００４９】図９は本発明の第６の実施例を示すもの
で、ここでは電磁界を用いて結合するとともに積和演算
を同時に行なうようになした例を示す。

【００５０】同図において、４１₁ ，４１₂ ，……４１
_l は入力端子、４２₁₁，４２₁₂，……４２_1l，４２₂₁，
４２₂₂，……４２_2l，……４２_m1，４２_m2，……４２_ml
はシナプス結合荷重制御端子、４３₁ ，４３₂ ，……４
３_l はトランジスタ（ＦＥＴ）、４４₁₁，４４₁₂，……
４４_1l，４４₂₁，４４₂₂，……４４_2l，……４４_m1，４
４_m2，……４４_mlはコイル及びコンデンサよりなる共振
回路、４５₁₁，４５₁₂，……４５_1l，４５₂₁，４５₂₂，
……４５_2l，……４５_m1，４５_m2，……４５_mlはインピ
ーダンス素子、４６₁ ，４６₂ ，……４６_l はオペアン
プ，トランジスタ，抵抗等よりなる定電流回路、４７は
直流電源、４８は交流電源であり、これらは第１のユニ
ット４０を構成する。

【００５１】また、５１₁ ，５１₂ ，……５１_m はコイ
ル及びコンデンサよりなる共振回路、５２₁ ，５２₂ ，
……５２_m は差動増幅器、５３₁ ，５３₂ ，……５３_m
はコンパレータ、５４₁ ，５４₂ ，……５４_m は閾値入
力端子であり、これらは第２のユニット５０を構成す
る。

【００５２】また、６１₁ ，６１₂ ，……６１_m は中間
出力端子、６２₁₁，６２₁₂，……６２_1m，６２₂₁，６２
₂₂，……６２_2m，……６２_n1，６２_n2，……６２_nmはシ
ナプス結合荷重制御端子、６３₁ ，６３₂ ，……６３_m
はトランジスタ（ＦＥＴ）、６４₁₁，６４₁₂，……６４
_1m，６４₂₁，６４₂₂，……６４_2m，……６４_n1，６
４_n2，……６４_nmはコイル及びコンデンサよりなる共振
回路、６５₁₁，６５₁₂，……６５_1m，６５₂₁，６５₂₂，
……６５_2m，……６５_n1，６５_n2，……６５_nmはインピ
ーダンス素子、６６₁ ，６６₂ ，……６６_m はオペアン
プ，トランジスタ，抵抗等よりなる定電流回路、６７は
直流電源、６８は交流電源であり、これらは第３のユニ
ット６０を構成する。

【００５３】また、７１₁ ，７１₂ ，……７１_n はコイ
ル及びコンデンサよりなる共振回路、７２₁ ，７２₂ ，
……７２_n は差動増幅器、７３₁ ，７３₂ ，……７３_n
はコンパレータ、７４₁ ，７４₂ ，……７４_n は閾値入
力端子、７５₁ ，７５₂ ，……７５_n は出力端子であ
り、これらは第４のユニット７０を構成する。

【００５４】前記第１のユニット４０及び第４のユニッ
ト７０は基板Ａ上に図示の如く形成され、また、第２の
ユニット５０及び第３のユニット６０は基板Ｂ上に図示
の如く形成される。さらに該基板Ａ及びＢは、第１のユ
ニット４０と第２のユニット５０が重なり、第３のユニ
ット６０と第４のユニット７０が重なる如く組合わされ
て使用される。

【００５５】この際、第１のユニット４０及び第２のユ
ニット５０において、共振回路４４₁₁，４４₁₂，……４
４_1lと共振回路５１₁ 、また、共振回路４４₂₁，４
４₂₂，……４４_2lと共振回路５１₂ 、また、……、共振
回路４４_m1，４４_m2，……４４_mlと共振回路５１_m が電
磁気的に結合する如くなる。また、同様に第３のユニッ
ト６０及び第４のユニット７０において、共振回路６４
₁₁，６４₁₂，……６４_1mと共振回路７１₁ 、また、共振
回路６４₂₁，６４₂₂，……６４_2mと共振回路７１₂ 、ま
た、……、共振回路６４_n1，６４_n2，……６４_nmと共振
回路７１_n が電磁気的に結合する如くなる。

【００５６】前記装置における信号の流れを簡単に説明
すると、第１のユニット４０の入力端子４１₁ ，４
１₂ ，……４１_l に入力されたｌ個の入力信号Ｘ₁ ，Ｘ
₂ ，……Ｘ_l はそれぞれトランジスタ４３₁ ，４３₂ ，
……４３_l を介して共振回路４４₁₁，４４₁₂，……４４
_1l，４４₂₁，４４₂₂，……４４_2l，……４４_m1，４
４_m2，……４４_mlに分配され、該各共振回路より前記電
磁気的な結合関係にある第２のユニット５０のｍ個の共
振回路５１₁ ，５１₂ ，……５１_m に電磁波によって伝
送・合成される。

【００５７】ここで、各共振回路４４₁₁〜４４_mlには並
列にインピーダンス素子４５₁₁〜４５_mlが接続されてお
り、該インピーダンス素子４５₁₁〜４５_ml、共振回路４
４₁₁〜４４_ml及び共振回路５１₁ 〜５１_m のインピーダ
ンスに対応するシナプス結合荷重をもって合成される。
このシナプス結合荷重はシナプス結合荷重制御端子４２
₁₁〜４２_mlを介して接続される学習機能部（図示せず）
の制御により、インピーダンス素子４５₁₁〜４５_mlのイ
ンピーダンスを変えることによって後述する如く変更さ
れる。

【００５８】前記共振回路５１₁ ，５１₂ ，……５１_m
の出力信号はそれぞれ差動増幅器５２₁ ，５２₂ ，……
５２_m で増幅され、さらにコンパレータ５３₁ ，５
３₂ ，……５３_m で閾値入力端子５４₁ ，５４₂ ，……
５４_m より別途入力される閾値Ｔ₁ ，Ｔ₂ ，……Ｔ_m と
比較されてｍ個の中間出力信号Ｙ₁，Ｙ₂ ，……Ｙ_m と
なる。

【００５９】該中間出力信号Ｙ₁ ，Ｙ₂ ，……Ｙ_m はそ
れぞれ第３のユニット６０の中間出力端子６１₁ ，６１
₂ ，……６１_m より外部へ出力されるとともに、トラン
ジスタ６３₁ ，６３₂ ，……６３_m を介して共振回路６
４₁₁，６４₁₂，……６４_1m，６４₂₁，６４₂₂，……６４
_2m，……６４_n1，６４_n2，……６４_nmに分配され、該各
共振回路より前記電磁気的な結合関係にある第４のユニ
ット７０のｎ個の共振回路７１₁ ，７１₂ ，……７１_n
に電磁波によって伝送・合成される。

【００６０】ここで、各共振回路６４₁₁〜６４_nmには並
列にインピーダンス素子６５₁₁〜６５_nmが接続されてお
り、該インピーダンス素子６５₁₁〜６５_nm、共振回路６
４₁₁〜６４_nm及び共振回路７１₁ 〜７１_n のインピーダ
ンスに対応するシナプス結合荷重をもって合成される。
このシナプス結合荷重はシナプス結合荷重制御端子６２
₁₁〜６２_nmを介して接続される学習機能部（図示せず）
の制御により、インピーダンス素子６５₁₁〜６５_nmのイ
ンピーダンスを変えることによって後述する如く変更さ
れる。

【００６１】前記共振回路７１₁ ，７１₂ ，……７１_n
の出力信号はそれぞれ差動増幅器７２₁ ，７２₂ ，……
７２_n で増幅され、さらにコンパレータ７３₁ ，７
３₂ ，……７３_n で閾値入力端子７４₁ ，７４₂ ，……
７４_n より別途入力される閾値Ｓ₁ ，Ｓ₂ ，……Ｓ_n と
比較されてｎ個の出力信号Ｚ₁ ，Ｚ₂ ，……Ｚ_n とな
り、最終的にｎ個の出力端子７５₁ ，７５₂ ，……７５
_n より出力される。

【００６２】なお、図９の装置では２枚の基板上に形成
された４つのユニットを２つずつ重ねて構成している
が、複数枚の基板上に形成された多数のユニットを重ね
て多層構造とすることもできる。

【００６３】次に、電磁気的に結合した回路における動
作を図１０に従って説明する。図中、８０，８１はコイ
ル、８２，８３はコンデンサ、８４は抵抗、８５は交流
電流源である。一次側の共振回路はコイル８０とコンデ
ンサ８２によって構成され、さらに抵抗８４及び交流電
流源８５が並列に接続されている。また、二次側の共振
回路はコイル８１とコンデンサ８３によって構成されて
いる。

【００６４】ここで、コイル８０，８１のインダクタン
スをＬ₁ ，Ｌ₂ 、コンデンサ８２，８３のキャパシタン
スをＣ₁ ，Ｃ₂ 、抵抗８４の抵抗値をＲ、交流電流源８
５の出力電流をＩ_s ＝Ｉ₀ ｓｉｎωｔとすると、一次側
の共振回路は共振状態であるので、 ωＬ₁ ＝１／ωＣ₁ …… (3) を満たす。

【００６５】一方、コイル８０，８１の相互誘導作用に
よって二次側の共振回路には誘導電圧が発生する。コン
デンサ８３の両端に発生する電圧をＶ₀ とすると、 Ｖ₀ ＝ＭＲＩ_s ／〔｛Ｌ₁ （１−ω² Ｃ₂ Ｌ₂ ）＋ω² Ｃ₂ Ｍ² ｝＋ｊω³ Ｒ Ｃ₁ Ｃ₂ Ｍ² 〕 …… (4) となる。ここで、Ｍはコイル８０，８１間の相互インダ
クタンスであり、Ｋを結合係数とすると、Ｍ² ＝Ｋ² Ｌ
₁ Ｌ₂である。

【００６６】前記 (4)式によれば、二次側の共振回路に
誘起する電圧Ｖ₀ は一次側の共振回路における電流Ｉ_s
と抵抗値Ｒの積に比例するので、該抵抗値Ｒを変えるこ
とにより、電圧Ｖ₀ を変えることができる。なお、ここ
で抵抗値Ｒを変えるということは共振回路の選択度を変
えることに相当する。

【００６７】次に、図９の装置における動作を図１１に
従って詳細に説明するが、ここでは第１のユニット４０
中の一つの回路を例にとって説明する。図中、４１_j は
入力端子、４２_ijはシナプス結合荷重制御端子、４３_j
はトランジスタ（ＦＥＴ）、４４_ijは共振回路、４５_ij
はインピーダンス素子、４６_j はオペアンプ，トランジ
スタ，抵抗等よりなる定電流回路、４７は直流電源、４
８は交流電源である（なお、ｊ＝１，２，……ｌ、ｉ＝
１，２，……ｍ）。

【００６８】前記入力端子４１_j にはハイレベル又はロ
ーレベルの入力（信号）電圧Ｘ_j が入力されるが、該入
力電圧Ｘ_j がトランジスタ４３_j の閾値よりも高い場
合、ｊ列成分の回路全体に電流Ｉ_j が流れる。

【００６９】ここで、共振回路４４_ij及びこれに対応す
る第２のユニット５０の共振回路５１_i のコイルのイン
ダクタンスをＬ₁ ，Ｌ₂ 、相互インダクタンスをＭ、コ
ンデンサのキャパシタンスをＣ₁ ，Ｃ₂ とし、インピー
ダンス素子４５_ijのインピーダンスをＲ_ijとすると、共
振回路４４_ijのコイルに流れる電流Ｉ_L は、 Ｉ_L ＝（１−ω² Ｃ₂ Ｌ₂ ）Ｒ_ijＩ_j ／〔−ω⁴ Ｒ_ijＣ₁ Ｃ₂ Ｍ² ＋ｊ｛ωＬ₁ （１−ω² Ｃ₂ Ｌ₂ ）＋ω³ Ｃ₂ Ｍ² ｝〕 …… (5) となる。

【００７０】第１のユニット４０の共振回路４４_ijから
発生する電磁波はそのコイルに流れる電流Ｉ_L に比例
し、これは前記 (5)式からわかるようにＲ_ijＩ_j に比例
する。前述したように第１のユニット４０の全てのｉ行
成分の共振回路４４_ijと、第２のユニット５０のｉ番目
の共振回路５１_i とは電磁気的に結合しているから、第
２のユニット５０の共振回路５１_i には第１のユニット
４０の全てのｉ行成分の共振回路４４_ijのコイルに流れ
る電流の和に比例した電圧が発生する。

【００７１】第２のユニット５０ではこの電圧をｉ番目
の差動増幅器５２_iで増幅した後、ｉ番目のコンパレー
タ５３_i によって検出しているので、該ｉ番目のコンパ
レータ５３_i の出力電圧Ｙ_i は、 Ｙ_i ＝αΣＲ_ijＩ_j …… (6) となる。ここで、αは比例定数である。前記 (6)式によ
れば、第２のユニット５０の出力（信号）電圧Ｙ_i はイ
ンピーダンスＲ_ijと電流Ｉ_j の行列・ベクトル積、即ち
積和演算となる。

【００７２】なお、第３のユニット６０の各共振回路と
第４のユニット７０の各共振回路との間の動作について
も同様であり、その出力（信号）電圧Ｚ_k （ｋ＝１，
２，……ｎ）はインピーダンス素子６５_kiのインピーダ
ンスＱ_kiと電流Ｉ_i の行列・ベクトル積、即ち積和演算
となる。

【００７３】インピーダンスＲ_ij，Ｑ_kiはそれぞれシナ
プス結合荷重制御端子４２_ij，６２_kiを介して接続され
る学習機能部によって制御される。この際、インピーダ
ンスＲ_ij，Ｑ_kiが純粋な抵抗値であれば、共振回路４４
_ij，６４_kiにおける選択度が変更されることに相当し、
各共振回路から発生する電磁波の位相は変化しないた
め、その合成時の位相差を考慮する必要はない。

【００７４】また、電流Ｉ_j 及びＩ_i はトランジスタ４
３_j 及び６３_i の入力電圧Ｘ_j 及びＹ_i によってそれぞ
れ制御されるため、該電流Ｉ_j 及びＩ_i は入力電圧Ｘ_j
及びＹ_i の関数、即ちＩ_j ＝ｆ（Ｘ_j ）及びＩ_i ＝ｆ
（Ｙ_i ）となる。この関数はトランジスタ４３_j 及び６
３_i の特性によって決定されるが、後述するシュミレー
ションではシグモイド関数によって近似する。なお、前
述した電圧Ｘ_j ，Ｙ_i 及びＺ_k は、実際にはシグモイド
関数等の非線形関数に通す前の加算値である。

【００７５】また、図９及び図１１では省略したが、実
際の装置では正及び負のシナプス結合荷重を実現するた
め、前記共振回路４４_ij，６４_kiとはコイルの巻き方を
逆方向となした他の共振回路並びにこれに対応した他の
インピーダンス素子及び他のシナプス結合荷重制御端子
が付加されている。

【００７６】インピーダンス素子４５_ij，６５_kiとして
は、例えばＭＯＳ−ＦＥＴが使用される。即ち、ＭＯＳ
−ＦＥＴのソース及びドレーンを共振回路の両端に接続
し、ゲートをシナプス結合荷重制御端子に接続し、その
ゲート電圧をシナプス結合荷重制御端子を介して学習機
能部により制御することによって、ソース及びドレーン
間の抵抗値、即ちシナプス結合荷重を変更することがで
きる。

【００７７】また、電子同調回路等に用いられる電圧制
御型の可変コンデンサを利用してシナプス結合荷重を変
更することもできる。即ち、前記共振回路４４_ij，６４
_kiを前記可変コンデンサを用いて構成し、該可変コンデ
ンサのキャパシタンスを前記同様に学習機能部より入力
される電圧で制御することによって変化させると、共振
回路４４_ij，６４_kiに流れる電流が変化し、共振回路５
１_i ，７１_k に誘起する電圧も変化する。

【００７８】なお、第１のユニット４０中のｊ列成分の
回路に流れる電流Ｉ_j 及び第３のユニット６０中のｉ列
成分の回路に流れる電流Ｉ_i はそれぞれ定電流回路４６
_j 及び定電流回路６６_i の定電流駆動を受けるので、前
述したインピーダンス変化の影響を受けることはない。

【００７９】前述した図９の装置の動作を評価するため
に次のようなシュミレーションを行なった。

【００８０】即ち、第１のユニット４０の入力端子の数
を８１個とし、第２のユニット５０の出力数、即ち第３
のユニット６０の中間出力端子の数を２０個とし、第４
のユニット７０の出力端子の数を２６個とする。また、
入力電圧Ｘ_jを±５［Ｖ］とし、第１のユニット４０及
び第３のユニット６０における共振回路のコイルのイン
ダクタンスを１０［ｎＨ］、コンデンサのキャパシタン
スを 2.533［ｐＦ］とし、電源の周波数は１［ＧＨz ］
とし、該共振回路は共振状態で用いるものとする。ま
た、インピーダンス素子のインピーダンスＲ_ijにはリミ
ッタを適用し、正及び負の値に対して０〜１［ｋΩ］と
する。従って、学習によるインピーダンスＲ_ijの修正量
が１［ｋΩ］を越える場合は１［ｋΩ］とする。また、
定電流回路から供給される電流Ｉ_j ，Ｉ_i の振幅の変化
幅を０〜１０［ｍＡ］とする。また、第２のユニット５
０及び第４のユニット７０における共振回路のコイルの
インダクタンスを２０［ｎＨ］、コンデンサのキャパシ
タンスを 2.533［ｐＦ］とし、第１のユニット４０及び
第３のユニット６０の共振回路のコイルと第２のユニッ
ト５０及び第４のユニット７０の共振回路のコイルとの
結合係数Ｋを０．１とする。また、学習則にはバック・
プロパゲーションを適用する。

【００８１】このような条件でアルファベットの大文字
２６字を認識させたところ、２７７回の学習で収束し
た。

【００８２】また、図１２は入力データ中のノイズの数
と認識の正答率との関係を示すもので、図中、実線９０
は入力データ数が８×８＝６４個の場合、また、破線９
１は入力データ数が４０×４０＝1600個の場合をそれぞ
れ示す。

【００８３】図１３は本発明による他のシナプス結合の
原理を示すもので、ここでは電気的に独立した共振回路
を用いた例を示す。図中、101 は入力端子、102 は出力
端子、103 ，104 ，105 はコイル、106 はコンデンサで
ある。前記コイル103 の一端は入力端子101 に接続さ
れ、また、他端は接地されている。また、前記コイル10
4 の一端は出力端子102 に接続され、また、他端は接地
されている。また、コイル105 はコンデンサ106 と直列
に接続され、独立した共振回路107 を構成する如くなっ
ている。該共振回路107 は電気的には独立しているが、
そのコイル105 はコイル103 及び104 と互いに電磁気的
に結合する如く配置される。

【００８４】ここで、コイル103 及び104 間，103 及び
105 間，104 及び105 間の相互インダクタンスをそれぞ
れＭ₁ ，Ｍ₂ ，Ｍ₃ 、コイル105 のインダクタンスを
Ｌ、コンデンサ106 のキャパシタンスをＣ、共振回路10
7 に含まれる抵抗分をｒ、入力端子101 からコイル103
へ流れる電流をＩ₁ 、共振回路107 を流れる電流を
Ｉ₃ 、出力端子102 、即ちコイル104 に発生する電圧を
Ｖ₂ とすると、 Ｖ₂ ＝ｊωＭ₁ Ｉ₁ ＋ｊωＭ₃ Ｉ₃ …… (7) ｊωＭ₂ Ｉ₁ ＝（ｒ＋ｊωＬ＋１／ｊωＣ）Ｉ₃ …… (8) が成立する。ここで、共振回路107 が角周波数ωで共振
していれば、(8)式は ｊωＭ₂ Ｉ₁ ＝ｒＩ₃ …… (9) となる。前記 (7)及び (9)式を電圧Ｖ₂ について解く
と、 Ｖ₂ ＝（ｊωＭ₁ −ω² Ｍ₂ Ｍ₃ ／ｒ）Ｉ₁ ……(10) となる。ここで、ｊωＭ₁ 《ω² Ｍ₂ Ｍ₃ ／ｒとなるよ
うに共振回路107 のＱ（選択度）を充分に大きく（抵抗
分ｒを充分に小さく）すれば、前記(10)式は Ｖ₂ ＝−ω² Ｍ₂ Ｍ₃ Ｉ₁ ／ｒ ……(11) となる。即ち、出力側のコイル104 に発生する電圧Ｖ₂
は共振回路107 のＱに比例して大きくなることがわか
る。

【００８５】このように図１３に示すシナプス結合によ
れば、独立した共振回路107 により２つのコイル間の結
合を強めることができる。

【００８６】図１４は本発明の第７の実施例を示すもの
で、ここでは前記図１３に示したシナプス結合を用いた
例を示す。図中、101 は入力端子、102 は出力端子、10
3 ，104 ，105 はコイル、106 はコンデンサ、107 は共
振回路、108 は可変抵抗素子、109 ，110 は増幅器であ
る。前記可変抵抗素子108 は共振回路107 のＱを変える
ためのものであって、コンデンサ106 と並列に接続され
ている。また、増幅器109 は入力端子101 とコイル103
の一端との間に接続され、また、増幅器110 はコイル10
4 の一端と出力端子102 との間に接続されている。

【００８７】前記構成によれば、可変抵抗素子108 の抵
抗値を変化することにより共振回路107 のＱが変化し、
これによってコイル103 とコイル104 との結合、即ちシ
ナプス結合荷重が調節される。なお、可変抵抗素子とし
て電界効果トランジスタ（ＦＥＴ）を用いても良い。ま
た、共振回路のＱを大きくするため、共振回路のコイル
中にフェライト等の磁性体を入れても良い。

【００８８】図１５は本発明の第８の実施例を示すもの
で、ここでは前記図１３に示したシナプス結合を用いる
とともに積和演算を同時に行なうようになした例を示
す。図中、111 ，112 は入力端子、113 ，114 は出力端
子、115 ，116 ，117 ，118 は増幅器、119 ，120 は入
力側ループコイル、121 ，122 は出力側ループコイル、
123 ，124 ，125 ，126 は共振回路である。前記入力端
子111 は増幅器115 の入力端に接続され、その出力端は
第１の入力側ループコイル119 の一端に接続され、さら
にその他端は接地されている。また、入力端子112 は増
幅器116 の入力端に接続され、その出力端は第２の入力
側ループコイル120 の一端に接続され、さらにその他端
は接地されている。また、出力端子113 は増幅器117 の
出力端に接続され、その入力端は第１の出力側ループコ
イル121 の一端に接続され、さらにその他端は接地され
ている。また、出力端子114 は増幅器118 の出力端に接
続され、その入力端は第２の出力側ループコイル122 の
一端に接続され、さらにその他端は接地されている。ま
た、共振回路123 及び124 は第１及び第２の入力側ルー
プコイル119 及び120 と第１の出力側ループコイル121
とを電磁気的に結合する如く配置される。また、共振回
路125 及び126 は第１及び第２の入力側ループコイル11
9 及び120 と第２の出力側ループコイル122 とを電磁気
的に結合する如く配置される。

【００８９】前記構成において、第１の入力側ループコ
イル119 に流れる電流をｉ₁ 、第２の入力側ループコイ
ル120 に流れる電流をｉ₂ 、共振回路123 のＱの大きさ
をｑ11、共振回路124 のＱの大きさをｑ12、共振回路12
5 のＱの大きさをｑ21、共振回路126 のＱの大きさをｑ
22とすると、第１の出力側ループコイル121 に生じる電
圧ｖ₁ 及び第２の出力側ループコイル122 に生じる電圧
ｖ₂ は下記のように表わされる。

【００９０】 ｖ₁ ＝ｇ1 （ｑ11・ｉ₁ ＋ｑ12・ｉ₂ ） ……(12) ｖ₂ ＝ｇ2 （ｑ21・ｉ₁ ＋ｑ22・ｉ₂ ） ……(13) （但し、ｇ1 ，ｇ2 は比例定数） 前記(12)，(13)式は図１５の回路が図１６に示すような
モデルのニューラルネットワークとして動作することを
示している。即ち、図１６においてシナプス結合荷重Ｗ
11，Ｗ12，Ｗ21，Ｗ22はそれぞれｑ11，ｑ12，ｑ21，ｑ
22に相当している。

【００９１】前記第８の実施例では入力２及び出力２の
ニューラルネットワークとなっているが、入力側及び出
力側のループコイルの数を増やすことにより、より大規
模なニューラルネットワークを作ることができる。この
場合、入力側及び出力側のループコイルの数をそれぞれ
ｎ個及びｍ個とすると共振回路はｎ×ｍ個だけ必要とな
る。

【００９２】図１７は本発明の第９の実施例を示すもの
で、ここでは前記第８の実施例においてシナプス結合の
極性を変更可能とした例を示す。図中、111，112 は入
力端子、113 ，114 は出力端子、115 ，116 ，117 ，11
8 は増幅器、121 ，122 は出力側ループコイル、127 ，
128 は入力側ループコイル、129 ，130 ，131 ，132，1
33 ，134 ，135 ，136 は共振回路である。前記第１の
入力側ループコイル127 はその巻回方向が互いに逆のル
ープコイル127a及び127bからなっている。また、第２の
入力側ループコイル128 はその巻回方向が互いに逆のル
ープコイル128a及び128bからなっている。また、共振回
路129 ，130 ，131 ，132 はループコイル127a，127b，
128a，128bと第１の出力側ループコイル121 とを電磁気
的に結合する如く配置される。また、共振回路133 ，13
4 ，135，136 はループコイル127a，127b，128a，128b
と第２の出力側ループコイル122 とを電磁気的に結合す
る如く配置される。

【００９３】前記構成によれば、巻回方向が互いに逆の
一対のループコイル127a，127b及び128a，128bからなる
第１及び第２の入力側ループコイル127 及び128 が各共
振回路とともに第１及び第２の出力側ループコイル121
及び122 に組合されているので、これらの各共振回路12
9 及び130 ，131 及び132 ，133 及び134 ，135 及び13
6 を通る磁束の向きは互いに逆となり、第１及び第２の
出力側ループコイル121 及び122 全体では磁束が打ち消
し合うことになり、従って、これらの２つの共振回路の
Ｑを調節することによりシナプス結合荷重をプラス又は
マイナスのいずれにも設定することができる。この際、
一方を興奮性シナプスとすれば、他方は抑制性シナプス
として働く。

【００９４】なお、本実施例においても入力側及び出力
側のループコイルの数を増やすことにより、より大規模
なニューラルネットワークを作ることができる。この場
合、入力側及び出力側のループコイルの数をそれぞれｎ
個及びｍ個とすると共振回路は２×ｎ×ｍ個だけ必要と
なる。

【００９５】図１８は本発明の第１０の実施例を示すも
ので、ここでは図１３〜図１７において説明した他のシ
ナプス結合による学習機能を備えた３層のニューラルネ
ットワークを示す。図中、141 は中間層のニューラルネ
ットワークであり、142 は出力層のニューラルネットワ
ークであり、それぞれ図１７に示すような構成のものを
用いる。143-1 ，143-2 ，……は中間層のニューラルネ
ットワーク141 の入力を設定するためのＤ／Ａコンバー
タであり、144-1 ，144-2 ，……はＤ／Ａコンバータ14
3-1 ，143-2 ，……で設定した直流電圧に比例した交流
電流をループコイルに流すための変換回路である。ま
た、145-1，145-2 ，……は出力層のニューラルネット
ワーク142 の出力電圧を直流信号に変換するための変換
回路であり、146-1 ，146-2 ，……は変換回路145-1 ，
145-2 ，……の出力電圧をディジタル信号に変換するた
めのＡ／Ｄコンバータである。また、147 は重み制御装
置であり、中間層のニューラルネットワーク141 及び出
力層のニューラルネットワーク412 の全てのシナプス結
合荷重の設定あるいは更新を行なっている。

【００９６】前記構成によれば、ある入力パターンに対
する出力の誤差よりシナプス結合荷重の修正を行なう、
即ちバックプロパゲーション等による学習を行なうこと
ができる。

【００９７】本発明の実施に際して、問題となるのは集
積回路内でコイル及びコンデンサを構成する点である
が、金メッキ膜のスパイラル状のコイル及びシリコン窒
化膜Ｓｉ₃ Ｎ₄ を絶縁膜とした１〜２０［ｐＦ］のコン
デンサ等を平板構造の集積回路で作成した高周波増幅器
が既に製品化されている。また、ガリウム砒素のＦＥＴ
を用いた集積回路は４０［ＧＨz ］以上の高周波帯域ま
で使用可能であり、使用周波数を高くすれば共振回路の
インダクタンス及びキャパシタンスを小さくなし得るの
で、既存の技術の範囲内で充分、実現可能である。な
お、本発明では磁界又は電界あるいは電磁界を介してア
ナログ信号により信号伝送がなされるため、製造過程に
おいて発生するコイルのインダクタンスやコンデンサの
キャパシタンス等の回路パラメータのばらつきの影響が
懸念されるが、ニューラルネットワークでは学習機能部
の制御により各シナプス結合荷重の値を最適な結果が得
られる如く制御するため、前述したばらつきも同時に吸
収されることになる。

【００９８】

【発明の効果】以上説明したように本発明の請求項１に
よれば、入力端子とニューロンとの間又はニューロン同
士の間を磁界又は電界あるいは電磁界を介して結合する
ようになしたため、多数の入力端子とニューロンとの間
又は多数のニューロン同士の間を成熟した技術により空
間的に結合する、即ち互いに全て並列に結合することが
可能となる。

【００９９】請求項２によれば、入力端子とニューロン
との間又はニューロン同士の間を磁界又は電界あるいは
電磁界を介して結合する素子もしくは回路を用いて結合
したため、多数の入力端子とニューロンとの間又は多数
のニューロン同士の間を成熟した技術により空間的に結
合した、即ち互いに並列に結合したニューラルネットワ
ークを実現できる。

【０１００】請求項３によれば、磁界を介して結合する
素子として、磁気的に結合する少なくとも２つのインダ
クタンス素子を用いたため、回路の設計等が容易とな
り、実用的なニューラルネットワークの実現を早めるこ
とができる。

【０１０１】請求項４によれば、インダクタンス素子と
してコイルを用いたため、入力端子とニューロン又はニ
ューロン同士の間の結合を安価に且つ少ないスペースで
実現できる。

【０１０２】請求項５によれば、インダクタンス素子と
して磁気抵抗素子を用いたため、交流磁界の外、直流磁
界を介して結合することができ、設計の自由度が大きく
なる。

【０１０３】請求項６によれば、電界を介して結合する
素子として、少なくとも１つのコンデンサを用いたた
め、回路の設計等が容易になり、入力端子とニューロン
又はニューロン同士の間の結合が安価に且つ少ないスペ
ースで実現できるとともに、交流電界の外、直流電界を
介して結合することができ、設計の自由度が大きくな
る。

【０１０４】請求項７によれば、電磁界を介して結合す
る回路として、少なくとも１つの共振回路を用いたた
め、入力端子とニューロン又はニューロン同士の間を空
間的にしかも効率良く結合することができる。

【０１０５】請求項８によれば、複数の入力端子又は複
数のニューロンの出力を互いに磁気的に結合する複数の
コイルにそれぞれ接続し、該複数のコイルと磁気的に結
合する他のコイルに他のニューロンの入力を接続したた
め、複数の入力端子又は複数のニューロンと他のニュー
ロンとの間を互いに並列に結合することができ、ニュー
ラルネットワーク全体の小形化を図ることができる。

【０１０６】請求項９によれば、複数の入力端子又は複
数のニューロンの出力をそれぞれ多数のコイルに接続
し、該各複数の入力端子又は各複数のニューロンの出力
に対応した多数のコイルのうちのそれぞれ異なる一つの
みと共通に磁気的に結合する多数の他のコイルに多数の
他のニューロンの入力をそれぞれ接続したため、複数の
入力端子又は複数のニューロンと多数の他のニューロン
との間を全て互いに並列に結合することができ、ニュー
ラルネットワーク全体のさらなる小形化を図ることがで
きる。

【０１０７】請求項１０によれば、コイルの一部又は全
部を共振回路に置換えたため、複数の入力端子又は複数
のニューロンと他のニューロンとの間や複数の入力端子
又は複数のニューロンと多数の他のニューロンとの間を
全て互いに並列にしかも効率良く結合することができ
る。

【０１０８】請求項１１によれば、コイル又は共振回路
と直列あるいは並列にこれとともにもしくは単独でシナ
プス結合荷重を構成するインピーダンス素子を接続した
ため、複数の入力端子又は複数のニューロンと他のニュ
ーロンとの間や複数の入力端子又は複数のニューロンと
多数の他のニューロンとの間を結合できるとともに、他
のニューロン又は多数の他のニューロンにおける積和演
算を行なうことができ、その分、小型でニューロン数の
大きなニューラルネットワークを実現できる。

【０１０９】請求項１２によれば、インピーダンス素子
のインピーダンスを変えることによりシナプス結合荷重
を変えるようになしたため、他のニューロン又は多数の
他のニューロンにおける積和演算を制御性良く行なうこ
とができ、その分、小型でニューロン数が大きく且つ性
能の良いニューラルネットワークを実現できる。

【０１１０】請求項１３によれば、コイルとコンデンサ
からなる共振回路の共振現象により、それに近接する他
の２つのコイルが電磁気的に結合されることを利用した
ため、２つのコイル間の結合を強くすることができる。

【０１１１】請求項１４によれば、複数の細長いループ
コイルを並設してなる第１のループコイル群と、これに
交差する複数の細長いループコイルを並設してなる第２
のループコイル群とを有し、第１のループコイル群と第
２のループコイル群との交点に独立した共振回路をそれ
ぞれ設けたため、第１のループコイル群は複数のシプナ
スの入力として共通に使用でき、また、第２のループコ
イル群は複数のシナプスからの積和演算を行なうように
動作させることができ、極めて簡単な構成でニューラル
ネットワークを実現できる。

【０１１２】請求項１５によれば、第１のループコイル
群の各ループコイルを、互いに巻回方向が逆の２つの細
長いループコイルを１組とするループコイルで構成した
ため、第１のループコイル群の各ループコイルに対応す
る２つの共振回路を通る磁束の向きが互いに逆となり、
第２のループコイル群の各ループコイル全体では磁束が
打ち消し合うことになり、従って、これらの２つの共振
回路のＱを調節することによりシナプス結合荷重をプラ
ス又はマイナスのいずれにも設定可能なニューラルネッ
トワークを実現できる。

【０１１３】請求項１６によれば、共振回路に抵抗素子
を接続したため、該抵抗素子の値によって共振回路のＱ
を変えることができ、シナプスの結合荷重を調節するこ
とができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例を示す回路図

【図２】 ニューラルネットワークを構成するニューロ
ンを示す概要図

【図３】 ニューロンの機能を示すブロック図

【図４】 ニューラルネットワークの一例を示す構成図

【図５】 本発明の第２の実施例を示す回路図

【図６】 本発明の第３の実施例を示す回路図

【図７】 本発明の第４の実施例を示す回路図

【図８】 本発明の第５の実施例を示す回路図

【図９】 本発明の第６の実施例を示す回路図

【図１０】 電磁気的に結合した回路における動作を示
す説明図

【図１１】 図９の装置における動作を詳細に示す説明
図

【図１２】 入力データ中のノイズの数と認識の正答率
との関係を示すグラフ

【図１３】 本発明の他のシナプス結合の原理を示す説
明図

【図１４】 本発明の第７の実施例を示す回路図

【図１５】 本発明の第８の実施例を示す回路図

【図１６】 図１５の装置のモデルを示す説明図

【図１７】 本発明の第９の実施例を示す回路図

【図１８】 本発明の第１０の実施例を示す回路図

【符号の説明】

１０，１１，２３，２４，２５，２６…ニューロン、１
３，１４，３０，３１，３２，３３，103 ，104 ，105
…コイル、１６…磁気抵抗素子、２０，２１，106 …コ
ンデンサ、４１₁ 〜４１_l ，101 ，111 ，112 …入力端
子、４４₁₁〜４４_ml，５１₁ 〜５１_m ，６４₁₁〜６
４_nm，７１₁ 〜７１_n ，107，123 ，124 ，125 ，126
，129 ，130 ，131 ，132 ，133 ，134 ，135 ，136
…共振回路、４５₁₁〜４５_ml，６５₁₁〜６５_nm…インピ
ーダンス素子、７５₁ 〜７５_n ，102 ，113 ，114 …出
力端子、108 …可変抵抗素子、119 ，120 ，121 ，122
，127 ，128 …ループコイル。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福崎 康弘 埼玉県北葛飾郡鷲宮町桜田５丁目23番４ 株式会社ワコム内 (72)発明者 山本 定雄 埼玉県北葛飾郡鷲宮町桜田５丁目23番４ 株式会社ワコム内

Claims (16)

【特許請求の範囲】
1. 【請求項１】 入力端子とニューロンとの間又はニュー
   ロン同士の間を磁界又は電界あるいは電磁界を介して結
   合するようになしたことを特徴とするニューロンの結合
   方法。
2. 【請求項２】 入力端子とニューロンとの間又はニュー
   ロン同士の間を磁界又は電界あるいは電磁界を介して結
   合する素子もしくは回路を用いて結合したことを特徴と
   するニューラルネットワーク。
3. 【請求項３】 磁界を介して結合する素子として、磁気
   的に結合する少なくとも２つのインダクタンス素子を用
   いたことを特徴とする請求項２記載のニューラルネット
   ワーク。
4. 【請求項４】 インダクタンス素子としてコイルを用い
   たことを特徴とする請求項３記載のニューラルネットワ
   ーク。
5. 【請求項５】 インダクタンス素子として磁気抵抗素子
   を用いたことを特徴とする請求項３又は４記載のニュー
   ラルネットワーク。
6. 【請求項６】 電界を介して結合する素子として、少な
   くとも１つのコンデンサを用いたことを特徴とする請求
   項２記載のニューラルネットワーク。
7. 【請求項７】 電磁界を介して結合する回路として、少
   なくとも１つの共振回路を用いたことを特徴とする請求
   項２記載のニューラルネットワーク。
8. 【請求項８】 複数の入力端子又は複数のニューロンの
   出力を互いに磁気的に結合する複数のコイルにそれぞれ
   接続し、該複数のコイルと磁気的に結合する他のコイル
   に他のニューロンの入力を接続したことを特徴とするニ
   ューラルネットワーク。
9. 【請求項９】 複数の入力端子又は複数のニューロンの
   出力をそれぞれ多数のコイルに接続し、該各複数の入力
   端子又は各複数のニューロンの出力に対応した多数のコ
   イルのうちのそれぞれ異なる一つのみと共通に磁気的に
   結合する多数の他のコイルに多数の他のニューロンの入
   力をそれぞれ接続したことを特徴とするニューラルネッ
   トワーク。
10. 【請求項１０】 コイルの一部又は全部を共振回路に置
    換えたことを特徴とする請求項８又は９記載のニューラ
    ルネットワーク。
11. 【請求項１１】 コイル又は共振回路と直列あるいは並
    列にこれとともにもしくは単独でシナプス結合荷重を構
    成するインピーダンス素子を接続したことを特徴とする
    請求項８乃至１０いずれか記載のニューラルネットワー
    ク。
12. 【請求項１２】 インピーダンス素子のインピーダンス
    を変えることによりシナプス結合荷重を変えるようにな
    したことを特徴とする請求項１１記載のニューラルネッ
    トワーク。
13. 【請求項１３】 コイルとコンデンサからなる共振回路
    の共振現象により、それに近接する他の２つのコイルが
    電磁気的に結合されることを利用したことを特徴とする
    ニューラルネットワーク。
14. 【請求項１４】 複数の細長いループコイルを並設して
    なる第１のループコイル群と、これに交差する複数の細
    長いループコイルを並設してなる第２のループコイル群
    とを有し、第１のループコイル群と第２のループコイル
    群との交点に独立した共振回路をそれぞれ設けたことを
    特徴とする請求項１３記載のニューラルネットワーク。
15. 【請求項１５】 第１のループコイル群の各ループコイ
    ルを、互いに巻回方向が逆の２つの細長いループコイル
    を１組とするループコイルで構成したことを特徴とする
    請求項１４記載のニューラルネットワーク。
16. 【請求項１６】 共振回路に抵抗素子を接続したことを
    特徴とする請求項１３乃至１５いずれか記載のニューラ
    ルネットワーク。