JPH0512822Y2 - - Google Patents
Info
- Publication number
- JPH0512822Y2 JPH0512822Y2 JP13334085U JP13334085U JPH0512822Y2 JP H0512822 Y2 JPH0512822 Y2 JP H0512822Y2 JP 13334085 U JP13334085 U JP 13334085U JP 13334085 U JP13334085 U JP 13334085U JP H0512822 Y2 JPH0512822 Y2 JP H0512822Y2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- threshold signal
- data
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101000712600 Homo sapiens Thyroid hormone receptor beta Proteins 0.000 description 4
- 102100033451 Thyroid hormone receptor beta Human genes 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000010191 image analysis Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、画像解析や画像処理において扱われ
る色データのように色相環に沿つて循環する数値
コード化可能なデータが、所定範囲にあるか否か
を分別するためのウインドウデイスクリミネータ
に関する。[Detailed description of the invention] Industrial field of application This invention is a method for determining whether numerically codeable data that circulates along a color wheel, such as color data handled in image analysis or image processing, is within a predetermined range. The present invention relates to a window discriminator for separating
従来の技術
従来一般的には、数値的な最小値から最大値へ
の変化するデータに関して設定範囲にあるか否か
を分別するためのウインドウデイスクリミネータ
は良く知られている。このようなウインドウデイ
スクリミネータの例とせる構成を第2図および第
3図に示す。2. Description of the Related Art Conventionally, a window discriminator for determining whether or not data that changes from a numerical minimum value to a maximum value is within a set range is well known. An exemplary configuration of such a window discriminator is shown in FIGS. 2 and 3.
第2図ではデータの数値的な変化範囲をMIN
〜MAXとして示しており、ウインドウの上限を
設定値Aで、また下限を設定値Bで示している。
ここに示すデイスクリミネータは2つの比較器1
および2を有しており、何れも一方の入力部bに
データ信号を入力している。また他方の入力部a
には、第一の比較器1では上限を示す設定値Aの
信号を、また第二の比較器2では下限を示す設定
値Bの信号をそれぞれ入力している。これらの比
較器1,2は何れも入力部bの入力レベルが入力
部aの入力レベルよりも大きいときに出力部cが
真となるようになつており、これらの出力が排他
的論理和を演算するXORゲートに入力され、こ
のXORゲートの出力がデータ信号がウインドウ
内にあるか否かを分別するようになつている。即
ち、設定値AおよびBの範囲から外れたレベルの
データ信号に関しては何れの比較器1,2も同じ
出力を得、この結果XORゲートの出力は「0」
となるので、XORの出力が「1」のときにデー
タ信号がウインドウ内にあることが分別されるの
である。 In Figure 2, the numerical change range of the data is MIN.
~MAX, and the upper limit of the window is shown as a setting value A, and the lower limit is shown as a setting value B.
The discriminator shown here has two comparators 1
and 2, each of which inputs a data signal to one input section b. Also, the other input section a
To the first comparator 1, a signal with a set value A indicating an upper limit is input, and to the second comparator 2, a signal with a set value B indicating a lower limit is input. Both of these comparators 1 and 2 are designed so that when the input level of input part b is higher than the input level of input part a, output part c becomes true, and these outputs are exclusive ORed. It is input to an XOR gate that performs calculations, and the output of this XOR gate determines whether or not the data signal is within the window. That is, for data signals whose levels are outside the range of set values A and B, both comparators 1 and 2 obtain the same output, and as a result, the output of the XOR gate is "0".
Therefore, when the output of the XOR is "1", it is determined that the data signal is within the window.
第3図のデイスクリミネータは第2図のデイス
クリミネータに対して、第一の比較器1における
入力信号を入れ換え、またXORゲートの代わり
にANDゲートを使用した例であり、同様な分別
を行えることは理解できよう。 The discriminator in Fig. 3 is an example of the discriminator in Fig. 2 in which the input signal in the first comparator 1 is switched and an AND gate is used instead of the XOR gate, so that similar discrimination can be performed. I understand what you can do.
従来技術の問題点
前述のように数値的な最小値から最大値へと変
化する非循環のデータではなく、第4図に示すよ
うに数値的に最小値であるMINから最大値であ
るMAXへ至つた後に再び最小値であるMINへ連
続するような循環するデータを取り扱う場合、例
えば画像解析や画像処理をおいて扱われる色デー
タのように色相環に沿つて循環する数値コード化
したデータを取り扱う場合には、次のような問題
があつた。即ち、
前述のような従来のデイスクリミネータで
は、循環のための連接点(結合点)即ち第4図
でMAXとMINの連接点を含む範囲、例えば設
定値Bからこの連接点を越えて設定値Aに至る
範囲をウインドウとする分別ができない。Problems with the conventional technology As mentioned above, the data does not change from the numerical minimum value to the maximum value, but instead changes from the numerical minimum value MIN to the maximum value MAX as shown in Figure 4. When dealing with cyclic data that continues back to the minimum value MIN after reaching the minimum value, for example, it is necessary to use numerically encoded data that circulates along the color wheel, such as color data handled in image analysis and image processing. When dealing with this, the following problems arose: That is, in the conventional discriminator as described above, the range including the connection point (connection point) for circulation, that is, the connection point of MAX and MIN in FIG. It is not possible to perform classification using the range leading to value A as a window.
連接点を含む範囲では上限および下限の設定
が単純にできず、このために分別回路が複雑と
なつたり、或いは両設定値を結ぶ何れの側の円
弧範囲であるか定めることができない。 In the range that includes the connection point, the upper and lower limits cannot be simply set, which makes the separation circuit complicated, or it is not possible to determine which side of the arc range connecting the two set values.
考案の目的
本考案の目的は、数値的に最小値であるMIN
から最大値であるMAXへ至つた後に再び最小値
であるMINへ連続するような循環するデータの
ための、簡単な構造のウインドウデイスクリミネ
ータを提供することである。Purpose of the invention The purpose of the invention is to find the numerically minimum value MIN
It is an object of the present invention to provide a window discriminator with a simple structure for circulating data that continues from MAX to a maximum value MAX and then again to a minimum value MIN.
考案の概要
本考案によるウインドウデイスクリミネータ
は、データの入力信号およびウインドウにおける
下限(FROM)を定めるスレツシユホールド信
号を入力し、データの入力信号が該スレツシユホ
ールド信号よりも大きいときに出力が真となる第
一の比較器と、データの入力信号およびウインド
ウにおける上限(TO)の定めるスレツシユホー
ルド信号を入力し、データの入力信号が該スレツ
シユホールド信号よりも小さいときに出力が真と
なる第2の比較器と、前記第一の比較器および第
二の比較器の出力を入力する第一のXORゲート
とを有するとともに、
前記下限(FROM)を定めるスレツシユホー
ルド信号と、前記上限(TO)を定めるスレツシ
ユホールド信号とを入力し、下限(FROM)を
定めるスレツシユホールド信号が上限(TO)を
定めるスレツシユホールド信号よりも大きいとき
に出力が真となる第三の比較器と、
前記第一のXORゲートまたはと前記第三の比
較器の出力とを入力する第二のXORゲートと、
を有して構成されていることを特徴とする。Summary of the invention The window discriminator according to the invention inputs a data input signal and a threshold signal that determines the lower limit (FROM) in the window, and outputs an output when the data input signal is larger than the threshold signal. A first comparator that is true, a data input signal and a threshold signal defined by the upper limit (TO) in the window are input, and the output is true when the data input signal is smaller than the threshold signal. a second comparator, a first XOR gate inputting the outputs of the first comparator and the second comparator, and a threshold signal that determines the lower limit (FROM); A third comparator that inputs a threshold signal that determines the (TO) and outputs true when the threshold signal that determines the lower limit (FROM) is greater than the threshold signal that determines the upper limit (TO). and a second XOR gate inputting the first XOR gate or the output of the third comparator.
以下に実施例を示す第1図を参照して詳しく説
明する。 A detailed explanation will be given below with reference to FIG. 1 showing an embodiment.
実施例
第1図に示す本考案によるウインドウデイスク
リミネータは、3つの比較器10,11,12お
よび2つのXORゲートを有している。3つの比
較器を何れも符号aで示す入力部の入力が符号b
で示す入力部の入力よりも大きいときに出力部c
から「1」を出力し、それ以外のときは「0」を
出力するものとされている。第一および第二の比
較器10,11は入力部aにそれぞれ分別される
べき信号を入力しており、また入力部bにはそれ
ぞれ上限の設定値を示すスレツシユホールド信号
THR2および下限の設定値を示すスレツシユホ
ールド信号THR1を入力している。ここで、比
較器10,11,12の入力信号はアナログでも
デジタルでも良く、限定されることはない。これ
らの比較器10,11の出力部cからの出力は第
一のXORゲート13に入力され、第2図の場合
と同様にデータの信号が下限から上限の範囲に含
まれている場合のみ「1」を出力するようにされ
ている。Embodiment The window discriminator according to the invention shown in FIG. 1 has three comparators 10, 11, 12 and two XOR gates. All three comparators are indicated by the symbol a.The input of the input section is indicated by the symbol b.
When the output part c is larger than the input of the input part shown by
It is assumed that "1" is output from this point, and "0" is output at all other times. The first and second comparators 10 and 11 each input a signal to be separated into an input part a, and a threshold hold signal indicating an upper limit setting value to each input part b.
Threshold signal THR1 indicating THR2 and the lower limit set value is input. Here, the input signals of the comparators 10, 11, and 12 may be analog or digital, and are not limited. The outputs from the output parts c of these comparators 10 and 11 are input to the first XOR gate 13, and as in the case of FIG. 2, only when the data signal is within the range from the lower limit to the upper limit, 1" is output.
しかしながら、連接点を含む範囲をウインドウ
とする場合、見かけ上、下限設定値が上限設定値
よりも大きくなり、上記XORゲートの出力は反
転してしまい、正しい分別を行わなくなる。これ
を解決するため第1図では、下限設定値THR1
および上限設定値THR2を第三の比較器12に
入力し、この出力と前記XORゲート13の出力
とを第二のXORゲート14に入力して、排他的
論理和の演算結果を出力するようにしている。 However, when the range including the connection point is set as a window, the lower limit set value appears to be larger than the upper limit set value, the output of the XOR gate is inverted, and correct classification is not performed. To solve this problem, in Figure 1, the lower limit setting value THR1
and the upper limit set value THR2 are input to the third comparator 12, and this output and the output of the XOR gate 13 are input to the second XOR gate 14, so that the exclusive OR operation result is output. ing.
作用の説明
上述の構成とする場合、特に連接点を含む範囲
を設定され、下限(FROM)の設定値THR1が
上限(TO)の設定値THR2により大きい場合
には、この範囲に含まれる入力データに関しては
第一および第二の比較器10,11の出力は共に
「0,0」又は「1,1」となり、この結果第一
のXORゲート13の出力は「0」となる一方、
第三の比較器12の出力は「1」となるから、最
終的な第二のXORゲート14の出力は「1」と
なる。この範囲に含まれていない入力データに関
しては、第一の比較器10の出力は「1」、第二
の比較器11の出力「0」となるので、第一の
XORゲートの出力は「1」となる。また第三の
比較器の出力は「1」を保つたままである。この
結果最終的な第二のXORゲート14の出力は
「0」となる。従つて第二のXORゲート14の出
力は設定範囲の如何を問わず正しく分別されたも
のとなる。Explanation of operation When using the above configuration, especially if a range including the connection point is set and the lower limit (FROM) set value THR1 is larger than the upper limit (TO) set value THR2, the input data included in this range As for
Since the output of the third comparator 12 becomes "1", the final output of the second XOR gate 14 becomes "1". Regarding input data that is not included in this range, the output of the first comparator 10 is "1" and the output of the second comparator 11 is "0", so the first
The output of the XOR gate becomes "1". Also, the output of the third comparator remains at "1". As a result, the final output of the second XOR gate 14 becomes "0". Therefore, the output of the second XOR gate 14 is correctly classified regardless of the setting range.
また本考案は他の論理要素を用いた第1図と等
価な回路を実現することも可能であることは論を
またない。 It goes without saying that the present invention can also realize a circuit equivalent to that shown in FIG. 1 using other logic elements.
考案の効果
以上のように、本考案によるウインドウデイス
クリミネータは極めて簡単な構造で循環するデー
タに関しての分別を可能にし、安価に製造できる
ので、例えば前述のような画像解析や画像処理等
における色データの取り扱いを簡単化し、もつて
この種の技術発展に大きく寄与するのである。Effects of the invention As described above, the window discriminator according to the invention has an extremely simple structure that enables classification of circulating data and can be manufactured at low cost. This simplifies data handling and greatly contributes to the development of this type of technology.
第1図は本考案による第一の実施例とせるウイ
ンドウデイスクリミネータの構成を示す回路図、
第2図および第3図は従来のウインドウデイスク
リミネータの構成を示す回路図、第4図は循環す
るデータにおけるMINおよびMAXの関係を示す
説明図である。
10……第一の比較器、11……第二の比較
器、12……第三の比較器、13……第一の
XORゲート、14……第二のXORゲート、
THR1……下限設定値、THR2……上限設定
値。
FIG. 1 is a circuit diagram showing the configuration of a window discriminator according to the first embodiment of the present invention;
2 and 3 are circuit diagrams showing the configuration of a conventional window discriminator, and FIG. 4 is an explanatory diagram showing the relationship between MIN and MAX in circulating data. 10...first comparator, 11...second comparator, 12...third comparator, 13...first
XOR gate, 14... second XOR gate,
THR1...lower limit set value, THR2...upper limit set value.
Claims (1)
に再び最小数値コードに戻るように循環する数値
コードを有するデータが所定範囲の数値コードを
有するか否かの分別を行うためのウインドウデイ
スクリミネータであつて、 データの入力信号およびウインドウにおける下
限(FROM)を定めるフレツシユホールド信号
を入力し、データの入力信号が該スレツシユホー
ルド信号よりも大きいときに出力が真となる第一
の比較器と、データの入力信号およびウインドウ
における上限(TO)を定めるスレツシユホール
ド信号を入力し、データの入力信号が該スレツシ
ユホールド信号よりも小さいときに出力が真とな
る第二の比較器と、前記第一の比較器および第二
の比較器の出力を入力する第一のXORゲートと
を有するとともに、前記下限(FROM)を定め
るスレツシユホールド信号と、前記上限(TO)
を定めるスレツシユホールド信号とを入力し、下
限(FROM)を定めるスレツシユホールド信号
が上限(TO)を定めるスレツシユホールド信号
よりも大きいときに出力が真となる第三の比較器
と、 前記第一のXORゲートと前記第三の比較器の
出力とを入力する第二のXORゲートと、 を有して構成されていることを特徴とする循環す
る数値コードを有するデータのウインドウデイス
クリミネータ。[Scope of Claim for Utility Model Registration] To determine whether data having a numerical code that circulates from the minimum numerical code to the maximum numerical code and then back to the minimum numerical code has a numerical code within a predetermined range. A window discriminator that receives a data input signal and a threshold signal that determines the lower limit (FROM) in the window, and outputs true when the data input signal is greater than the threshold signal. a first comparator, a data input signal and a threshold signal defining an upper limit (TO) in the window; a second comparator whose output is true when the data input signal is less than the threshold signal; and a first XOR gate inputting the outputs of the first comparator and the second comparator, a threshold signal that defines the lower limit (FROM), and the upper limit (TO).
a third comparator input with a threshold signal that defines the lower limit (FROM) and whose output becomes true when the threshold signal that defines the lower limit (FROM) is greater than the threshold signal that defines the upper limit (TO); a second XOR gate inputting the first XOR gate and the output of the third comparator; and a data window discriminator having a circulating numerical code. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13334085U JPH0512822Y2 (en) | 1985-08-31 | 1985-08-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13334085U JPH0512822Y2 (en) | 1985-08-31 | 1985-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6244352U JPS6244352U (en) | 1987-03-17 |
| JPH0512822Y2 true JPH0512822Y2 (en) | 1993-04-05 |
Family
ID=31033563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13334085U Expired - Lifetime JPH0512822Y2 (en) | 1985-08-31 | 1985-08-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512822Y2 (en) |
-
1985
- 1985-08-31 JP JP13334085U patent/JPH0512822Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244352U (en) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591463B2 (en) | Limiter device | |
| US4878189A (en) | Microcomputer having Z-flag capable of detecting coincidence at high speed | |
| US4558940A (en) | Manual aperture value setting circuit for camera | |
| JPH04350724A (en) | Shift extent detecting circuit | |
| JPS62281523A (en) | modulation circuit | |
| JPS589469B2 (en) | Character reading method | |
| JP3033277B2 (en) | Frequency distribution calculator | |
| US4758981A (en) | Signal sorting element with internal signal address value sorting criterion | |
| JPS5818734A (en) | Key input detecting circuit system | |
| JPS6314544A (en) | Data extracting circuit | |
| JPS61163475A (en) | Numeral recognition method | |
| KR890003050B1 (en) | Image processing circuit | |
| JPH08139613A (en) | Code coincidence detecting system | |
| KR940004431B1 (en) | Intermediate value decision circuit of 4 bit binary data | |
| JPS6244352U (en) | ||
| JPS6385930A (en) | signal processing circuit | |
| JPH03102265A (en) | Maximum value detecting circuit | |
| JPS6336392A (en) | Threshold setting system | |
| JPH0462630A (en) | Character code converting device | |
| JPS63167217A (en) | Sensor signal processing circuit | |
| JPS6162125A (en) | Information retrieval device | |
| JPH0669185B2 (en) | Digital code discriminator | |
| JPS61261929A (en) | Demodulator | |
| JPS6364411A (en) | A/d converter input level control circuit | |
| JPH05120435A (en) | Luminance signal comparing and judging method |