JPH0512878B2 - - Google Patents

Info

Publication number
JPH0512878B2
JPH0512878B2 JP31384188A JP31384188A JPH0512878B2 JP H0512878 B2 JPH0512878 B2 JP H0512878B2 JP 31384188 A JP31384188 A JP 31384188A JP 31384188 A JP31384188 A JP 31384188A JP H0512878 B2 JPH0512878 B2 JP H0512878B2
Authority
JP
Japan
Prior art keywords
forming
thin film
metal thin
layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31384188A
Other languages
English (en)
Other versions
JPH02159789A (ja
Inventor
Sakae Komi
Juji Kawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Electronics Co Ltd
Toagosei Co Ltd
Original Assignee
Toagosei Co Ltd
Meiko Denshi Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toagosei Co Ltd, Meiko Denshi Kogyo Co Ltd filed Critical Toagosei Co Ltd
Priority to JP31384188A priority Critical patent/JPH02159789A/ja
Publication of JPH02159789A publication Critical patent/JPH02159789A/ja
Publication of JPH0512878B2 publication Critical patent/JPH0512878B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプリント配線板の製造方法に関し、更
に詳しくは、表面実装用プリント配線板を製造す
る方法に関する。
(従来の技術) 従来、表面実装用プリント配線板を製造するた
めには、多くの方法が適用されているが、その代
表例としてSCL法(ソルダーコートレベラー法)
がある。
この方法は、第27図乃至第37図に示すよう
な各単位工程から構成されている。以下、両面実
装用のプリント配線板の場合につき説明する。
まず、第27図に示すように、絶縁基材2の両
面に銅箔3,3が積層された銅張積層板1が用意
される。ついで、必要により、この銅張積層板1
にスルーホール用穴4が穿設され(第28図)、
その後、銅張積層板1の表面およびスルーホール
用穴4の壁面に、公知の無電解銅めつきを施して
スルーホール用穴4の壁面に導電性を付与したの
ち、電解めつき法によつて、全表面に所定厚みの
銅めつき層5を形成する(第29図)。
ついで、前記銅めつき層5の表面のうち、導体
回路を形成すべき個所を除いた個所に、レジスト
マスク6のパターンを形成する(第30図)。そ
の後、電解めつき法により、前記レジストマスク
のパターン以外の部分、すなわち、導体回路を形
成すべき個所とスルーホールの壁面とに所定厚み
の銅めつき層7を導体回路層として形成する(第
31図)。
ついで、前記銅めつき層7の表面に、電解めつ
き法によつて、半田を電着せしめて所定厚みの半
田層8を形成する。すなわち、導体回路層7を半
田層で被覆する(第32図)。
さらに、レジストマスクの剥離液を用いてレジ
ストマスク6を剥離除去し、ついで、銅エツチヤ
ントを用いてエツチング処理を施して、レジスト
マスク6が存在していた個所の銅めつき層5と銅
張積層板の銅箔3,3をエツチング除去する(第
33図、第34図)。このとき、第32図の工程
で形成した半田層8は導体回路層7のレジストと
して機能する。
ついで、導体回路層7とスルーホールの内壁に
形成されている半田層8をエツチング除去して、
導体回路層7を露出させる(第35図)。
その後、後述する表面実装部品の端子を半田付
けする個所およびスルーホールランドを除いた導
体回路層7の表面に永久レジストを印刷して、絶
縁性の永久レジスト層9を形成する(第36図)。
そして最後に、永久レジスト層9が形成されて
いない導体回路層7の部分とスルーホールの内壁
に半田層10を形成する(第37図)。このとき
の半田層10の形成方法は、通常、第36図の工
程で得られた配線板を溶融半田液にどぶ漬けした
のち、熱風を吹き付けて余分に付着している半田
を吹きとばすという方法が採られている。
このようにして製造された配線板は、表面実装
用の基板としてユーザーに出荷される。
(発明が解決しようとする課題) ところで、上記したSCL法で製造した表面実装
用のプリント配線板には、スルーホールが形成さ
れているか、形成されていないかにかかわらず、
次のような問題があり、その問題解決が強く望ま
れている。
すなわち、まず、第32図の工程で示したよう
に、導体回路層7の上に形成した半田層8を第3
5図の工程でエツチング除去し、再び第37図の
工程で示したように半田層10を形成するのであ
るから、不経済であるということである。
また、第37図に示した工程で形成される半田
層10は、その厚みを管理することが困難であ
り、例えば前記した熱風による余分な半田の吹き
とばし時に、最終的に形成される半田層10の厚
みは、両面において、また同一面内において、均
一となりにくく、その厚みにばらつきが発生す
る。
このような状態にある半田層10に表面実装部
品の端子を載せて半田付け処理炉に送入し、炉出
すると、炉内で半田が溶融する際に、半田溶融時
間の差に起因するマンハツタン現象が多発するよ
うになる。
このような現象を解消するためには、一般に第
37図の工程を経たプリント配線板を約230℃で
ハイドロスキージ装置に通して過剰の半田を除去
し、半田層10の厚みを均一に整えるという処置
が採られている。しかしながら、このような処置
は、プリント配線板の各構成要素に不要な熱履歴
を強制することになり、またコスト高を招くのみ
ならず、半田層の部分に半田−銅の合金を露出さ
せて表面実装部品の実装時に用いるクリーム半田
との漏れ性を低下させるという問題を引き起す。
更に、第37図に示したように、プリント配線
板の表面において、永久レジスト層9と半田層1
0のそれぞれの表面は、同一高さでなくしかも水
平面にならないため、表面実装部品を接続したと
き、表面実装部品の端子と半田層との接触状態が
不完全になり易く、その結果、接触抵抗にばらつ
きが発生し易くなる。そして、仮に、表面実装部
品の接続部である2つの半田層の間に位置する永
久レジスト層が前記半田層より突出していた場合
には、この永久レジスト層を跨いで表面実装部品
を実装した時に、表面実装部品に部分的な力が加
わり表面実装部品を破壊するという問題も発生す
る。
本発明は、表面実装部品の実装時に、上記した
ような問題を発生することがないプリント配線板
を製造する方法の提供を目的とする。
(課題を解決するための手段・作用) 上記目的を達成するために、本発明において
は、まず、第1の方法として、平板状導電基材の
表面に金属薄膜を形成する工程(以下、A1工程
という);前記金属薄膜の表面のうち導体回路を
形成すべき個所を除いた個所に、レジストマスク
のパターンを形成する工程(以下、A2工程とい
う);前記導体回路を形成すべき個所に、めつき
法により、導体回路層を形成する工程(以下、
A3工程という);前記レジストマスクのパターン
を剥離除去する工程(以下、A4工程という);前
記導体回路層側の表面に絶縁基材を圧着または加
熱圧着して積層体とする工程(以下、A5工程と
いう);前記積層体から前記平板状導電基材のみ
を剥離除去する工程(以下、A6工程という);露
出した金属薄膜の表面のうち半田付け端子部を形
成すべき個所を除いた個所にレジストマスクのパ
ターンを形成する工程(以下、A7工程という);
前記半田付け端子部を形成すべき個所に、電解め
つき法により、半田層を形成する工程(以下、
A8工程という);半田付け端子部を形成すべき個
所を除いた個所に形成されている前記レジストマ
スクを剥離除去したのち、露出した金属薄膜を更
にエツチング除去する工程(以下、A9工程とい
う);ならびに、前記半田層が形成されていない
個所に永久レジスト層を形成する工程(以下、
A10工程という);を具備することを特徴とする
プリント配線板の製造方法が提供される。なお、
この場合には、A6工程とA7工程の途中に、露出
した金属薄膜の所定個所にスルーホールを穿設
し、更にスルーホールに導電性を付与する工程が
介在してもよい。また、第2の製造方法として、
平板状導電基材の表面のうち導体回路を形成すべ
き個所を除いた個所に、レジストマスクのパター
ンを形成する工程(以下、B1という);前記導体
回路を形成すべき個所に、めつき法により、導体
回路層を形成する工程(以下、B2工程という);
前記レジストマスクのパターンを剥離除去する工
程(以下、B3工程という);前記導体回路層の表
面と露出した平板状導電基材の表面に金属薄膜を
形成する工程(以下、B4工程という);前記金属
薄膜側の表面に絶縁基材を圧着または加熱圧着し
て積層体とする工程;(以下、B5工程という);
前記積層体から前記平板状導電基材のみを剥離除
去する工程(以下、B6工程という);露出した導
体回路層と金属薄膜とから成る表面のうち、半田
付け端子部を形成すべき個所以外の個所にレジス
トマスクのパターンを形成する工程(以下、B7
工程という);前記半田付け端子部を形成すべき
個所に、電解めつき法により、半田層を形成する
工程(以下、B8工程という);半田付け端子部を
形成すべき個所を除いた個所に形成されている前
記レジストマスクを剥離除去したのち、露出した
金属薄膜を更にエツチング除去する工程(以下、
B9工程という);ならびに、前記半田層が形成さ
れていない個所に永久レジスト層を形成する工程
(以下、B10工程という)を具備することを特徴
とするプリント配線板の製造方法が提供される。
なお、この第2の製造方法の場合、B6工程とB7
工程の途中に、露出した表面の所定個所にスルー
ホールを穿設し、更にスルーホールに導電性を付
与する工程が介在してもよい。
まず、第1の製造方法につき、スルーホールを
穿設する場合に関し、各工程を第1図乃至第13
図の図面に基づいて詳細に説明する。
A1工程においては、平板状の導電基材11の
表面に、金属薄膜12が形成される(第1図)。
金属薄膜12の形成は、通常、電解めつき、無電
解めつきを問わずめつき法で行なわれる。
このA1工程で用いる導電基材11としては、
剛性を有する単板、例えば、有効寸法が最大1220
×1020mm、厚み1〜10mmの範囲にある適宜な大き
さの平板からなり、例えば電解めつき法を適用す
る場合、その工程で使用する薬品に対する耐薬品
性、耐電食性を有するものが望ましく、例えば、
ステンレススチール板(ハードニング処理を施し
たSUS630が好適である)、ニツケル板、チタン
板またはチタン合金板、銅板または銅合金板等を
あげることができる。この導電基材11の表面の
汚れ、酸化皮膜を除去すると共に、該表面には所
要の粗度を与える前処理が施される。すなわち、
導電基材11の表面は、0.08〜0.23μmの範囲の
粗度で研磨されることが望ましい。この導電基材
11の表面粗度は、導電基材11上に形成される
金属薄膜12の導電基材表面への密着強度や金属
薄膜12内のピンホールの発生状況、更には金属
薄膜12の表面粗度にも影響を与える。また、上
述の粗度規定範囲は金属薄膜12が後述する導体
回路層を形成する工程A3で導電基材11から剥
離せず、しかも、後述する工程A6における導電
基材11の剥離時に導電基材11と金属薄膜12
が容易に剥離できる程度の密着性が得られるよう
に設定されている。
導電基材11の表面に金属薄膜12を形成する
ために電解めつき法を適用する場合、そのめつき
法としては、いわゆる、高速めつき法が好適であ
る。なお、金属薄膜12としては、銅、ニツケル
膜であることが好ましい。
ここで、高速めつき法は、導電基材11を陰極
とし、これに所定間隔を置いて平板状陽極を対向
せしめ、両極間に高速で電解液を流通せしめて電
解めつきを行なう方法である。
例えば、金属薄膜12として銅薄膜を形成する
ときの高速めつき条件としては、45〜70℃のめつ
き浴を陰極表面において乱流状態、すなわち、電
極間距離3〜30mm、電極に対する接液スピードが
2.6〜20.0m/secになるように供給する。このと
き、めつき浴としては、例えば、硫酸銅めつき
浴、ピロリン酸銅めつき浴等を使用し、陰極電流
密度0.15〜4.0A/cm2で電流を印加し、銅薄膜の形
成速度が25〜100μm/minとなるように設定する
ことが望ましい。
また、金属薄膜12としてニツケル膜を形成す
る場合の高速めつき条件としては、陰極と陽極と
を300〜350mm離間させ、この電極間に40〜48℃の
めつき浴を供給してエア撹拌を行なう。このと
き、めつき浴として、例えば、硫酸ニツケル、ス
ルフアミン酸ニツケル等を使用し、陰極電流密度
2.2〜4.0A/dm2で電流を印加し、ニツケル膜の
形成速度が0.8〜1.5μm/minとなるように設定す
ることが好ましい。
このような方法で形成された金属薄膜12は、
前述した表面粗度を有する導電基材11の表面に
電着しているので、導電基材11と適度な密着力
を形成している。
また、ステンレススチール板、ニツケル板等の
導電基材11の場合には、金属間化合物、または
非金属介在物、偏析、気孔等の欠陥が存在する。
そしてこれらの欠陥はステンレススチール板の溶
製時、圧延時等に混入、発生するもので、導電基
材11の前述したような表面処理だけでは解消し
得ないものである。これらの欠陥は後述する導体
回路層にピンホールを生じさせる原因となる。し
かしながら、A1工程の場合、導電基材11の表
面に形成させた金属薄膜12の表面は電気化学的
に平滑であるため、この上に形成される後述の導
体回路層には、ピンホールの発生が起こらなくな
る。
A2工程においては、A1工程で形成された金属
薄膜12の表面にレジストマスクのパターン13
が形成される(第2図)。
このレジストマスクのパターン13は、導体回
路を形成すべき個所を除いた個所に、フオトレジ
スト法、印刷法などを適用して形成される。具体
的には、感光性レジストフイルムをラミネートす
る方法もしくは液状の感光性レジストを塗布後乾
燥することによりレジスト層を形成し、露光・現
像により所望のパターンのレジストマスク13を
形成する。
A3工程においては、A2工程でレジストマスク
13が形成されていない金属薄膜12の表面部
分、すなわち導体回路を形成すべき個所に、めつ
き法によつて金属を被着させて導体回路層14が
形成される。導体回路層としては、銅で構成され
ているものが好ましい。めつき法としては、電解
めつき法、無電解めつき法のいずれであつてもよ
い。
銅の導体回路層を形成する場合、この工程にお
ける電解めつき法としては、通常のめつき法であ
つてもよいが、A1工程で説明した高速めつき法
であることが好ましい。
この場合の高速めつき法に用いる電解液として
は、銅濃度0.20〜2.0mol/、好ましくは、0.35
〜0.98mol/、および硫酸濃度50〜220g/
を含有する硫酸銅めつき浴が望ましく、更には、
めつきの均一性を確保するために西独国LPW社
製のCUPPORAPID Hs(商品名)を1.5ml/添
加することが好ましい。また、ピロリン酸銅液等
の通常のめつき浴を使用してもよい。電流密度
は、0.15〜4A/cm2、電極に対する接液スピード
は2.6〜20m/sec、電解浴温度は45〜70℃、好ま
しくは60〜65℃となるようにそれぞれ設定する。
めつき浴温が45℃未満の場合は、銅イオンの移動
速度が低下するため電極表面に分極層が生じ易く
なつて、めつき堆積速度が低下する。一方、浴温
が70℃を超えるとめつき浴の蒸発量が多くなり濃
度が不安定になると共に、浴温の高温化による設
備的制限が加わるようになる。
電流密度と電極に対する接液スピードとを上述
のような条件に設定することにより、金属薄膜1
2の上に、25〜100μm/minの形成速度で導体回
路層14が形成される。これは、従来のめつき法
の場合よりも10〜200倍の形成速度であり、実用
上極めて大きな意義を有する。しかも、導体回路
層14を構成する銅粒子は極めて微細であり、導
体回路層14の伸び率は抗張力を損なうことなく
16〜25%に達する。この伸び率は通常のめつき法
により形成した導体回路層の伸び率より1.5〜2
倍以上の値である(圧延アニール銅箔と同等以上
の値である)。したがつて、この導体回路層は極
めて軟らかく圧延アニール銅箔と同等の性能を有
することから、高折曲性が必要なフレキシブル基
板における導体回路層として特に有効である。
A4工程においては、A3工程で形成されている、
レジストマスク13と導体回路層14とから成る
表面から、レジストマスク13のみが剥離除去さ
れ、金属薄膜12の上には導体回路層14のみが
残置せしめられる(第4図)。
具体的には、上記表面に、カセイソーダのよう
なレジストマスクのみを溶解する溶解液をスプレ
ーしたり、またはA3工程で得られた板体を上記
溶解液中に浸漬すればよい。
A5工程においては、第5図に示したように、
絶縁基板15の両面に、A4工程で形成された導
体回路層14側の表面を圧着または加熱圧着して
積層体が製造される。第5図は両面表面実装用の
配線板を製造する場合を示すもので、片面実装用
の配線板を製造する場合には、絶縁基材15の片
面のみに導体回路層14が圧着または加熱圧着さ
れている積層体を製造すればよい。
絶縁基材15としては、有機材料、無機材料の
いずれのものでもよく、例えば、ガラス、エポキ
シ系樹脂、フエノール系樹脂、ポリイミド系樹
脂、ポリエステル系樹脂、アラミド樹脂等の材料
を用いることができる。また、鉄、アルミ等の導
電性材料の表面にホーロウを被覆したものやアル
ミ表面にアルマイト処理を施して表面絶縁した材
料であつてもよい。このA5工程においては、一
般には、ガラス布等にエポキシ樹脂を含浸させ、
半硬化状態(Bステージ)にしたプリプレグを用
い、これに導体回路層14が没入する状態(第5
図に示すような状態)で接着されていることが好
ましい。
なお、このA5工程を行なうに先立ち、A4工程
で形成された導体回路層14の表面を粗面化して
おくと、絶縁基材15との密着性が向上して好適
である。
この場合の粗面化方法としては、前記導体回路
層14を陰極としその表面に電解めつきを施すこ
とが好ましい。
このときめつき条件としては、電流密度が0.25
〜0.85A/cm2、電極間距離が26〜50mm、電極に対
する電解液の接液スピードが0.6〜1.5m/secとな
るようにそれぞれ設定し、また、電解液として
は、特に限定されないが、例えば、硫酸銅80〜
150g/、硫酸40〜80g/、および硝酸カリ
ウム25〜50g/よりなる混合溶液等を使用すれ
ばよい。
このような条件下の粗面化処理により導体回路
層14の表面には突起状析出物が形成され、この
突起状析出物の平均粒径は1〜5μmとなり、絶
縁基材15との密着性向上に資する。
なお、上述した粗面化処理後の導体回路層14
の粗面化面にクロメート処理を施すと、銅と絶縁
基材15中の樹脂または接着剤との親和性が増大
し、ピーリング強度はもとよりのこと、導体回路
層の耐熱性(例えば、半田耐熱性)も15%程度向
上するという利点がある。このクロメート処理
は、具体的には、0.7〜12g/濃度の重クロム
酸カリウム溶液に常温で5〜45秒間浸漬するか、
市販の電解クロメート処理液にてクロメート処理
を施せばよい。
このA5工程において、導体回路層14は厚手
の導電基材11と一体に絶縁基材15に積層さ
れ、圧着または加熱圧着されるので、導体回路層
14は導電基材11に保持されたまま絶縁基材1
5側に転写されることになり、その寸法安定性が
確保される。また、導電基材11が転写時の転写
治具を兼ねるので特別の治具が不要であり、更
に、導体回路層14と導電基材11との間に金属
薄膜12が介在し、金属薄膜12と導体回路層1
4とが強い密着力で結合しているので導体回路層
14が転写時にずれて移動する(いわゆる、スイ
ングを起こす)ことがなくなり、寸法安定性が向
上するので微細な導体回路層のパターンを有する
高密度回路にも適用可能である(例えば、パター
ン幅数μm〜数十μmが実現出来る)。
A6工程においては、A5工程で製造した積層体
から導電基材11のみが剥離される。その結果、
第6図に示したように、絶縁基材15の両面には
導体回路層14が没入し、外表面には金属薄膜1
2が露出した板体が得られる。
ついで、第6図に示した板体にスルーホール用
穴16を穿設し(第7図)、更に、無電解めつき
を施して、スルーホール16用穴の壁面に導電性
を付与する。
A7工程においては、第8図に示したように、
金属薄膜12の表面のうち、表面実装部品を実装
するときの半田付け端子部になるべき個所および
スルーホールランドを除いた個所に、レジストマ
スク17のパターンを形成する。
ついで、必要により更に電解めつきを施してレ
ジストマスク17が形成されていない個所に金属
めつき層18を形成する(第9図)。このときの
金属めつき層としては銅めつき層でよく、また、
電解めつき法としては通常のめつき法を適用すれ
ばよい。
A8工程においては、第10図に示したように、
A7工程で形成された金属めつき層18の上に、
電解めつき法によつて、半田層19が形成され
る。
このとき、半田層19の形成に用いる半田めつ
き浴としては、ホウフツ酸系のめつき浴であるこ
とが好ましく、例えば、HBF4濃度230〜250g/
、Sn2+11.5〜13.5g/、Pb2+8.0〜10.0g/
の組成浴をあげることができる。また、このとき
の電流密度は0.5〜2A/dm2が好適である。
このA8工程において、形成された半田層19
は、その表面は平滑でしかもその厚みはすべての
個所で均一になる。そして、めつき時間を変化さ
せることにより、半田層19の厚みを適宜に変化
させることができる。
A9工程においては、第11図に示したように、
レジストマスク17が剥離除去される。このとき
の剥離は、A4工程の場合と同じように、カセイ
ソーダやカセイカリのような溶解液を用いて行な
われる。かくして、半田付け端子部およびスルー
ホールラドを形成すべき個所を除いた個所に位置
する金属薄膜12の部分が露出する。
ついで、第12図に示したように、前記の露出
した金属薄膜12の部分を銅エツチヤントを用い
てエツチング除去する。
銅エツチヤントとしては、Cu(NH3)4Cl2溶液
をあげることができる。
最後のA10工程においては、第13図に示した
ように、半田層19が形成されていない個所に永
久レジストを印刷して永久レジスト層20が形成
される。
かくして、半田付け端子部には、同一面内にお
いても、また両面においても、均一な所定厚みを
有する半田層19が形成されているプリント配線
板が得られる。
つぎに第2の製造方法の各工程につき、スルー
ホールを穿設した場合に関し、第14図〜26図
に基づいて説明する。
まず、B1工程においては、第14図に示した
ように、平板状導電基材11の表面に、レジスト
マスク13のパターンが形成される。その形成個
所は、導体回路を形成すべき個所を除いた個所で
ある。用いる導電基材11は第1の製造方法にお
けるA1工程で用いたものと同じであつてよく、
また、レジストマスクの形成方法等はA2工程の
場合と同様であればよい。
B2工程においては、レジストマスク13が形
成されていない導電基材11表面に、めつき法に
よつて、導体回路層14が形成される(第15
図)。
この場合の形成方法は、第1の製造方法におけ
るA3工程を適用すればよい。
B3工程においては、A4工程と同様にして、レ
ジストマスク13を剥離除去し、第16図に示し
たように、導電基材11の表面に導体回路層14
のみを残置せしめる。
B4工程においては、第17図に示したように、
導体回路層14の表面と露出した導電基材11の
表面に、金属薄膜12を形成する。
この場合、金属薄膜12の形成に際しては、
A1工程およびA3工程で説明したような高速めつ
き法を適用することが好ましい。
B5工程においては、第18図に示したように、
B4工程で得られた板体と絶縁基材15とから両
者を圧着または加熱圧着して積層体が製造され
る。用いる絶縁基材15や金属薄膜12の表面へ
の粗面化処理等はA5工程の場合と同様であつて
よい。
B6工程においては、A6工程の場合と同様にし
て、B5工程で製造された積層体から、第19図
で示したように、導電基材11のみを剥離除去す
る。
かくして、得られた板体の両面には、導体回路
層14の表面と金属薄膜12の表面が露出する。
ついで、第20図で示したように、所定の個所
にスルーホール用穴16が穿設され、その後、無
電解めつきを施して、スルーホール用穴16の壁
面に導電性を付与する。
B7工程においては、第21図に示したように、
金属薄膜12および導体回路層14の表面のう
ち、表面実装部品を実装するときの半田付け端子
部になるべき個所およびスルーホールランドを除
いた個所に、レジストマスク17のパターンを形
成する。これは、前述したA7工程と同様に行な
われる。ついで、必要により、更に電解めつきを
施して、レジスタマスク17が形成されていない
個所に金属めつき層18を形成する(第22図)。
B8工程においては、A8工程の場合と同様にし
て、第23図に示したように、金属めつき層18
の上に、電解めつき法で半田層19が形成され
る。
ついで、B9工程において、第24図に示した
ように、レジストマスク17が剥離除去され、更
に、第25図に示したように、前記剥離除去によ
つて露出した金属薄膜12の部分と導体回路層1
4の表面の一部がエツチング除去される。この方
法は、第1の製造方法のA9工程の場合と同様に
行なわれる。
そして最後に、B10工程においては、第26図
に示したように、A10工程の場合と同様にして、
永久レジスト層20が形成される。
(発明の実施例) 第1の製造方法によつて、以下の工程でプリン
ト配線板を製造した。
(1) A1工程 導電基材としてハードニング処理を施した
SUS630の単板を用意し、その表面にオシレー
シヨン付ロータリ羽布研磨装置を用いて研磨処
理を施し、0.1μmの表面粗度にした。ついで、
硫酸濃度200g/、銅濃度0.5mol/の硫酸
銅めつき浴を用い、極間距離11mm、電流密度
0.8A/cm2、接液スピード5m/secで高速めつ
きを行ない、厚み3μmの銅薄膜を形成した。
(2) A2工程 A1工程で形成した銅薄膜の表面に、ドライ
フイルムをレジスト剤として厚み50μmのレジ
ストマスクのパターンを形成した。
(3) A3工程 硫酸濃度200g/、銅濃度0.5mol/の硫
酸銅めつき浴を用い、極間距離11mm、電流密度
0.8A/cm2、接液スピード7m/secの条件で高
速めつきを行ない、前記レジストマスクパター
ン以外の個所に厚み35μmの銅層を導体回路層
として形成した。ついで、硫酸銅100g/、
硫酸50g/、硫酸カリウム30g/の混合液
を用いたノジユラめつきを行ない、前記導体回
路層の表面に厚み3μmで銅を堆積せしめて粗
面化した。
(4) A4工程 A3工程で得られた板体を、2%苛性ソーダ
水溶液から成る剥離液に浸漬して、前記レジス
トマスクを剥離除去した。
(5) A5工程 A4工程で形成された導体回路層側の表面に、
ガルス繊維−エポキシ樹脂板(商品名:GFPL
−170三菱瓦斯化学社製)の絶縁基材を当接し、
全体を温度170℃、圧40Kg/cm2で熱圧着した。
(6) A6工程 A5工程で得られた積層体からSUS630の単板
のみを剥離した。ガラス繊維−エポキシ樹脂板
の表面は、全面が銅薄膜で被覆されていた。
(7) A7工程 A6工程で得られた板体に電気ドリルで孔径
0.8mmのスルーホール用穴を穿設し、更に、無
電解めつきを施して、スルーホール用穴の壁面
に導電性を付与したのち、銅薄膜の表面に、ド
ライフイルムをレジスト剤として厚み38μmの
レジストマスクのパターンを形成した。
ついで、硫酸190g/、硫酸銅85g/の
硫酸銅めつき浴、電流密度3.0A/dm2の条件
で電解めつきを行ない、スルーホールの壁面に
厚み10μmの銅めつき層を形成した。
(8) A8の工程 HBF4240g/、Sn2+12.5g/、Pb2+9
g/から成る半田めつき浴を用い、電流密度
1.5A/dm2で平均膜厚14μm、最低膜厚9μmを
目標にしてめつき処理を施し、A7工程で形成
したレジストマスクのパターン以外の個所に半
田めつき層を形成した。
(9) A9工程 ついで、約2%の苛性ソーダ液を用いてレジ
ストマスクを剥離除去し、更に、43.3g/、
のCu(NH3)4Cl2液を用いて、銅薄膜をエツチ
ング除去した。
(10) A10工程 ついで、所定のフラツクスを塗布し温度220
℃の雰囲気下に約10秒間放置したのち、半田め
つき層以外の個所にS−40S(太陽インキ社製)
を印刷して永久レジスト層を形成した。
得られたプリント配線板の半田めつき層の厚
みを測定したところ、最低膜厚は10μm、最高
膜厚は15μmであつた。
ちなみに、第27図乃至第37図で説明した
従来のSCL法で形成した半田層の場合、A8工
程と同様に平均膜厚14μm、最低膜厚9μmを目
標としたにもかかわらず、最低膜厚は2μm、
最高膜厚は100μmであつた。
(発明の効果) 以上の説明で明らかなように、本発明方法によ
れば、半田付け接続部を形成すべき表面には、共
通する状態で金属薄膜が形成されているので、仮
に上記半田付け接続部が分散・孤立していても、
前記金属薄膜を陰極とする電解めつき法によりそ
の個所に半田めつき層を形成することができる。
そして、この半田層は電解めつき法で形成され
るため、その膜厚のばらつきは小さく、しかもめ
つき条件を変えることにより任意の膜厚にするこ
とができる。
したがつて、表面実装部品の実装時に、従来の
SCL法の場合のような半田層の厚みのばらつきに
基づくマンハツタン現象やチツプの破壊等の不都
合は解消される。
また、永久レジスト層と半田めつき層との間に
段差が生じないように半田めつき層を形成できる
ので、摺動する部分の接続用のプリント配線板を
製造することもできる。
更には、半田めつき層の高さを突出させ、
TABやFPCのような接続方法に使用される異方
性電気伝導樹脂を用いた実装用のプリント配線板
にすることもできる。
このように、本発明方法は、表面実装部品との
接続の信頼性が要求される表面実装基板、とくに
両面実装基板、高密度実装基板の製造に好適で、
その工業価値は極めて大である。
【図面の簡単な説明】
第1図乃至第13図は本発明の第1の製造方法
における各工程を例示する説明図、第14図乃至
第26図は本発明の第2の製造方法の各工程を例
示する説明図、第27図〜第37図は従来のSCL
法における各工程を例示する説明図である。 11……導電基材、12……金属薄膜、13…
…レジストマスク、14……導体回路層、15…
…絶縁基材、16……スルーホール用穴、17…
…レジストマスク、18……金属めつき層、19
……半田層、20……永久レジスト層。

Claims (1)

  1. 【特許請求の範囲】 1 平板状導電基材の表面に金属薄膜を形成する
    工程;前記金属薄膜の表面のうち導体回路を形成
    すべき個所を除いた個所に、レジストマスクのパ
    ターンを形成する工程;前記導体回路を形成すべ
    き個所に、めつき法により、導体回路層を形成す
    る工程;前記レジストマスクのパターンを剥離除
    去する工程;前記導体回路層側の表面に絶縁基材
    を圧着または加熱圧着して積層体とする工程;前
    記積層体から前記平板状導電基材のみを剥離除去
    する工程;露出した金属薄膜の表面のうち半田付
    け端子部を形成すべき個所を除いた個所にレジス
    トマスクのパターンを形成する工程;前記半田付
    け端子部を形成すべき個所に、電解めつき法によ
    り、半田層を形成する工程;半田付け端子部を形
    成すべき個所を除いた個所に形成されている前記
    レジストマスクを剥離除去したのち、露出した金
    属薄膜を更にエツチング除去する工程;ならび
    に、前記半田層が形成されていない個所に永久レ
    ジスト層を形成する工程;を具備することを特徴
    とするプリント配線板の製造方法。 2 平板上導電基材の表面に金属薄膜を形成する
    工程;前記金属薄膜の表面のうち導体回路を形成
    すべき個所を除いた個所に、レジストマスクのパ
    ターンを形成する工程;前記導体回路を形成すべ
    き個所に、めつき法により、導体回路層を形成す
    る工程;前記レジストマスクのパターンを剥離除
    去する工程;前記導体回路層側の表面に絶縁基材
    を圧着または加熱圧着して積層体とする工程;前
    記積層体から前記平板上導電基材のみを剥離除去
    する工程;露出した金属薄膜の所定個所にスルー
    ホールを穿設する工程;前記スルーホールに、無
    電解めつきにより導電性を付与する工程;前記露
    出した金属薄膜の表面のうち半田付け端子部を形
    成すべき個所およびスルーホールランドを除いた
    個所にレジストマスクのパターンを形成する工
    程;前記半田付け端子部を形成すべき個所および
    スルーホールランドに、電解めつき法により、半
    田層を形成する工程;半田付け端子部を形成すべ
    き個所およびスルーホールランドを除いた個所に
    形成されている前記レジストマスクを剥離除去し
    たのち、露出した金属薄膜を更にエツチング除去
    する工程;ならびに、前記半田層が形成されてい
    ない個所に永久レジスト層を形成する工程;を具
    備する請求項1記載のプリント配線板の製造方
    法。 3 平板状導電基材の表面のうち導体回路を形成
    すべき個所を除いた個所に、レジストマスクのパ
    ターンを形成する工程;前記導体回路を形成すべ
    き個所に、めつき法により、導体回路層を形成す
    る工程;前記レジストマスクのパターンを剥離除
    去する工程;前記導体回路層の表面と露出した平
    板状導電基材の表面に金属薄膜を形成する工程;
    前記金属薄膜側の表面に絶縁基材を圧着または加
    熱圧着して積層体とする工程;前記積層体から前
    記平板状導電基材のみを剥離除去する工程;露出
    した導体回路層と金属薄膜とから成る表面のう
    ち、半田付け端子部を形成すべき個所以外の個所
    にレジストマスクのパターンを形成する工程;前
    記半田付け端子部を形成すべき個所に、電解めつ
    き法により、半田層を形成する工程;半田付け端
    子部を形成すべき個所を除いた個所に形成されて
    いる前記レジストマスクを剥離除去したのち、露
    出した金属薄膜を更にエツチング除去する工程;
    ならびに、前記半田層が形成されていない個所に
    永久レジスト層を形成する工程;を具備すること
    を特徴とするプリント配線板の製造方法。 4 平板状導電基材の表面のうち導体回路を形成
    すべき個所を除いた個所に、レジストマスクのパ
    ターンを形成する工程;前記導体回路を形成すべ
    き個所に、めつき法により、導体回路層を形成す
    る工程;前記レジストマスクのパターンを剥離除
    去する工程;前記導体回路層の表面と露出した平
    板上導電基材の表面に金属薄膜を形成する工程;
    前記金属薄膜側の表面に絶縁基材を圧着または加
    熱圧着して積層体とする工程;前記積層体から前
    記平板状導電基材のみを剥離除去する工程;前記
    露出した導体回路層と金属薄膜とから成る表面の
    所定個所にスルーホールを穿設する工程;前記ス
    ルーホールに、無電解めつきにより導電性を付与
    する工程;前記露出した導体回路層と金属薄膜と
    から成る表面のうち、半田付け端子部を形成すべ
    き個所およびスルーホールランド以外の個所にレ
    ジストマスクのパターンを形成する工程;前記半
    田付け端子部を形成すべき個所およびスルーホー
    ルランドに、電解めつき法により、半田層を形成
    する工程;半田付け端子部を形成すべき個所およ
    びスルーホールランドを除いた個所に形成されて
    いる前記レジストマスクを剥離除去したのち、露
    出した金属薄膜を更にエツチング除去する工程;
    ならびに、前記半田層が形成されていない個所に
    永久レジスト層を形成する工程;を具備する請求
    項3記載のプリント配線板の製造方法。
JP31384188A 1988-12-14 1988-12-14 プリント配線板の製造方法 Granted JPH02159789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31384188A JPH02159789A (ja) 1988-12-14 1988-12-14 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31384188A JPH02159789A (ja) 1988-12-14 1988-12-14 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH02159789A JPH02159789A (ja) 1990-06-19
JPH0512878B2 true JPH0512878B2 (ja) 1993-02-19

Family

ID=18046154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31384188A Granted JPH02159789A (ja) 1988-12-14 1988-12-14 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH02159789A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138941A (ja) * 1994-09-12 1996-05-31 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
JP4056952B2 (ja) * 1994-09-12 2008-03-05 松下電器産業株式会社 積層型セラミックチップインダクタの製造方法
JP4534575B2 (ja) * 2004-04-23 2010-09-01 パナソニック電工株式会社 配線基板の製造方法
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Bga 패키지 기판 및 그 제조방법
JP2008529283A (ja) * 2005-01-24 2008-07-31 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
US20080136041A1 (en) 2006-01-24 2008-06-12 Tessera Interconnect Materials, Inc. Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP2007067276A (ja) * 2005-09-01 2007-03-15 Nippon Avionics Co Ltd プリント配線板とその製造方法
KR100836653B1 (ko) 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR100966336B1 (ko) * 2008-04-07 2010-06-28 삼성전기주식회사 고밀도 회로기판 및 그 형성방법
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
JP2011134758A (ja) * 2009-12-22 2011-07-07 Meiko:Kk プリント基板の製造方法及びプリント基板
JP5613874B2 (ja) * 2010-07-26 2014-10-29 並木精密宝石株式会社 円筒状マイクロパターンコイル及びそれを用いた円筒型マイクロモータ
JPWO2015107618A1 (ja) * 2014-01-14 2017-03-23 株式会社メイコー プリント配線板の製造方法
CN113227460A (zh) * 2019-01-10 2021-08-06 松下知识产权经营株式会社 镀敷用图案版以及布线基板的制造方法
CN113260740B (zh) * 2019-01-10 2024-12-17 松下知识产权经营株式会社 镀敷用图案版以及布线基板的制造方法

Also Published As

Publication number Publication date
JPH02159789A (ja) 1990-06-19

Similar Documents

Publication Publication Date Title
CA1060586A (en) Printed circuit board plating process
KR100814564B1 (ko) 프린트 배선 기판의 제조 방법
US4889584A (en) Method of producing conductor circuit boards
JPH06318783A (ja) 多層回路基板の製造方法
JP2005210058A (ja) プリント配線基板、その製造方法および回路装置
JPH02159789A (ja) プリント配線板の製造方法
US20080236872A1 (en) Printed Wiring Board, Process For Producing the Same and Semiconductor Device
JP3075484B2 (ja) プリント配線板の製造方法
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
US7307022B2 (en) Method of treating conductive layer for use in a circuitized substrate and method of making said substrate having said conductive layer as part thereof
JP3953252B2 (ja) クロメート系防錆膜の除去方法および配線基板の製造方法
US4968398A (en) Process for the electrolytic removal of polyimide resins
JPH1187910A (ja) プリント配線板およびその製造方法
JPH0573359B2 (ja)
JPH0194695A (ja) 導体回路板の製造方法
JP2922589B2 (ja) 多層回路基板の製造方法
JPH1168308A (ja) 配線基板の製造方法
JPH0653640A (ja) プリント配線板及びその製造方法
JP3176713B2 (ja) 多層プリント配線板用基板
JPH06216520A (ja) 多層プリント基板の製造方法
JPWO2000052977A1 (ja) 多層配線基板の製造方法
JPS63296963A (ja) 記録電極板の製造方法
JPH0521951A (ja) 銅張積層板用銅箔
JPH01154591A (ja) 導体回路板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees