JPH05129204A - 多結晶シリコン膜の形成方法 - Google Patents
多結晶シリコン膜の形成方法Info
- Publication number
- JPH05129204A JPH05129204A JP3319781A JP31978191A JPH05129204A JP H05129204 A JPH05129204 A JP H05129204A JP 3319781 A JP3319781 A JP 3319781A JP 31978191 A JP31978191 A JP 31978191A JP H05129204 A JPH05129204 A JP H05129204A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film
- pattern
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明は、多結晶シリコン膜中の結晶を成長
させることで膜表面に突起を形成して、多結晶シリコン
膜の表面積を大きくし、結合容量の増大化を図る。 【構成】 第１の工程で、多結晶シリコン膜１４中に不
純物として、例えばリンを導入する。次いで第２の工程
で、不純物を導入した多結晶シリコン膜１４よりなる多
結晶シリコンパターン１６を熱処理することにより、当
該多結晶シリコンパターン１６中の結晶粒１７を成長さ
せて、多結晶シリコンパターン１６の表面に突起１８を
形成する。
させることで膜表面に突起を形成して、多結晶シリコン
膜の表面積を大きくし、結合容量の増大化を図る。 【構成】 第１の工程で、多結晶シリコン膜１４中に不
純物として、例えばリンを導入する。次いで第２の工程
で、不純物を導入した多結晶シリコン膜１４よりなる多
結晶シリコンパターン１６を熱処理することにより、当
該多結晶シリコンパターン１６中の結晶粒１７を成長さ
せて、多結晶シリコンパターン１６の表面に突起１８を
形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子等の多結晶
シリコン膜の形成方法に関する。
シリコン膜の形成方法に関する。
【０００２】
【従来の技術】不揮発性記憶素子に用いられる２層多結
晶シリコン（ｐｏｌｙ−Ｓｉ）構造では、フローティン
グゲートとコントロールゲートとの間の接合容量を大き
くすることが、書き込み特性を向上させる上で重要であ
る。そこで、フローティングゲートとコントロールゲー
トとの間に形成される層間絶縁膜を、酸化シリコン膜と
窒化シリコン膜と酸化シリコン膜とを順に積層した、い
わゆるＯＮＯ構造で形成することにより、書き込み特性
を向上させている。またはフローティングゲートの面積
を大きくすることにより、書き込み特性を向上させてい
る。
晶シリコン（ｐｏｌｙ−Ｓｉ）構造では、フローティン
グゲートとコントロールゲートとの間の接合容量を大き
くすることが、書き込み特性を向上させる上で重要であ
る。そこで、フローティングゲートとコントロールゲー
トとの間に形成される層間絶縁膜を、酸化シリコン膜と
窒化シリコン膜と酸化シリコン膜とを順に積層した、い
わゆるＯＮＯ構造で形成することにより、書き込み特性
を向上させている。またはフローティングゲートの面積
を大きくすることにより、書き込み特性を向上させてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、層間絶
縁膜をＯＮＯ構造で形成したのでは、書き込み特性の大
幅な向上ができない。また、フローティングゲートの面
積を大きくすることは、素子の微細化とは相反するため
に、高集積化する半導体装置に適用することは困難であ
る。
縁膜をＯＮＯ構造で形成したのでは、書き込み特性の大
幅な向上ができない。また、フローティングゲートの面
積を大きくすることは、素子の微細化とは相反するため
に、高集積化する半導体装置に適用することは困難であ
る。
【０００４】本発明は、パターンの表面積を大きくした
多結晶シリコン膜の形成方法を提供することを目的とす
る。
多結晶シリコン膜の形成方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた多結晶シリコン膜の形成方法であ
る。すなわち、第１の工程で、多結晶シリコン膜中に不
純物を導入する。次いで第２の工程で、不純物を導入し
た多結晶シリコン膜を熱処理することにより、当該多結
晶シリコン膜中の結晶粒を成長させて、多結晶シリコン
膜の表面に突起を形成する。
成するためになされた多結晶シリコン膜の形成方法であ
る。すなわち、第１の工程で、多結晶シリコン膜中に不
純物を導入する。次いで第２の工程で、不純物を導入し
た多結晶シリコン膜を熱処理することにより、当該多結
晶シリコン膜中の結晶粒を成長させて、多結晶シリコン
膜の表面に突起を形成する。
【０００６】
【作用】上記多結晶シリコンパターンの形成方法では、
多結晶シリコン膜中に不純物を導入してから熱処理を行
うことにより、多結晶シリコン膜中の結晶が成長して大
きくなって、多結晶シリコン膜の表面に突起が形成され
る。この結果、多結晶シリコン膜の表面積が大きくな
る。
多結晶シリコン膜中に不純物を導入してから熱処理を行
うことにより、多結晶シリコン膜中の結晶が成長して大
きくなって、多結晶シリコン膜の表面に突起が形成され
る。この結果、多結晶シリコン膜の表面積が大きくな
る。
【０００７】
【実施例】本発明の実施例を図１に示す形成工程図によ
り説明する。まず図の（１）に示すように、通常の製造
プロセスによって、基板１１の上層に素子分離領域１２
を形成し、さらに素子分離領域１２間の基板１１の上面
にゲート絶縁膜１３を形成する。その後、例えば化学的
気相成長法によって、素子分離領域１２とゲート絶縁膜
１３との上面に多結晶シリコン膜１４を例えば１００ｎ
ｍの厚さに形成する。
り説明する。まず図の（１）に示すように、通常の製造
プロセスによって、基板１１の上層に素子分離領域１２
を形成し、さらに素子分離領域１２間の基板１１の上面
にゲート絶縁膜１３を形成する。その後、例えば化学的
気相成長法によって、素子分離領域１２とゲート絶縁膜
１３との上面に多結晶シリコン膜１４を例えば１００ｎ
ｍの厚さに形成する。
【０００８】その後図の（２），（３）に示す第１の工
程で、多結晶シリコン膜１４中に不純物を導入する。不
純物の導入方法としては、例えば、リン拡散処理による
方法がある。この場合には、まず（２）に示すように、
例えば化学的気相成長法によって、多結晶シリコン膜１
４の上面に、例えば８Ω・ｃｍのＰＳＧ膜（リンシリケ
ートガラス）１５を、１００ｎｍの厚さに形成する。そ
の後、９５０℃の窒素雰囲気中で５分間のアニール処理
を行う。
程で、多結晶シリコン膜１４中に不純物を導入する。不
純物の導入方法としては、例えば、リン拡散処理による
方法がある。この場合には、まず（２）に示すように、
例えば化学的気相成長法によって、多結晶シリコン膜１
４の上面に、例えば８Ω・ｃｍのＰＳＧ膜（リンシリケ
ートガラス）１５を、１００ｎｍの厚さに形成する。そ
の後、９５０℃の窒素雰囲気中で５分間のアニール処理
を行う。
【０００９】次いで（３）に示すように、９５０℃に加
熱した三塩化酸化リン（ＰＯＣｌ3 ）雰囲気中で２０分
間のリン拡散処理を行う。上記リン拡散処理では、多結
晶シリコン膜１４中に拡散するリン濃度を７×１０20／
ｃｍ3 以上１×１０21／ｃｍ3 以下に設定する。続いて
９５０℃の窒素雰囲気中で１０分間のアニール処理を行
う。なお上記各アニール処理とリン拡散処理とは、同一
炉内で連続的に行う。そして上記一連の熱処理によっ
て、多結晶シリコン膜１４の結晶が成長する。その後ラ
イトエッチング（例えばフッ化水素酸によるウェットエ
ッチング）によって、ＰＳＧ膜１５（２点鎖線で示す部
分）を除去する。
熱した三塩化酸化リン（ＰＯＣｌ3 ）雰囲気中で２０分
間のリン拡散処理を行う。上記リン拡散処理では、多結
晶シリコン膜１４中に拡散するリン濃度を７×１０20／
ｃｍ3 以上１×１０21／ｃｍ3 以下に設定する。続いて
９５０℃の窒素雰囲気中で１０分間のアニール処理を行
う。なお上記各アニール処理とリン拡散処理とは、同一
炉内で連続的に行う。そして上記一連の熱処理によっ
て、多結晶シリコン膜１４の結晶が成長する。その後ラ
イトエッチング（例えばフッ化水素酸によるウェットエ
ッチング）によって、ＰＳＧ膜１５（２点鎖線で示す部
分）を除去する。
【００１０】次いで図の（４）に示すように、通常のホ
トリソグラフィーとエッチングとによって、上記処理を
行った多結晶シリコン膜１４で多結晶シリコンパターン
１６を形成する。
トリソグラフィーとエッチングとによって、上記処理を
行った多結晶シリコン膜１４で多結晶シリコンパターン
１６を形成する。
【００１１】その後図の（５）に示す第２の工程で、上
記処理を行った基板１１を、１０００℃以上１２００℃
以下の温度で熱処理を行う。この熱処理によって、多結
晶シリコンパターン１６の結晶粒１７が大きく成長し、
当該多結晶シリコンパターン１６の表面は成長した結晶
粒１７によって突起１８が形成される。なおこの熱処理
によって、例えば多結晶シリコンパターン１６の表面に
は酸化シリコン膜１９が形成される。この酸化シリコン
膜１９は、例えば不揮発性記憶素子のフローティングゲ
ートとコントロールゲートとの間の層間ゲート酸化膜と
して用いることができる。
記処理を行った基板１１を、１０００℃以上１２００℃
以下の温度で熱処理を行う。この熱処理によって、多結
晶シリコンパターン１６の結晶粒１７が大きく成長し、
当該多結晶シリコンパターン１６の表面は成長した結晶
粒１７によって突起１８が形成される。なおこの熱処理
によって、例えば多結晶シリコンパターン１６の表面に
は酸化シリコン膜１９が形成される。この酸化シリコン
膜１９は、例えば不揮発性記憶素子のフローティングゲ
ートとコントロールゲートとの間の層間ゲート酸化膜と
して用いることができる。
【００１２】上記図１の（２），（３）で説明した工程
の代わりに、図２に示すように、イオン注入によって、
多結晶シリコン膜１４の上層に例えばリン（Ｐ+ ）を導
入することも可能である。この場合のイオン注入条件と
しては、例えば、注入エネルギーを５０ｋｅＶ〜６０ｋ
ｅＶ，ドーズ量を７×１０20／ｃｍ3 〜１×１０21／ｃ
ｍ3 に設定する。上記イオン注入を行った後に、９５０
℃の窒素雰囲気中で１０分間のアニール処理を行って、
多結晶シリコン膜１４に生じた結晶欠陥等を解消する。
その後、ライトエッチング（例えばフッ化水素酸による
ウェットエッチング）によって、多結晶シリコン膜１４
の表面に生じた自然酸化膜（図示せず）を除去する。
の代わりに、図２に示すように、イオン注入によって、
多結晶シリコン膜１４の上層に例えばリン（Ｐ+ ）を導
入することも可能である。この場合のイオン注入条件と
しては、例えば、注入エネルギーを５０ｋｅＶ〜６０ｋ
ｅＶ，ドーズ量を７×１０20／ｃｍ3 〜１×１０21／ｃ
ｍ3 に設定する。上記イオン注入を行った後に、９５０
℃の窒素雰囲気中で１０分間のアニール処理を行って、
多結晶シリコン膜１４に生じた結晶欠陥等を解消する。
その後、ライトエッチング（例えばフッ化水素酸による
ウェットエッチング）によって、多結晶シリコン膜１４
の表面に生じた自然酸化膜（図示せず）を除去する。
【００１３】次いで上記図１の（４）で説明した以降の
工程を行って、多結晶シリコンパターン１６を形成し、
さらに前記説明した熱処理を行って当該多結晶シリコン
パターン１６の表面に突起１８を形成する。
工程を行って、多結晶シリコンパターン１６を形成し、
さらに前記説明した熱処理を行って当該多結晶シリコン
パターン１６の表面に突起１８を形成する。
【００１４】
【発明の効果】以上、説明したように本発明によれば、
多結晶シリコン膜に不純物を導入して熱処理することに
より、多結晶シリコン膜の表面に突起を形成したので、
この多結晶シリコン膜を用いて多結晶シリコンパターン
を形成した場合には、当該多結晶シリコンパターンの表
面積が広くなる。したがって、この多結晶シリコンパタ
ーンをＤＲＡＭのキャパシタに用いた場合には、蓄積容
量が大きくなる。またフローティングゲート型記憶装置
に用いた場合には、制御電極とフローティングゲート電
極間の結合容量が大きくなるので、キャリアの注入効率
が高まる。
多結晶シリコン膜に不純物を導入して熱処理することに
より、多結晶シリコン膜の表面に突起を形成したので、
この多結晶シリコン膜を用いて多結晶シリコンパターン
を形成した場合には、当該多結晶シリコンパターンの表
面積が広くなる。したがって、この多結晶シリコンパタ
ーンをＤＲＡＭのキャパシタに用いた場合には、蓄積容
量が大きくなる。またフローティングゲート型記憶装置
に用いた場合には、制御電極とフローティングゲート電
極間の結合容量が大きくなるので、キャリアの注入効率
が高まる。
【図１】実施例の形成工程図である。
【図２】不純物を導入する別の方法の説明図である。
１４ 多結晶シリコン膜 １５ ＰＳ
Ｇ膜 １７ 結晶粒 １８ 突起
Ｇ膜 １７ 結晶粒 １８ 突起
Claims (1)
- 【請求項１】 多結晶シリコン膜中に不純物を導入する
第１の工程と、 前記不純物を導入した多結晶シリコン膜を熱処理するこ
とにより、当該多結晶シリコン膜中の結晶粒を成長させ
て、多結晶シリコン膜の表面に突起を形成する第２の工
程とよりなることを特徴とする多結晶シリコン膜の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3319781A JPH05129204A (ja) | 1991-11-07 | 1991-11-07 | 多結晶シリコン膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3319781A JPH05129204A (ja) | 1991-11-07 | 1991-11-07 | 多結晶シリコン膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129204A true JPH05129204A (ja) | 1993-05-25 |
Family
ID=18114120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3319781A Pending JPH05129204A (ja) | 1991-11-07 | 1991-11-07 | 多結晶シリコン膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129204A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792700A (en) * | 1996-05-31 | 1998-08-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
-
1991
- 1991-11-07 JP JP3319781A patent/JPH05129204A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792700A (en) * | 1996-05-31 | 1998-08-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| US6048781A (en) * | 1996-05-31 | 2000-04-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| JP2658824B2 (ja) | 半導体装置の製造方法 | |
| JPH09298278A (ja) | 容量素子及びその製造方法 | |
| JPH07211871A (ja) | 半導体素子の電荷貯蔵電極形成方法 | |
| JP2674963B2 (ja) | Ｄｒａｍセルのキャパシター製造方法 | |
| JP2671833B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0766369A (ja) | 半導体装置の製造方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| JP2894361B2 (ja) | 半導体装置およびその製造方法 | |
| JP3173472B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JP3075620B2 (ja) | 半導体装置の製造方法 | |
| US6146966A (en) | Process for forming a capacitor incorporated in a semiconductor device | |
| US5744391A (en) | Method to improve isolation between EEPROM devices via a field oxide anneal | |
| JP2910422B2 (ja) | 半導体装置の製造方法 | |
| JPH01184957A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3128904B2 (ja) | 多結晶シリコンパターンの形成方法 | |
| JPH03234051A (ja) | 容量素子の製造方法 | |
| JP3116048B2 (ja) | 強誘電体層を有する半導体素子及びその製法 | |
| JPH08148584A (ja) | 半導体装置とその製造方法 | |
| JP3027743B2 (ja) | Ｄｒａｍ用スタック状コンデンサの製造法 | |
| JP3078109B2 (ja) | 半導体装置の製造方法 | |
| JP2661778B2 (ja) | 電気的消去可能不揮発性半導体記憶装置およびその製造方法 | |
| JP3196373B2 (ja) | 半導体装置の製造方法 |