JPH08148584A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置、特に不揮発性半導体記憶装置に
おいて、データ消去などの動作速度が早く、製造工程が
少なく、精度の良い構造を得る。また、その構造の装置
を得るための製造方法を得る。 【構成】 半導体基板１上にトンネル酸化膜となる第一
の絶縁層８を形成し、この第一の絶縁層８上にフローテ
ィングゲートとなるアモルファスシリコン層を形成し、
これを真空中で熱処理することによって、少なくとも表
面を多結晶シリコンに変化させ、表面に凹凸を持つ第一
のシリコン層１０を形成し、表面積の大きな電極を得、
この上に、第二の絶縁層１１、コントロールゲートとな
る多結晶シリコンから成る第二のシリコン層１２を、第
二の絶縁層１１の上面下面、および第二のシリコン層１
２の下面の形状を、第一のシリコン層１０の粗面化面１
４の形状に沿って凹凸に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、不揮発性半導体記憶
装置等の半導体装置、及びその製造方法に関するもので
ある。

【０００２】

【従来の技術】図５は例えば特開昭６０−１８９６８号
公報に示された従来のフラッシュメモリなどの半導体装
置を示す断面図であり、図において、１は半導体基板、
２は半導体基板１上に形成された第一の絶縁層、３は第
一の絶縁層２上に形成された層であり、粗面化表面６を
持つフローティングゲートとなる第一のシリコン層、４
は第一のシリコン層３上に形成された第二の絶縁層、５
はこの第二の絶縁層４上に形成されたコントロールゲー
トとなる第二のシリコン層を示している。

【０００３】また、この半導体装置の製造方法について
図５、図６（ａ）ないし図６（ｄ）を用いて簡潔に説明
すると、次のような４段階の工程になる。まず、第一の
工程において、半導体基板１上に第一の絶縁層２を介し
て多結晶シリコンからなる第一のシリコン層３を形成す
る（図６（ａ））。次に、第二の工程において、この第
一のシリコン層３の上部を酸化し、二酸化シリコン層７
を形成する（図６（ｂ））。その後、第三の工程におい
て二酸化シリコン層７を除去することで、残された第一
のシリコン層３の上面６は凹凸を持った層となっている
（図６（ｃ））。次に、第四の工程において、第一のシ
リコン層３上に第二の絶縁層４を形成し（図６
（ｄ））、さらに多結晶シリコンからなる第二のシリコ
ン層５を形成すると図５に示すような構造の半導体装置
が得られる。

【０００４】このように半導体装置、特にフラッシュメ
モリを構成することの利点は、第一のシリコン層３の上
面に凹凸を形成したことで、この面の形状に沿って第二
のシリコン層５も形成されるため、第一、第二のシリコ
ン層３、５間に形成された第二の絶縁層４にかかる所定
の印加電圧に対し、これを横切る双方のトンネル電気伝
導を互いに緊密にすることのできる装置が得られ、特
に、不揮発性半導体記憶装置において問題となるデータ
消去（フローティングゲートからの電子の引き抜き等）
の速度が、ゲート電極の表面積を拡大できたことによ
り、大きくなるという点であり、フローティングゲート
の荷電、放電に必要な印加電圧の絶対値が等しくなると
いう点であった。

【０００５】また、第一のシリコン層３の上部に凹凸を
持たせるため、加熱処理によって酸化を行なうが、シリ
コンを酸化させる処理は他の処理（例えば、ＣＶＤ法、
スパッタリング法等の成膜処理）と比較すると比較的長
い処理時間を要するため、膜厚の制御などが容易にな
り、また、フローティングゲート３、コントロールゲー
ト５間の容量が、それぞれのゲート電極の表面積拡大に
伴って大きくなり、フローティングゲート３と半導体基
板１間の容量はフローティングゲート３の上面を粗面化
したことに関わらず大きさに変化がないため、この半導
体装置における結合効率は大きくなり、従って装置の高
速動作が可能となるという利点もあった。

【０００６】

【発明が解決しようとする課題】従来の技術で図５に示
したような構造の半導体装置を製造する際、粗面化表面
６を持つ第一のシリコン層３を得るために、多結晶シリ
コン層を積層し、次にこの多結晶シリコン層の上部を熱
処理することで酸化させ、部分的に二酸化シリコン層を
形成し、さらに形成したシリコン酸化膜を除去するとい
う複雑な工程を経ていた。しかし、粗面化表面６を形成
するためには、上記のように多くの処理をしなくてはな
らない上、多結晶シリコンの酸化に必要な温度は極めて
高温であり、加えて、表面の凹凸を大きく形成しなくて
はならない場合は酸化時間をさらに長くしなくてはなら
なかった。また、半導体装置の製造過程において、その
温度を長時間にわたって高温に保った状態に置くことは
半導体装置構成物質の耐性悪化につながる等の問題があ
り、さらに、工程数が多いということは、完成した製品
の価格上昇につながり、消費者に低価格で良い品物を提
供することができなくなってしまうという問題があっ
た。

【０００７】この発明は上記のような問題点を解決する
ためになされたものであり、少ない処理で従来の技術に
示した半導体装置と同等、若しくはそれ以上の機能を持
つ半導体装置を得ることを目的とするとともに、また、
その製造方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、フローティングゲートとなるシリコン
層を、アモルファスシリコンによって形成し、その後、
真空雰囲気中で熱処理することで、少なくともアモルフ
ァスシリコン層の表面を多結晶シリコンに変化させるも
のである。

【０００９】さらに、この発明の請求項２に係る半導体
装置の製造方法は、フローティングゲートとなるシリコ
ン層形成のために、アモルファスシリコン層を形成し、
この層に対し真空雰囲気中で熱処理を行う工程を含むも
のである。

【００１０】

【作用】この発明の請求項１における半導体装置、特に
不揮発性半導体記憶装置は、少なくともフローティング
ゲートとなるシリコン層の上部に微細な単結晶シリコン
群から成る多結晶シリコンを生じさせ、シリコン層上
面、さらに、パターニング後に粗面化を行った場合は、
シリコン層側面においても凹凸を持つ構造とするもので
ある。

【００１１】この発明の請求項２に係る半導体装置の製
造方法は、フローティングゲートとなるシリコン層の上
面を凹凸を持つ粗面化された構造とする工程において、
少なくともアモルファスシリコン層の上部を微細な単結
晶シリコン群からなる多結晶シリコンに変化させること
で凹凸を形成し、このシリコン層上面、さらに、パター
ニング後に粗面化を行った場合は、シリコン層側面にお
いても粗面化した表面を持つシリコン層を形成するもの
である。

【００１２】

【実施例】

実施例１．以下、この発明の一実施例について、図１、
図２を参照して説明する。図１において、図１（ａ）
は、ワード線方向から見た断面図であり、図において、
１は半導体基板、８は半導体基板１の一主面上に形成さ
れたトンネル酸化膜となる第一の絶縁層、９はＬＯＣＯ
Ｓ（LOCAL OXIDATION OF SILICON) 法等を用いて絶縁物
質によって構成された素子分離領域、１０は少なくとも
半導体装置完成時において上面が多結晶シリコンによっ
て構成されている、フローティングゲートとなる第一の
シリコン層、１１はフローティングゲート上に形成され
た第二の絶縁層、１２は第二の絶縁層上に形成され、コ
ントロールゲートとなる第二のシリコン層、１３は上記
第一のシリコン層１０形成後に、第一のシリコン層１０
をパターニングすることによって生じた溝、１４は第一
のシリコン層の上面であり、粗面化された粗面化面を示
している。また、図１（ｂ）は図１（ａ）と同様の半導
体装置をビット線方向（ワード線に直交する方向）に見
た断面図を示しており、１５はボロン（Ｂ）、リン
（Ｐ）等のいずれかの不純物等が含まれたソース／ドレ
イン領域であり、その他、従来の技術の説明において用
いた符号、及び図１（ａ）に用いた符号と同一符号は、
同一、若しくは相当部分を示すものである。

【００１３】図１に示したように、この発明による半導
体装置、特に不揮発性半導体記憶装置は、フロティング
ゲートとなる第一のシリコン層１０の上面を粗面化面１
４としたことで、その上に形成される第二の絶縁層１
１、及びコントロールゲートとなる第二のシリコン層１
２も粗面化面１４に沿って表面に凹凸を持つ面とするも
のである。また、この発明では第一のシリコン層１０の
粗面化面１４の形成方法に特徴があり、この形成方法
は、次に示す通りである。

【００１４】図２は、この実施例の図１に示す半導体装
置の形成過程の一例を示すフロー断面図である。図にお
いて、１７はアモルファスシリコン層を示しており、そ
の他、従来例及び実施例の説明において示した符号と同
一符号は同一、若しくは相当部分を示すものである。ま
ず、図２（ａ）に示すように半導体基板１上に、熱酸化
法によってトンネル酸化膜となる絶縁層８を、またＬＯ
ＣＯＳ法によって素子分離領域９を形成し、これら絶縁
層を介して、フローティングゲートとなるアモルファス
シリコン層１７を均一な厚さに形成する。上記アモルフ
ァスシリコン層１７は、リン添加のアモルファスシリコ
ン層であり、この層は例えば、モノシラン（ＳｉＨ₄）
とホスフィン（ＰＨ₃）を用いて、５００〜５５０°Ｃ
でＣＶＤ（CHEMICAL VAPOR DEPOSITION）法によって形
成することができ、リン濃度についてはモノシランとホ
スフィンの流量比を変化させることで調節することが可
能である。また、リン以外の物質をフローティングゲー
トに添加することもあるが、ここでの詳しい説明は省略
する。

【００１５】次に、上記アモルファスシリコン層１７の
表面に、自然に生じた自然酸化膜を除去した後、半導体
基板１の周囲の雰囲気を０．２Ｔorr程度の真空に近づ
け、６００〜８００℃程度の温度で加熱することによ
り、少なくとも上記アモルファスシリコン層１７上部の
シリコンを結晶化させ、多結晶シリコンを形成する。多
結晶シリコンは微細な単結晶シリコンの集合体であり、
それぞれ単結晶の結晶方向は不規則であり、従ってこの
多結晶シリコンが形成されている部分の表面は、凹凸が
形成され、粗面化された状態となる（図２（ｂ））。加
えて、この熱処理の際の温度を高温とする程、粗面化の
度合いが大きくなり、また、あらかじめ半導体基板１を
モノシラン（ＳｉＨ₄）やジシラン（Ｓｉ₂Ｈ₆）雰囲気
にさらすことで、アモルファスシリコン層１７上面に初
期核を形成しておくことによっても粗面化の度合いが大
きくなる。

【００１６】上記のような、表層に多結晶シリコンを形
成することで、その表面に凹凸を形成する技術は、日経
マイクロデバイス１９９３年１１月号３０頁（図
（ｅ））に示されたように、ＤＲＡＭ（DINAMIC RANDAM
ACCESS MEMORY）のメモリセルのキャパシタの形成の際
に、最近になって用いられるようになった技術であり、
ＨＳＧ（HEMI SPHERICAL GRAIN）技術と呼ばれるもので
ある。また、同誌には、このＨＳＧ技術を用いると、同
じ投影面積を持つキャパシタのセルプレート、またはス
トレージノードを平行平板の電極として形成した場合と
比較すると、大幅に電極の面積を拡大でき、その結果、
実効的に容量を平行平板電極の場合の１．５倍に増やす
ことが可能であるとの記載がある。

【００１７】次に、上記のように上面を粗面化した第一
のシリコン層１０に対し、リソグラフィ工程及びドライ
エッチング工程によってパターニングを行い、フローテ
ィングゲートとして必要な領域のみを残し、図２（ｃ）
のような形状の第一のシリコン層１０を形成する。（図
２（ｃ）の場合は、溝１３が形成されている。）

【００１８】その後、リソグラフィ工程において形成し
たレジストを完全に除去し、上面を粗面化した第一のシ
リコン層１０、及び第一のシリコン層１０をパターニン
グすることによって生じた溝１３の底面上、及び側面に
第二の絶縁層１１を形成し、次に、この第二の絶縁層１
１上にコントロールゲートとなる多結晶シリコンから成
る第二のシリコン層１２を形成することで図１（ａ）に
示した構造が得られる。この第二の絶縁層１１は、表面
１４を粗面化した第一のシリコン層１０に密着して、均
一な厚さに形成され、膜の厚さは第一のシリコン層１０
と比較すると非常に薄いものである。また、第二の絶縁
層１１は、溝１３の底面及び側面を除いて、表面に第一
のシリコン層１０の表面１４と同様の凹凸を持つ層とな
っている。上記第二の絶縁層１１上に密着して形成され
るコントロールゲートとなる第二のシリコン層１２は、
第二の絶縁層１１の上面が、既に述べた様に凹凸を持っ
ているため、その下面には凹凸を持った層として形成さ
れ、その表面積は平行平板の場合よりも大きいものとな
っている。

【００１９】また、フローティングゲート（第一のシリ
コン層１０）、コントロールゲート（第二のシリコン層
１２）間に形成される絶縁層１１は、素子の縮小化に伴
って薄膜化する傾向にあり、リーク電流が発生する原因
となっていたが、単に一般的なシリコン酸化膜で絶縁層
１１を構成するのではなく、２層のシリコン酸化膜の間
にシリコン窒化膜が挟まった３層構造の絶縁層をもっ
て、絶縁層１１とすることで絶縁性を強化することが、
既に一般的に広く用いられている。尚、ここでは上記の
３層構造の絶縁層１１の成膜方法の説明は省略する。

【００２０】加えて、アモルファスシリコン層の１７形
成から、この層の表面を多結晶シリコンに変化させ、粗
面化し、粗面化面１４と第一のシリコン層１０を形成す
るまでを、同一反応容器内において連続的に処理した場
合は、アモルファスシリコン層１７表面に自然酸化膜が
形成されることはないため、自然酸化膜除去工程を省略
することが可能である。

【００２１】実施例２．次に、実施例２について、図３
ないし図４を用いて説明する。図３において、１８は第
一のシリコン層１０の表面の一部であるシリコン層側面
部、１９は第二のシリコン層１２の表面の一部であるシ
リコン層側面部を示しており、いずれも第一のシリコン
層１０の表面の凹凸に沿った形状をしている。その他、
従来の技術及び実施例１において示した記号と同一の記
号は同一、若しくは相当部分を示すものである。この実
施例２と先述の実施例１との違いは、実施例１において
形成された溝１３の側面の形状が垂直かつ平面であるの
に対し、実施例２において形成された溝１３の側面は、
図３に示した通り凹凸を持つ粗面であるという点であ
る。

【００２２】図３に示した半導体装置の製造方法は、次
のような方法である。まず、実施例１の図２（ａ）で示
した場合と同様に半導体基板１上にトンネル酸化膜とな
る絶縁層８、素子分離領域９をそれぞれ形成し、その上
にさらにアモルファスシリコン層１７を形成する（図４
（ａ））。その後、リソグラフィ工程及びドライエッチ
ング工程を経てパターニングを行い、アモルファスシリ
コン層１７を所望の形に形成する（図４（ｂ）の場合
は、溝１３がエッチングによって形成されている。）。

【００２３】次に、リソグラフィ工程において形成した
レジストを完全に除去し、実施例１（図２（ｂ））にお
いて行ったアモルファスシリコンの粗面化と同じ要領
で、アモルファスシリコン層１７に対し粗面化を行い、
第一のシリコン層１０を形成する。ここで、少なくとも
第一のシリコン層１０の上面は多結晶シリコンに変化さ
せ、表面１４が凹凸になった状態にする。また、前工程
においてアモルファスシリコン層１７に形成された溝１
３の側面部１８（シリコン層の側面部）についても粗面
化反応が起こり、凹凸が形成された状態となる（図４
（ｃ））。

【００２４】その後、実施例１と同様に第二の絶縁層１
１が、第一のシリコン層１０の粗面化面１４上及び溝１
３の側面及び底面に密着するように均一な厚さに形成さ
れ、この第二の絶縁層１１の上面の形状は第一のシリコ
ン層１０の表面の形状と同様に形成される。さらに、上
記第二の絶縁層１１上に多結晶シリコンによって第二の
シリコン層１２を実施例１と同様に形成し、この第二の
シリコン層１２の下面は、実施例１と同様に凹凸を持つ
形状となっている。また、溝１３の内部（シリコン層の
側面部１９）においても同様に凹凸が形成された状態と
なっている。

【００２５】このように形成した半導体装置は、実施例
に示した装置と同様に、動作速度の向上、リーク電流の
低減、製造工程（粗面化工程）における高温処理の回
避、従来の装置と比較して製造工程の簡略化が可能とな
る上に、フローティングゲート（第一のシリコン層１
０）をパターニングした後に、表面の粗面化を行うの
で、フローティングゲートの側面部１８にも凹凸を形成
することができ、実施例１で示した構造よりも、表面積
が大きくなっている分だけフローティングゲート、コン
トロールゲート間の容量が大きくなり、その結果、実施
例１よりも、さらに結合効率が大きくなって、装置の動
作速度が早くなるという利点を有している。

【００２６】

【発明の効果】以上のように、この発明の請求項１の発
明によれば、少ない工程数で、処理温度を比較的低温に
保ちつつフローティングゲートとなるシリコン層表面を
粗面化させ、フローティングゲート、コントロールゲー
ト間の容量を大きくできるように構成したので、装置が
安価にでき、また、精度の高いものが得られる。

【００２７】また、この発明の請求項２の発明によれ
ば、少ない工程数で、処理温度を比較的低温に保ちつつ
フローティングゲートとなるシリコン層表面を粗面化さ
せるという製造方法をとっているため、装置が安価にで
き、また、精度の高いものが得られる。

【図面の簡単な説明】

【図１】 発明の実施例１の半導体装置を示す断面図。

【図２】 発明の実施例１の半導体装置の製造工程を示
す断面図。

【図３】 発明の実施例２の半導体装置を示す断面図。

【図４】 発明の実施例２の半導体装置の製造工程を示
す断面図。

【図５】 従来の技術による半導体装置を示す断面図。

【図６】 従来の技術による半導体装置の製造工程を示
す断面図。

【符号の説明】

１．半導体基板、２．第一の絶縁層、３．第一の多結晶
シリコン層（フローティングゲート）、４．第二の絶縁
層、５．第二の多結晶シリコン層（コントロールゲー
ト）、６．粗面化表面、７．酸化シリコン層、８．絶縁
層、９．素子分離領域、１０．第一のシリコン層、１
１．絶縁層、１２．第二のシリコン層、１３．溝、１
４．粗面化面、１５．ソース／ドレイン領域、１６．絶
縁層、１７．アモルファスシリコン層、１８．シリコン
層側面部、１９．シリコン層側面部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板、この半導体基板の一主面に
   形成された第一の絶縁層を介して形成されたアモルファ
   スシリコンからなる第一のシリコン層、上記第一のシリ
   コン層上に形成された第二の絶縁層、この第二の絶縁層
   上に形成された第二のシリコン層から構成され、少なく
   とも上記第一のシリコン層上面は、アモルファスシリコ
   ンを結晶化させ多結晶シリコンとすることで粗面化され
   た構造であることを特徴とする半導体装置。
2. 【請求項２】 半導体基板上に形成された第一の絶縁層
   を介してアモルファスシリコンによって第一のシリコン
   層を形成する工程、少なくとも上記第一のシリコン層の
   上面を結晶化することで粗面化する工程、上記第一のシ
   リコン層上に第二の絶縁層を形成する工程、上記第二の
   絶縁層上に第二のシリコン層を形成する工程を含むこと
   を特徴とする半導体装置の製造方法。