JPH05129337A - シヨツトキゲート型電界効果トランジスタの製造方法 - Google Patents
シヨツトキゲート型電界効果トランジスタの製造方法Info
- Publication number
- JPH05129337A JPH05129337A JP3286189A JP28618991A JPH05129337A JP H05129337 A JPH05129337 A JP H05129337A JP 3286189 A JP3286189 A JP 3286189A JP 28618991 A JP28618991 A JP 28618991A JP H05129337 A JPH05129337 A JP H05129337A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- metal pattern
- gate
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 abstract description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000010276 construction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 238000010894 electron beam technology Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- -1 GaAs compound Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】ＧａＡｓ半導体基板１上に、通常の光学露光装
置を用いて、ゲート電極用金属パターン２が形成され
る。このゲート電極用金属パターン２の側部にはサイド
ウォール４が形成される。このサイドウォール４とゲー
ト電極用金属パターン２とをマスクとしたイオン注入に
より、高濃度不純物領域７Ａ，７Ｂが形成される。そし
て、サイドウォール４をマスクとして、斜め方向からゲ
ート電極用金属パターン２のエッチングが行われ、ゲー
ト長ＬG の小さなゲート電極８が形成される。 【効果】安価な光学露光装置を用いて、小さなゲート長
（０．５μｍ以下）のショットキゲート型電界効果トラ
ンジスタを製造できる。
置を用いて、ゲート電極用金属パターン２が形成され
る。このゲート電極用金属パターン２の側部にはサイド
ウォール４が形成される。このサイドウォール４とゲー
ト電極用金属パターン２とをマスクとしたイオン注入に
より、高濃度不純物領域７Ａ，７Ｂが形成される。そし
て、サイドウォール４をマスクとして、斜め方向からゲ
ート電極用金属パターン２のエッチングが行われ、ゲー
ト長ＬG の小さなゲート電極８が形成される。 【効果】安価な光学露光装置を用いて、小さなゲート長
（０．５μｍ以下）のショットキゲート型電界効果トラ
ンジスタを製造できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓＦＥＴなどの
製造に適用されるショットキゲート型電界効果トランジ
スタの製造方法に関するものである。
製造に適用されるショットキゲート型電界効果トランジ
スタの製造方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓ化合物半導体は、電子の移動度
やドリフト速度がＳｉの数倍大きいため、高速スイッチ
ングデバイスの材料に適している。このＧａＡｓ化合物
半導体を用いたデバイスのうちで、現在最も研究が進ん
でおり、実用に供されているのは、ショットキゲート型
電界効果トランジスタ（ＭＥＳＦＥＴ：MEtal Semicond
uctor Field Effect Transistor ）である。このＧａＡ
ｓ化合物半導体を用いたＭＥＳＦＥＴを一層高速に動作
させるためには、ゲート長の短縮化が重要となる。ま
た、ゲートアレイを構成するＬＳＩ（大規模集積回路）
の微細化および高集積化の観点からも、ゲート長の短縮
化が必要である。
やドリフト速度がＳｉの数倍大きいため、高速スイッチ
ングデバイスの材料に適している。このＧａＡｓ化合物
半導体を用いたデバイスのうちで、現在最も研究が進ん
でおり、実用に供されているのは、ショットキゲート型
電界効果トランジスタ（ＭＥＳＦＥＴ：MEtal Semicond
uctor Field Effect Transistor ）である。このＧａＡ
ｓ化合物半導体を用いたＭＥＳＦＥＴを一層高速に動作
させるためには、ゲート長の短縮化が重要となる。ま
た、ゲートアレイを構成するＬＳＩ（大規模集積回路）
の微細化および高集積化の観点からも、ゲート長の短縮
化が必要である。
【０００３】このため、最近では、０．５μｍ以下のゲ
ート長のＭＥＳＦＥＴが作成されるようになってきてい
る。このように極めて短いゲート長を実現するために
は、微細パターンの形成が必要となるが、このような微
細パターンは通常の光学露光技術では形成することがで
きず、一般に電子線による直接露光装置が適用されてき
た。
ート長のＭＥＳＦＥＴが作成されるようになってきてい
る。このように極めて短いゲート長を実現するために
は、微細パターンの形成が必要となるが、このような微
細パターンは通常の光学露光技術では形成することがで
きず、一般に電子線による直接露光装置が適用されてき
た。
【０００４】
【発明が解決しようとする課題】ところが、電子線直接
露光装置は極めて高価であるうえ、ウエハ上のチップの
数だけ同じ図形を電子線により繰り返し描画しなければ
ならないので、生産性が悪いという問題があった。そこ
で、本発明の目的は、上述の技術的課題を解決し、ショ
ットキゲート型電界効果トランジスタを安価な構成で製
造できるとともに、生産性を向上することができるショ
ットキゲート型電界効果トランジスタの製造方法を提供
することである。
露光装置は極めて高価であるうえ、ウエハ上のチップの
数だけ同じ図形を電子線により繰り返し描画しなければ
ならないので、生産性が悪いという問題があった。そこ
で、本発明の目的は、上述の技術的課題を解決し、ショ
ットキゲート型電界効果トランジスタを安価な構成で製
造できるとともに、生産性を向上することができるショ
ットキゲート型電界効果トランジスタの製造方法を提供
することである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のショットキゲート型電界効果トランジスタ
の製造方法は、半導体基板上にゲート電極用金属パター
ンを形成する工程と、上記ゲート電極用金属パターンに
サイドウォールを形成する工程と、上記ゲート金属パタ
ーンおよびサイドウォールをマスクとしたイオン注入に
より、上記半導体基板にソース・ドレイン領域となる高
濃度不純物領域を形成する工程と、上記サイドウォール
をマスクとして、上記基板に対して斜め方向に上記ゲー
ト電極用金属パターンをエッチングしてゲート電極を形
成する工程とを含む。
めの本発明のショットキゲート型電界効果トランジスタ
の製造方法は、半導体基板上にゲート電極用金属パター
ンを形成する工程と、上記ゲート電極用金属パターンに
サイドウォールを形成する工程と、上記ゲート金属パタ
ーンおよびサイドウォールをマスクとしたイオン注入に
より、上記半導体基板にソース・ドレイン領域となる高
濃度不純物領域を形成する工程と、上記サイドウォール
をマスクとして、上記基板に対して斜め方向に上記ゲー
ト電極用金属パターンをエッチングしてゲート電極を形
成する工程とを含む。
【０００６】
【作用】上記の構成によれば、基板上にゲート電極用金
属パターンが形成され、このゲート電極用金属パターン
の側部にサイドウォールが形成される。そして、このサ
イドウォールをマスクとして、基板に対して斜め方向に
ゲート電極用金属パターンがエッチングされて、ゲート
電極が形成される。したがって、ゲート長は、ゲート電
極用金属パターンをエッチングした後に、残っている金
属パターンが基板に接触している部分の長さとなる。こ
のため、ゲート電極用金属パターンを過度に微細に形成
しなくとも、充分に短いゲート長のゲート電極を形成す
ることができる。すなわち、ゲート電極用金属パターン
の形成には、電子線露光装置を用いる必要はなく、通常
の光学露光装置を用いたフォトリソグラフィ技術で足り
る。
属パターンが形成され、このゲート電極用金属パターン
の側部にサイドウォールが形成される。そして、このサ
イドウォールをマスクとして、基板に対して斜め方向に
ゲート電極用金属パターンがエッチングされて、ゲート
電極が形成される。したがって、ゲート長は、ゲート電
極用金属パターンをエッチングした後に、残っている金
属パターンが基板に接触している部分の長さとなる。こ
のため、ゲート電極用金属パターンを過度に微細に形成
しなくとも、充分に短いゲート長のゲート電極を形成す
ることができる。すなわち、ゲート電極用金属パターン
の形成には、電子線露光装置を用いる必要はなく、通常
の光学露光装置を用いたフォトリソグラフィ技術で足り
る。
【０００７】
【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図１は本発明の一実施例のショ
ットキゲート型電界効果トランジスタ（ＭＥＳＦＥＴ）
の製造方法を工程順に示す断面図である。先ず、図１
(a) に示すように、ＧａＡｓ半導体基板１の表面に、通
常の光学露光装置を用いたフォトリソグラフィ技術によ
りゲート電極用金属パターン２が形成される。電極膜の
形成には、たとえば蒸着法やスパッタ法が適用される。
金属パターン２には、たとえばＷＳｉのような耐熱性金
属が適用されることが好ましい。これは、後の熱処理に
耐えうるようにするためである。
照して詳細に説明する。図１は本発明の一実施例のショ
ットキゲート型電界効果トランジスタ（ＭＥＳＦＥＴ）
の製造方法を工程順に示す断面図である。先ず、図１
(a) に示すように、ＧａＡｓ半導体基板１の表面に、通
常の光学露光装置を用いたフォトリソグラフィ技術によ
りゲート電極用金属パターン２が形成される。電極膜の
形成には、たとえば蒸着法やスパッタ法が適用される。
金属パターン２には、たとえばＷＳｉのような耐熱性金
属が適用されることが好ましい。これは、後の熱処理に
耐えうるようにするためである。
【０００８】この状態から、次に、図１(b) に示すよう
に、電子サイクロトロン共鳴ＣＶＤ（Chemical Vapor D
eposition）法などにより、ＳｉＮx 膜３が基板１の全
面を被覆するように形成される。このＳｉＮx 膜３の膜
厚は、金属パターン２の膜厚よりも薄くされる。ＳｉＮ
x 膜３を金属パターン２の側面に被着させるには、基板
１をプラズマ源に対して傾けた状態で回転させながら、
ＳｉＮx を堆積させればよい。
に、電子サイクロトロン共鳴ＣＶＤ（Chemical Vapor D
eposition）法などにより、ＳｉＮx 膜３が基板１の全
面を被覆するように形成される。このＳｉＮx 膜３の膜
厚は、金属パターン２の膜厚よりも薄くされる。ＳｉＮ
x 膜３を金属パターン２の側面に被着させるには、基板
１をプラズマ源に対して傾けた状態で回転させながら、
ＳｉＮx を堆積させればよい。
【０００９】次に、図１(c) に示すように、ＣＨＦ3 お
よびＯ2 を用いた反応性イオンエッチングによる異方性
エッチングが行われ、ゲート電極用金属パターン２の側
面の部分を残してＳｉＮx 膜３が除去される。このよう
にして、ゲート金属用電極パターン２の側面を被覆する
サイドウォール４が形成されることになる。サイドウォ
ールの形成後には、図１(d) に示すように、ゲート電極
用金属パターン２の近傍の部分に開口５を有するレジス
ト６がパターン形成され、このレジスト６とゲート電極
用金属パターン２およびサイドウォール４をマスクとし
て、Ｓｉイオンの注入が行われ、ゲート・ソース領域と
なるｎ+ 型高濃度不純物領域７Ａ，７Ｂが、ゲート電極
金属パターン２に対して自己整合的に形成される。
よびＯ2 を用いた反応性イオンエッチングによる異方性
エッチングが行われ、ゲート電極用金属パターン２の側
面の部分を残してＳｉＮx 膜３が除去される。このよう
にして、ゲート金属用電極パターン２の側面を被覆する
サイドウォール４が形成されることになる。サイドウォ
ールの形成後には、図１(d) に示すように、ゲート電極
用金属パターン２の近傍の部分に開口５を有するレジス
ト６がパターン形成され、このレジスト６とゲート電極
用金属パターン２およびサイドウォール４をマスクとし
て、Ｓｉイオンの注入が行われ、ゲート・ソース領域と
なるｎ+ 型高濃度不純物領域７Ａ，７Ｂが、ゲート電極
金属パターン２に対して自己整合的に形成される。
【００１０】次に、図１(e) に示すように、反応性イオ
ンエッチングやイオンミリングなどの異方性エッチング
により、基板１に対して斜め方向からゲート電極用金属
パターン２のエッチングが行われる。このようにして、
ゲート長ＬG が短いショットキゲート電極８が形成され
ることになる。なお、金属パターン２にＷＳｉを適用し
たときには、反応性イオンエッチングには、ＳＦ6 およ
びＯ2 などが用いられる。
ンエッチングやイオンミリングなどの異方性エッチング
により、基板１に対して斜め方向からゲート電極用金属
パターン２のエッチングが行われる。このようにして、
ゲート長ＬG が短いショットキゲート電極８が形成され
ることになる。なお、金属パターン２にＷＳｉを適用し
たときには、反応性イオンエッチングには、ＳＦ6 およ
びＯ2 などが用いられる。
【００１１】この後は、図１(f) に示すように、フッ酸
を用いたエッチングなどによりサイドウォール４が除去
され、次に図１(g) に示すように、高濃度領域７Ａ，７
Ｂにオーミック接触する電極９がパターン形成される。
このように本実施例では、通常の光学露光装置を用いた
フォトリソグラフィ技術によりパターン形成できるほど
大きな幅Ｌ（図１(a) 参照）を有するゲート電極用金属
パターン２が形成され、その後にサイドウォール４をマ
スクとして斜め方向からゲート電極金属パターン２がエ
ッチングされる。この斜め方向からのエッチングによ
り、ゲート長ＬG が０．５μｍ以下のゲート電極８が形
成されることになる。
を用いたエッチングなどによりサイドウォール４が除去
され、次に図１(g) に示すように、高濃度領域７Ａ，７
Ｂにオーミック接触する電極９がパターン形成される。
このように本実施例では、通常の光学露光装置を用いた
フォトリソグラフィ技術によりパターン形成できるほど
大きな幅Ｌ（図１(a) 参照）を有するゲート電極用金属
パターン２が形成され、その後にサイドウォール４をマ
スクとして斜め方向からゲート電極金属パターン２がエ
ッチングされる。この斜め方向からのエッチングによ
り、ゲート長ＬG が０．５μｍ以下のゲート電極８が形
成されることになる。
【００１２】この結果、高価な電子線露光装置を用いず
に、通常の安価な光学露光装置を用いて、ゲート長ＬG
が０．５μｍ以下のＭＥＳＦＥＴを製造できる。このよ
うにしてコストが低減できるとともに、通常の光学露光
装置では、ウエハの全面の露光を一気に行えるので、生
産性も格段に向上されるようになる。ゲート長ＬG が
０．５μｍ以下のＭＥＳＦＥＴは極めて高速な動作が可
能であるので、マイクロ波ＩＣに応用すると効果的であ
る。
に、通常の安価な光学露光装置を用いて、ゲート長ＬG
が０．５μｍ以下のＭＥＳＦＥＴを製造できる。このよ
うにしてコストが低減できるとともに、通常の光学露光
装置では、ウエハの全面の露光を一気に行えるので、生
産性も格段に向上されるようになる。ゲート長ＬG が
０．５μｍ以下のＭＥＳＦＥＴは極めて高速な動作が可
能であるので、マイクロ波ＩＣに応用すると効果的であ
る。
【００１３】また、ゲート電極８の傾斜面８ａ側の高濃
度不純物領域７Ａをドレイン領域とすることとすれば、
ゲート−ソース間距離を大きくとることができるので、
この間の耐圧を向上でき、パワー用ＦＥＴとして用いる
場合に好都合である。なお、ゲート長ＬG は、最初に形
成されるゲート電極用金属パターン２の膜厚ｔと、この
ゲート電極用金属パターン２のエッチングの方向とによ
り制御できる。すなわち、ゲート電極用金属パターン２
のエッチングの方向が基板１の法線となす角度をθとす
ると、ゲート長ＬG は、 ＬG ＝ｔ・ tanθ ・・・・ (1) であるから、膜厚ｔおよび角度θを適当に選べば、所望
のゲート長ＬG を得ることができる。
度不純物領域７Ａをドレイン領域とすることとすれば、
ゲート−ソース間距離を大きくとることができるので、
この間の耐圧を向上でき、パワー用ＦＥＴとして用いる
場合に好都合である。なお、ゲート長ＬG は、最初に形
成されるゲート電極用金属パターン２の膜厚ｔと、この
ゲート電極用金属パターン２のエッチングの方向とによ
り制御できる。すなわち、ゲート電極用金属パターン２
のエッチングの方向が基板１の法線となす角度をθとす
ると、ゲート長ＬG は、 ＬG ＝ｔ・ tanθ ・・・・ (1) であるから、膜厚ｔおよび角度θを適当に選べば、所望
のゲート長ＬG を得ることができる。
【００１４】
【発明の効果】以上のように本発明のショットキゲート
型電界効果トランジスタの製造方法によれば、電子線露
光装置を用いずに、安価な光学露光装置を用いてゲート
長の短い半導体装置を製造できるから、生産コストを低
減できる。また、光学露光では、ウエハ上の全ての素子
に対応するパターンに関する露光処理を一気に行えるか
ら、電子線露光装置を用いる場合に比較して、生産性を
格段に向上することができる。
型電界効果トランジスタの製造方法によれば、電子線露
光装置を用いずに、安価な光学露光装置を用いてゲート
長の短い半導体装置を製造できるから、生産コストを低
減できる。また、光学露光では、ウエハ上の全ての素子
に対応するパターンに関する露光処理を一気に行えるか
ら、電子線露光装置を用いる場合に比較して、生産性を
格段に向上することができる。
【図１】本発明の一実施例のショットキゲート型電界効
果トランジスタの製造方法を工程順に示す断面図であ
る。
果トランジスタの製造方法を工程順に示す断面図であ
る。
１ ＧａＡｓ半導体基板 ２ ゲート電極用金属パターン ３ ＳｉＮx 膜 ４ サイドウォール ７Ａ，７Ｂ 高濃度不純物領域 ８ ゲート電極
Claims (1)
- 【請求項１】半導体基板上にゲート電極用金属パターン
を形成する工程と、 上記ゲート電極用金属パターンの側部にサイドウォール
を形成する工程と、 上記ゲート電極用金属パターンおよびサイドウォールを
マスクとしたイオン注入により、上記半導体基板にソー
ス・ドレイン領域となる高濃度不純物領域を形成する工
程と、 上記サイドウォールをマスクとして、上記基板に対して
斜め方向に上記ゲート電極用金属パターンをエッチング
してゲート電極を形成する工程とを含むことを特徴とす
るショットキゲート型電界効果トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286189A JPH05129337A (ja) | 1991-10-31 | 1991-10-31 | シヨツトキゲート型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286189A JPH05129337A (ja) | 1991-10-31 | 1991-10-31 | シヨツトキゲート型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129337A true JPH05129337A (ja) | 1993-05-25 |
Family
ID=17701106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286189A Pending JPH05129337A (ja) | 1991-10-31 | 1991-10-31 | シヨツトキゲート型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129337A (ja) |
-
1991
- 1991-10-31 JP JP3286189A patent/JPH05129337A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300445A (en) | Production method of an HEMT semiconductor device | |
| US4975382A (en) | Method of making a self-aligned field-effect transistor by the use of a dummy-gate | |
| JPH0260217B2 (ja) | ||
| US4997779A (en) | Method of making asymmetrical gate field effect transistor | |
| US6153499A (en) | Method of manufacturing semiconductor device | |
| US5139968A (en) | Method of producing a t-shaped gate electrode | |
| US5001077A (en) | Method of producing an asymmetrically doped LDD MESFET | |
| US7648867B2 (en) | Method for fabricating a semiconductor device | |
| US5322806A (en) | Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing | |
| JPH05129337A (ja) | シヨツトキゲート型電界効果トランジスタの製造方法 | |
| JPH05129343A (ja) | シヨツトキゲート型電界効果トランジスタの製造方法 | |
| JPS6286870A (ja) | 半導体装置の製造方法 | |
| JP2893776B2 (ja) | 半導体装置の製造方法 | |
| JPS5935479A (ja) | 半導体装置の製造方法 | |
| JPS6037172A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05121446A (ja) | 半導体装置の製造方法 | |
| JP3164080B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH01251668A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05218094A (ja) | 半導体装置の製造方法 | |
| JPS59193069A (ja) | 半導体装置の製造方法 | |
| JPH0774184A (ja) | ショットキーゲート型電界効果トランジスタの製造方法 | |
| JPS6037173A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0213929B2 (ja) | ||
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JPH088266B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |