JPH0512956U - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像処理装置を回路規模の増大を招くことな
く、２種類の係数に対応可能とする。 【構成】 遅延回路２４〜３２により１画素分ずつ遅ら
された３×３領域の画素に対応するデータのうち、３×
３領域中の各画素に対する水平及び垂直方向に対称な係
数もしくは斜め方向に対称な係数における同一係数に対
応するデータの一方を選択回路３４〜３７により選択
し、加算回路３８〜４１により他方のデータと加算し、
さらに乗算器４３〜４６により前記水平及び垂直方向に
対称な係数もしくは斜め方向に対称な係数をそれぞれ乗
算し、また、前記係数における同一の係数に対応しない
データに乗算器４７により係数を乗算し、これらを加算
器４２により加算して３×３領域中の特定の画素のデー
タとする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、入力された画像データに対して、２次元ＦＩＲディジタルフィルタ リング処理を行い、結果を出力する画像処理装置に関するものである。

【０００２】

【従来の技術】

従来のこの種の画像処理装置としては、例えば特開平２−２５９８７号公報に 開示されたものがあり、その構成の一例を図２に示す。図２の回路は３×３ＦＩ Ｒフィルタリング処理を行うもので、図中、１，２，３は入力端子、４，５，６ ，７は加算器、８，９，１０，１１，１２，１３は遅延回路、１４，１５，１６ ，１７は乗算器、１８は出力端子である。３×３ＦＩＲフィルタリング処理とは 、多数の画素から構成された画像中の水平及び垂直方向に３×３マトリクス配置 される９個の画素からなる領域（以下、３×３領域と称す。）中の各画素のデー タ（画素値）にそれぞれ所定の係数を乗じ、その乗じた結果を加算して前記３× ３領域の特定の画素、例えば中心画素のデータとして出力する処理である。

【０００３】 次に、前記装置の動作を説明するが、画像は予めイメージセンサ等（図示せず ）で１ラインずつ読込まれ、図示しないメモリに一画面分記憶されているものと する。まず、前記メモリより、連続する３ライン分のデータが入力端子１，２， ３より１画素分ずつ入力される。ここで、３×３ＦＩＲフィルタリング処理によ り画像のエッジ強調、ノイズ除去等を施そうとする場合、一般的に３×３領域中 の各画素に対する係数は図３に示すように水平及び垂直方向に対称なものが使用 される。この場合、３×３領域中の同一の係数に対応する水平及び垂直方向に対 称なデータ同士については個別に乗算を施した後に加算するのでなく、予め加算 した後に乗算を施すことにより、加算器等よりも複雑な回路を必要とする乗算器 を節約する構成をとることができ、図２の装置もこの構成を採用している。即ち 、垂直方向に対称なライン１及びライン３のデータが加算器４により加算され、 ライン２の内容とともに１画素ずつ遅延回路８〜１０及び１１〜１３により水平 方向にシフトされていく。次に、シフトされたデータのうち、水平方向に対称な データ同士が加算器５及び６により加算され、３×３領域中の９個のデータが４ 個にまとめられて乗算器１４〜１７に入力される。該４個のデータはそれぞれ各 乗算器１４〜１７により係数、ここではｃ，ｂ，ａ，ｄと乗算され、これらの結 果が加算器７により加算され、出力端子１８より３×３領域の中心画素のデータ として出力される。

【０００４】

【考案が解決しようとする課題】

ところで、画像中の間引かれたデータを補間する場合等にもＦＩＲフィルタリ ング処理を行うことがあるが、この場合は図４に示すように斜め方向に対称な係 数を使用することがある。

【０００５】 しかしながら、図２の装置ではこのような係数を用いたＦＩＲフィルタリング 処理を行うことができず、全く別の装置が必要になるという問題があった。

【０００６】 本考案は前記従来の問題点に鑑み、図２の装置に比べて大幅な回路規模の増大 を招くことなく、図３及び図４に示したような２種類の係数に対応可能な画像処 理装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】

本考案では前記目的を達成するため、多数の画素から構成された画像中の水平 及び垂直方向にｎ×ｎマトリクス配置されるｎ² 個の画素からなる領域（以下、 ｎ×ｎ領域と称す。）中の各画素のデータ（画素値）にそれぞれ所定の係数を乗 じ、その乗じた結果を加算して前記ｎ×ｎ領域の特定の画素のデータとして出力 する画像処理装置において、水平方向に連続するｎ個の画素に対応したｎ個のデ ータをそれぞれ隣接するｎライン分、水平方向に１画素分ずつ遅らせる遅延手段 と、前記ｎ×ｎ領域の全ての画素に対応したデータのうち、ｎ×ｎ領域中の各画 素に対する水平及び垂直方向に対称な係数もしくはｎ×ｎ領域中の各画素に対す る斜め方向に対称な係数における同一の係数に対応する一のデータに対して、水 平又は垂直方向に対称な他のデータ或いは斜め方向に対称な他のデータのいずれ か一方を選択する選択手段と、前記ｎ×ｎ領域の全ての画素に対応したデータの うち、ｎ×ｎ領域中の各画素に対する水平及び垂直方向に対称な係数もしくはｎ ×ｎ領域中の各画素に対する斜め方向に対称な係数における同一の係数に対応す る一のデータにそれぞれ、前記選択手段により選択されたデータのうちで前記水 平及び垂直方向に対称な係数もしくは斜め方向に対称な係数における同一の係数 に対応するデータを加算する加算手段と、前記加算手段による加算結果並びに前 記ｎ×ｎ領域の全ての画素に対応したデータのうち、ｎ×ｎ領域中の各画素に対 する水平及び垂直方向に対称な係数もしくはｎ×ｎ領域中の各画素に対する斜め 方向に対称な係数における同一の係数に対応しないデータに対してそれぞれ、前 記水平及び垂直方向に対称な係数或いは斜め方向に対称な係数を乗算する乗算手 段と、前記乗算手段による乗算結果を全て加算する加算手段とを備えた画像処理 装置を提案する。

【０００８】

【作用】

本考案によれば、各データに乗ずる係数の種類、即ち水平及び垂直方向に対称 な係数か又は斜め方向に対称な係数かに応じて、選択手段により加算すべきデー タを切替えるのみで、同一の係数に対応するデータ同士を加算させることができ 、前記２種類の係数のいずれを用いた処理にも適用することができる。

【０００９】

【実施例】

図１は本考案の画像処理装置の一実施例を示すもので、図中、２１，２２，２ ３は入力端子、２４，２５，２６，２７，２８，２９，３０，３１，３２は遅延 回路、３３は選択信号端子、３４，３５，３６，３７は選択回路、３８，３９， ４０，４１，４２は加算器、４３，４４，４５，４６，４７は乗算器、４８は出 力端子である。

【００１０】 次に、前記装置の動作を説明する。

【００１１】 まず、連続する３ライン分のデータが入力端子２１，２２，２３より１画素分 ずつ入力され、それぞれ遅延回路２４〜２６，２７〜２９，３０〜３２により遅 延され、３×３領域中の各画素に対応した９個のデータｆ00，ｆ01，ｆ02，ｆ10 ，ｆ11，ｆ12，ｆ20，ｆ21，ｆ22が取出される。

【００１２】 前記取出されたデータのうちｆ00，ｆ01，ｆ02，ｆ10の４つはそれぞれ加算器 ３８，３９，４０，４１に直接入力される。これらの４つのデータは水平及び垂 直方向に対称な係数の場合にも斜め方向に対称な係数の場合にも、この４つのデ ータの外に同一係数に対応するデータが必ず存在する。また、前記取出されたデ ータのうちｆ12，ｆ20，ｆ21，ｆ22はそれぞれ選択回路３４，３５，３６，３７ にデータｆ20及びｆ22，ｆ21及びｆ12，ｆ22及びｆ20，ｆ12及びｆ21の組合せで 入力される。該選択回路３４〜３７は外部より選択信号端子３３を介して入力さ れる選択信号によってそれぞれデータｆ20，ｆ21，ｆ22，ｆ12又はｆ22，ｆ12， ｆ20，ｆ21のいずれか、即ち前記データｆ00，ｆ01，ｆ02，ｆ10に対して水平及 び垂直方向に対称な同一係数に対応するデータ又は斜め方向に対称な同一係数に 対応するデータのいずれかを選択し、加算器３８〜４１に入力する。

【００１３】 前記４つのデータｆ00，ｆ01，ｆ02，ｆ10と、選択回路３４〜３７によって選 択された４つのデータとはそれぞれ加算器３８，３９，４０，４１によって加算 され、さらに乗算器４３，４４，４５，４６に入力される。また、３×３領域の 中心画素に対応するデータｆ11は直接、乗算器４７に入力される。

【００１４】 このようにして乗算器４３〜４７に入力されたデータは係数ｃｆ0 ，ｃｆ1 ， ｃｆ2 ，ｃｆ3 ，ｃｆ4 と乗算され、これらの結果が加算器４２によって加算さ れ、出力端子４８よりフィルタリングされた３×３領域の中心画素位置のデータ として出力される。なお、前記係数ｃｆ0 ，ｃｆ1 ，ｃｆ2 ，ｃｆ3 ，ｃｆ4 と は、図３に示す水平及び垂直方向に対称な係数の場合はａ，ｄ，ａ，ｂ，ｃであ り、また、図４に示す斜め方向に対称な係数の場合はａ0 ，ｂ，ａ1 ，ｂ，ｃで ある。このようにして遅延回路２４〜３２で１画素ずつ移動されながらフィルタ リングされた画素が順番に求められていく。

【００１５】 前記実施例では３×３ＦＩＲフィルタリング処理を行う装置を示したが、これ に限定されないことはいうまでもない。

【００１６】

【考案の効果】

以上説明したように本考案によれば、各データに乗ずる係数の種類、即ち水平 及び垂直方向に対称な係数か又は斜め方向に対称な係数かに応じて、選択手段に より加算すべきデータを切替えるのみで、同一の係数に対応するデータ同士を加 算させることができ、従来の装置に比べて大幅な回路規模の増大を招くことなく 、前記２種類の係数のいずれを用いた処理にも適用することができる。

【図面の簡単な説明】

【図１】 本考案の画像処理装置の一実施例を示す構成
図

【図２】 従来の画像処理装置の一例を示す構成図

【図３】 水平及び垂直方向に対称な係数を示す説明図

【図４】 斜め方向に対称な係数を示す説明図

【符号の説明】

２４〜３２…遅延回路、３３…選択信号端子、３４〜３
７…選択回路、３８〜４２…加算器、４３〜４７…乗算
器。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 多数の画素から構成された画像中の水平
   及び垂直方向にｎ×ｎマトリクス配置されるｎ² 個の画
   素からなる領域（以下、ｎ×ｎ領域と称す。）中の各画
   素のデータ（画素値）にそれぞれ所定の係数を乗じ、そ
   の乗じた結果を加算して前記ｎ×ｎ領域の特定の画素の
   データとして出力する画像処理装置において、 水平方向に連続するｎ個の画素に対応したｎ個のデータ
   をそれぞれ隣接するｎライン分、水平方向に１画素分ず
   つ遅らせる遅延手段と、 前記ｎ×ｎ領域の全ての画素に対応したデータのうち、
   ｎ×ｎ領域中の各画素に対する水平及び垂直方向に対称
   な係数もしくはｎ×ｎ領域中の各画素に対する斜め方向
   に対称な係数における同一の係数に対応する一のデータ
   に対して、水平又は垂直方向に対称な他のデータ或いは
   斜め方向に対称な他のデータのいずれか一方を選択する
   選択手段と、 前記ｎ×ｎ領域の全ての画素に対応したデータのうち、
   ｎ×ｎ領域中の各画素に対する水平及び垂直方向に対称
   な係数もしくはｎ×ｎ領域中の各画素に対する斜め方向
   に対称な係数における同一の係数に対応する一のデータ
   にそれぞれ、前記選択手段により選択されたデータのう
   ちで前記水平及び垂直方向に対称な係数もしくは斜め方
   向に対称な係数における同一の係数に対応するデータを
   加算する加算手段と、 前記加算手段による加算結果並びに前記ｎ×ｎ領域の全
   ての画素に対応したデータのうち、ｎ×ｎ領域中の各画
   素に対する水平及び垂直方向に対称な係数もしくはｎ×
   ｎ領域中の各画素に対する斜め方向に対称な係数におけ
   る同一の係数に対応しないデータに対してそれぞれ、前
   記水平及び垂直方向に対称な係数或いは斜め方向に対称
   な係数を乗算する乗算手段と、 前記乗算手段による乗算結果を全て加算する加算手段と
   を備えたことを特徴とする画像処理装置。