JPH05129666A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05129666A JPH05129666A JP3315361A JP31536191A JPH05129666A JP H05129666 A JPH05129666 A JP H05129666A JP 3315361 A JP3315361 A JP 3315361A JP 31536191 A JP31536191 A JP 31536191A JP H05129666 A JPH05129666 A JP H05129666A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor
- semiconductor device
- ceramic
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パッケージ本体に搭載された半導体素子をキ
ャップによって封止する、いわゆるキャップタイプの半
導体装置において、熱の放散性を著しく向上し得る半導
体装置を提供する。 【構成】 キャップタイプの半導体装置において、該半
導体素子とキャップとの間にペルチェ素子列が配設さ
れ、前記ペルチェ素子列の吸熱側が半導体素子の背面側
に密着されていると共に、ペルチェ素子列の放熱側がキ
ャップ内壁面に密着されていることを特徴とする。
ャップによって封止する、いわゆるキャップタイプの半
導体装置において、熱の放散性を著しく向上し得る半導
体装置を提供する。 【構成】 キャップタイプの半導体装置において、該半
導体素子とキャップとの間にペルチェ素子列が配設さ
れ、前記ペルチェ素子列の吸熱側が半導体素子の背面側
に密着されていると共に、ペルチェ素子列の放熱側がキ
ャップ内壁面に密着されていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、更に
詳細には半導体パッケージ本体上に搭載された半導体素
子がキャップによって封止された半導体装置に関する。
詳細には半導体パッケージ本体上に搭載された半導体素
子がキャップによって封止された半導体装置に関する。
【０００２】
【従来の技術】近年、半導体素子の高集積化及び高出力
化に伴い半導体素子からの発熱量が増大しており、半導
体素子による発熱をいかに効率よく除去するかが問題と
なってきている。このため、半導体セラミックパッケー
ジにおいても、炭化ケイ素や窒化アルミニウム等を用い
た熱伝導率の高いパッケージ材料から成るパッケージが
開発されている。更に、熱放散性を向上すべく、半導体
素子が搭載された高熱伝導率のパッケージ中に放熱板を
埋設したり、パッケージの背面側に、放熱フィン、水冷
チャンネル、放熱ファン等の放熱手段を装着した半導体
装置も実用化されている。
化に伴い半導体素子からの発熱量が増大しており、半導
体素子による発熱をいかに効率よく除去するかが問題と
なってきている。このため、半導体セラミックパッケー
ジにおいても、炭化ケイ素や窒化アルミニウム等を用い
た熱伝導率の高いパッケージ材料から成るパッケージが
開発されている。更に、熱放散性を向上すべく、半導体
素子が搭載された高熱伝導率のパッケージ中に放熱板を
埋設したり、パッケージの背面側に、放熱フィン、水冷
チャンネル、放熱ファン等の放熱手段を装着した半導体
装置も実用化されている。
【０００３】
【発明が解決しようとする課題】この様な熱放散性が向
上された半導体装置によれば、半導体素子の発熱等によ
る熱がパッケージ外に速やかに放散されるため、熱によ
る半導体素子の誤動作等を防止でき、半導体装置の信頼
性を向上することができる。しかしながら、放熱ファン
等の放熱手段をパッケージ外部に装着することは、半導
体装置を複雑化し且つ大型化する。また、放熱手段の配
置や熱伝導方向、放熱経路等によっては充分な放熱性を
呈することができない場合もある。更に、発熱源である
半導体素子からパッケージ表面までの熱伝導は、自然熱
伝導によるものであるため、熱伝導性が良好なパッケー
ジ材料を用いたとしても、熱放散性に限界がある。特
に、パッケージ本体に搭載された半導体素子をキャップ
によって封止する、いわゆるキャップタイプの半導体装
置においては、通常、半導体素子とキャップ内壁面との
間が空隙部となっているため、キャップの外面に放熱手
段を装着しても熱放散性を向上することは困難である。
そこで、本発明の目的は、キャップタイプの半導体装置
において、熱の放散性を著しく向上し得る半導体装置を
提供するにある。
上された半導体装置によれば、半導体素子の発熱等によ
る熱がパッケージ外に速やかに放散されるため、熱によ
る半導体素子の誤動作等を防止でき、半導体装置の信頼
性を向上することができる。しかしながら、放熱ファン
等の放熱手段をパッケージ外部に装着することは、半導
体装置を複雑化し且つ大型化する。また、放熱手段の配
置や熱伝導方向、放熱経路等によっては充分な放熱性を
呈することができない場合もある。更に、発熱源である
半導体素子からパッケージ表面までの熱伝導は、自然熱
伝導によるものであるため、熱伝導性が良好なパッケー
ジ材料を用いたとしても、熱放散性に限界がある。特
に、パッケージ本体に搭載された半導体素子をキャップ
によって封止する、いわゆるキャップタイプの半導体装
置においては、通常、半導体素子とキャップ内壁面との
間が空隙部となっているため、キャップの外面に放熱手
段を装着しても熱放散性を向上することは困難である。
そこで、本発明の目的は、キャップタイプの半導体装置
において、熱の放散性を著しく向上し得る半導体装置を
提供するにある。
【０００４】
【課題を解決するための手段】本発明者等は、前記目的
を達成すべく検討を重ねた結果、パッケージ本体に搭載
された半導体素子とキャップ内壁面との間の空隙部にペ
ルチェ素子列を配設することによって、半導体素子の熱
を積極的にキャップに移動することができるため、熱の
放散性を著しく向上できることを知り、本発明に到達し
た。即ち、本発明は、半導体パッケージ本体上に搭載さ
れた半導体素子がキャップによって封止された半導体装
置において、該半導体素子とキャップとの間にペルチェ
素子列が配設され、前記ペルチェ素子列の吸熱側が半導
体素子の背面側に密着されていると共に、ペルチェ素子
列の放熱側がキャップ内壁面に密着されていることを特
徴とする半導体素子にある。かかる構成の本発明におい
て、ペルチェ素子列の放熱側に形成された電極がセラミ
ックキャップに形成されたペルチェ素子列への電力供給
回路の端子に接続されていることが、半導体装置を小型
化することができる。また、キャップが熱伝導率１００
Ｗ／ｍＫ以上の良好な熱伝導性を有するセラミックによ
って形成されていることが、半導体装置の熱放散性を向
上することができる。この様な良好な熱伝導性を有する
セラミックとしては、窒化アルミニウム、炭化ケイ素、
又は酸化ベリリウムを主成分とするものが好ましい。更
に、半導体パッケージ本体がムライトセラミック、アル
ミナセラミック、又はガラス・セラミック複合体を主成
分とするセラミックによって形成されていることが、パ
ッケージの誘電率を低下することができるため好まし
い。
を達成すべく検討を重ねた結果、パッケージ本体に搭載
された半導体素子とキャップ内壁面との間の空隙部にペ
ルチェ素子列を配設することによって、半導体素子の熱
を積極的にキャップに移動することができるため、熱の
放散性を著しく向上できることを知り、本発明に到達し
た。即ち、本発明は、半導体パッケージ本体上に搭載さ
れた半導体素子がキャップによって封止された半導体装
置において、該半導体素子とキャップとの間にペルチェ
素子列が配設され、前記ペルチェ素子列の吸熱側が半導
体素子の背面側に密着されていると共に、ペルチェ素子
列の放熱側がキャップ内壁面に密着されていることを特
徴とする半導体素子にある。かかる構成の本発明におい
て、ペルチェ素子列の放熱側に形成された電極がセラミ
ックキャップに形成されたペルチェ素子列への電力供給
回路の端子に接続されていることが、半導体装置を小型
化することができる。また、キャップが熱伝導率１００
Ｗ／ｍＫ以上の良好な熱伝導性を有するセラミックによ
って形成されていることが、半導体装置の熱放散性を向
上することができる。この様な良好な熱伝導性を有する
セラミックとしては、窒化アルミニウム、炭化ケイ素、
又は酸化ベリリウムを主成分とするものが好ましい。更
に、半導体パッケージ本体がムライトセラミック、アル
ミナセラミック、又はガラス・セラミック複合体を主成
分とするセラミックによって形成されていることが、パ
ッケージの誘電率を低下することができるため好まし
い。
【０００５】
【作用】従来、キャップタイプの半導体装置において、
通常、パッケージ本体に搭載された半導体素子とキャッ
プの内壁面との間には空隙部が存在する。このため、半
導体素子で発生した熱の大半は、半導体素子と接触して
いるパッケージ本体に熱伝導よって伝熱されてパッケー
ジ本体表面から放散される。しかし、キャップタイプの
半導体装置を構成するパッケージ本体には、回路やピン
等の構造物が配設されているため、放熱板或いはパッケ
ージ外部に放熱ファン等の放熱手段を設置して半導体装
置の熱放散性の向上を図ることは困難であった。この
点、本発明においては、パッケージ本体に搭載された半
導体素子とキャップ内壁面との間の空隙部に、ペルチェ
素子列を配設して半導体素子の熱を積極的にキャップに
移動し、キャップ表面から熱を速やかに放散することが
できるため、キャップタイプの半導体装置の放熱性を向
上することができる。また、キャップ外面には、端子等
の構造物を配設することがないため、放熱フィン等の放
熱手段を配設することができ、半導体装置の放熱性を更
に一層向上することができる。
通常、パッケージ本体に搭載された半導体素子とキャッ
プの内壁面との間には空隙部が存在する。このため、半
導体素子で発生した熱の大半は、半導体素子と接触して
いるパッケージ本体に熱伝導よって伝熱されてパッケー
ジ本体表面から放散される。しかし、キャップタイプの
半導体装置を構成するパッケージ本体には、回路やピン
等の構造物が配設されているため、放熱板或いはパッケ
ージ外部に放熱ファン等の放熱手段を設置して半導体装
置の熱放散性の向上を図ることは困難であった。この
点、本発明においては、パッケージ本体に搭載された半
導体素子とキャップ内壁面との間の空隙部に、ペルチェ
素子列を配設して半導体素子の熱を積極的にキャップに
移動し、キャップ表面から熱を速やかに放散することが
できるため、キャップタイプの半導体装置の放熱性を向
上することができる。また、キャップ外面には、端子等
の構造物を配設することがないため、放熱フィン等の放
熱手段を配設することができ、半導体装置の放熱性を更
に一層向上することができる。
【０００６】
【実施例】本発明を図面を用いて更に詳細に説明する。
図１は、本発明の一実施例を示す正面図である。図１に
示す半導体装置１０は、半導体パッケージ本体１４の上
面にキャップ１２が装着されている。かかる半導体パッ
ケージ本体１４は、誘電率の低いムライトセラミック、
アルミナセラミック、又はガラス・セラミック複合体を
主成分とするセラミックによって形成されている。ま
た、キャップ１４もセラミック製であり、熱伝導率１０
０Ｗ／ｍＫ以上の良好な熱伝導性を有するセラミックに
よって形成されている。この様な良好な熱伝導性を有す
るセラミックとしては、窒化アルミニウム、炭化ケイ
素、又は酸化ベリリウムを主成分とするものを挙げるこ
とができる。尚、半導体パッケージ１４上のピン１６
は、後述する様に、キャップ１２内に内包されているペ
ルチェ素子列への電力供給用ピンである。
図１は、本発明の一実施例を示す正面図である。図１に
示す半導体装置１０は、半導体パッケージ本体１４の上
面にキャップ１２が装着されている。かかる半導体パッ
ケージ本体１４は、誘電率の低いムライトセラミック、
アルミナセラミック、又はガラス・セラミック複合体を
主成分とするセラミックによって形成されている。ま
た、キャップ１４もセラミック製であり、熱伝導率１０
０Ｗ／ｍＫ以上の良好な熱伝導性を有するセラミックに
よって形成されている。この様な良好な熱伝導性を有す
るセラミックとしては、窒化アルミニウム、炭化ケイ
素、又は酸化ベリリウムを主成分とするものを挙げるこ
とができる。尚、半導体パッケージ１４上のピン１６
は、後述する様に、キャップ１２内に内包されているペ
ルチェ素子列への電力供給用ピンである。
【０００７】この様な図１に示す本実施例の半導体装置
の縦断面図を図２に示す。図２において、底面側に複数
本のピン３４が垂設された半導体パッケージ本体１４の
上面に、はんだバンプ３０・・・を介してフェイスダウ
ンに搭載された半導体素子２８がキャップ１２内に封入
されている。本実施例においては、半導体パッケージ本
体１４に搭載された半導体素子２８の背面側とキャップ
１４の内壁面との間に、ペルチェ素子列１８が配設され
ている。このペルチェ素子列１８は、複数個の小型半導
体２４・・・から成り、Ｐ型半導体とＮ型半導体とが交
互にシリーズに配列されているものである。かかる小型
半導体２４・・・の各々は角柱状に形成されており、キ
ャップ１４の内壁面及び半導体素子２８の背面側に一定
間隔を置いて配設された矩形の微小銅板から成る端子２
０・・・、２２・・・に、各小型半導体２４の一端面が
接続されている。かかる端子２０・・・、２２・・・の
うち、端子２２・・・は半導体素子２８の熱を吸熱する
吸熱側端子であり、端子２０・・・は小型半導体２４が
吸熱した熱を放熱する放熱側端子である。尚、小型半導
体２４・・・の各々の間隙部分は、絶縁体２５によって
絶縁されている。
の縦断面図を図２に示す。図２において、底面側に複数
本のピン３４が垂設された半導体パッケージ本体１４の
上面に、はんだバンプ３０・・・を介してフェイスダウ
ンに搭載された半導体素子２８がキャップ１２内に封入
されている。本実施例においては、半導体パッケージ本
体１４に搭載された半導体素子２８の背面側とキャップ
１４の内壁面との間に、ペルチェ素子列１８が配設され
ている。このペルチェ素子列１８は、複数個の小型半導
体２４・・・から成り、Ｐ型半導体とＮ型半導体とが交
互にシリーズに配列されているものである。かかる小型
半導体２４・・・の各々は角柱状に形成されており、キ
ャップ１４の内壁面及び半導体素子２８の背面側に一定
間隔を置いて配設された矩形の微小銅板から成る端子２
０・・・、２２・・・に、各小型半導体２４の一端面が
接続されている。かかる端子２０・・・、２２・・・の
うち、端子２２・・・は半導体素子２８の熱を吸熱する
吸熱側端子であり、端子２０・・・は小型半導体２４が
吸熱した熱を放熱する放熱側端子である。尚、小型半導
体２４・・・の各々の間隙部分は、絶縁体２５によって
絶縁されている。
【０００８】本実施例で使用するペルチェ素子列１８を
構成する小型半導体２４としては、ゼーベック係数が１
００μＶ／Ｋ以上で且つ性能係数が室温において０．７
×１０-3以上のものを使用することによって、半導体素
子２８から有効に熱移動を行うことができる。かかる性
能を有する小型半導体２４としては、Ｂｉ、Ｔｅ、Ｓ
ｂ、Ｚｎ、Ｐｂ、Ｓｅ、Ｃｒ、Ｓｉ、及びＭｎから成る
群から選ばれる少なくとも二種の金属によって形成され
る金属化合物が含有されているものが、良好な熱移動を
行うことができ好ましい。就中、小型半導体２４中に含
有するＴｅの量をBi2Te3によってコントロールしたもの
が好ましく、特に、Ｔｅが含有されている小型半導体２
４中にＳｂ或いはＳｅ等の不純物が０．１〜２重量％加
えられてゼーベック係数が向上されたものが好ましい。
また、その他の金属化合物としては、ZnSb、Sb2Te3、Pb
Se、PbTe等を挙げることができ、これら金属化合物を二
種以上組み合わせたり、微量のＴｅを添加してもよい。
かかる組み合わせとしては、50％Bi2Te3ー40％Sb2Te3ー
10％Sb2Se や、30％Bi2Te3ー70％Sb2Te3にＴｅを２重量
％加えたものを挙げることができる。これら金属化合物
を含有する小型半導体２４は、いずれも１００μＶ／Ｋ
以上のゼーベック係数と０．７以上の性能係数とを有す
るため、良好な熱電変換素子として好適に使用できる。
構成する小型半導体２４としては、ゼーベック係数が１
００μＶ／Ｋ以上で且つ性能係数が室温において０．７
×１０-3以上のものを使用することによって、半導体素
子２８から有効に熱移動を行うことができる。かかる性
能を有する小型半導体２４としては、Ｂｉ、Ｔｅ、Ｓ
ｂ、Ｚｎ、Ｐｂ、Ｓｅ、Ｃｒ、Ｓｉ、及びＭｎから成る
群から選ばれる少なくとも二種の金属によって形成され
る金属化合物が含有されているものが、良好な熱移動を
行うことができ好ましい。就中、小型半導体２４中に含
有するＴｅの量をBi2Te3によってコントロールしたもの
が好ましく、特に、Ｔｅが含有されている小型半導体２
４中にＳｂ或いはＳｅ等の不純物が０．１〜２重量％加
えられてゼーベック係数が向上されたものが好ましい。
また、その他の金属化合物としては、ZnSb、Sb2Te3、Pb
Se、PbTe等を挙げることができ、これら金属化合物を二
種以上組み合わせたり、微量のＴｅを添加してもよい。
かかる組み合わせとしては、50％Bi2Te3ー40％Sb2Te3ー
10％Sb2Se や、30％Bi2Te3ー70％Sb2Te3にＴｅを２重量
％加えたものを挙げることができる。これら金属化合物
を含有する小型半導体２４は、いずれも１００μＶ／Ｋ
以上のゼーベック係数と０．７以上の性能係数とを有す
るため、良好な熱電変換素子として好適に使用できる。
【０００９】この様な本実施例において使用するペルチ
ェ素子列１８は、ポリイミド樹脂層２６によってキャッ
プ１２内側に固定される。このポリイミド樹脂層２６
は、半導体素子２８からキャップ１２に移動した熱の半
導体素子２８への再移動を防止するためでもある。かか
るペルチェ素子列１８を内包するキャップ１２には、ペ
ルチェ素子列１８の放熱側に形成された電極と連結され
る電力供給回路１７が形成されており、電力供給回路１
７はピン１６によって半導体パッケージ本体１４の回路
と連結されている。ピン１６は半導体パッケージ本体１
４の上面側に立設されており、キャップ１２のスルーホ
ールを貫通して端部の一方がキャップ１２上に突出して
いる。この突出しているピン１６の端部はキャップ側か
らはんだ付がなされている。尚、キャップ１２は、キャ
ップ１２及び半導体パッケージ本体１４に形成されたメ
タライズ層４２を介してはんだ層３２によって半導体パ
ッケージ本体１４に固着されている。
ェ素子列１８は、ポリイミド樹脂層２６によってキャッ
プ１２内側に固定される。このポリイミド樹脂層２６
は、半導体素子２８からキャップ１２に移動した熱の半
導体素子２８への再移動を防止するためでもある。かか
るペルチェ素子列１８を内包するキャップ１２には、ペ
ルチェ素子列１８の放熱側に形成された電極と連結され
る電力供給回路１７が形成されており、電力供給回路１
７はピン１６によって半導体パッケージ本体１４の回路
と連結されている。ピン１６は半導体パッケージ本体１
４の上面側に立設されており、キャップ１２のスルーホ
ールを貫通して端部の一方がキャップ１２上に突出して
いる。この突出しているピン１６の端部はキャップ側か
らはんだ付がなされている。尚、キャップ１２は、キャ
ップ１２及び半導体パッケージ本体１４に形成されたメ
タライズ層４２を介してはんだ層３２によって半導体パ
ッケージ本体１４に固着されている。
【００１０】キャップ１２と半導体パッケージ本体１４
とを接続する際に、クリアランスの調整を行うことが必
要となった場合には、図３に示す様に、キャップ１４の
内側の半導体パッケージ本体１４上にはんだ付けされて
立設されたスカート４１の側面に、キャップ１２をはん
だ付けによって接続する。かかるクリアランス調整を行
う場合にも、ピン１６の先端部はキャップ１２上に突出
しはんだ付けがなされる。尚、この場合にも、はんだ付
けを行う部分には、メタライズ層４２が形成されてい
る。本実施例の半導体装置１０においては、キャップ１
２の外部に放熱フィン等の放熱手段を設置していない
が、放熱フィン等の放熱手段をキャップ１２の外部に設
置することによって、半導体装置１０の放熱性を更に一
層向上することができる。
とを接続する際に、クリアランスの調整を行うことが必
要となった場合には、図３に示す様に、キャップ１４の
内側の半導体パッケージ本体１４上にはんだ付けされて
立設されたスカート４１の側面に、キャップ１２をはん
だ付けによって接続する。かかるクリアランス調整を行
う場合にも、ピン１６の先端部はキャップ１２上に突出
しはんだ付けがなされる。尚、この場合にも、はんだ付
けを行う部分には、メタライズ層４２が形成されてい
る。本実施例の半導体装置１０においては、キャップ１
２の外部に放熱フィン等の放熱手段を設置していない
が、放熱フィン等の放熱手段をキャップ１２の外部に設
置することによって、半導体装置１０の放熱性を更に一
層向上することができる。
【００１１】
【発明の効果】本発明によれば、キャップタイプの半導
体装置において、半導体素子の熱を速やかにキャップに
移動して放熱することができるため、半導体素子の誤動
作等を解消し半導体装置の信頼性を向上することができ
る。
体装置において、半導体素子の熱を速やかにキャップに
移動して放熱することができるため、半導体素子の誤動
作等を解消し半導体装置の信頼性を向上することができ
る。
【図１】本発明の一実施例を示す平面図である。
【図２】図１の半導体装置１０の縦断面図である。
【図３】キャップと半導体パッケージ本体とのクリアン
ス調整方法を説明する説明図である。
ス調整方法を説明する説明図である。
１０ 半導体装置 １２ キャップ １４ 半導体パッケージ本体 １６ ピン １７ 電力供給回路 １８ ペルチェ素子列 ２８ 半導体素子
Claims (5)
- 【請求項１】 半導体パッケージ本体上に搭載された半
導体素子がキャップによって封止された半導体装置にお
いて、 該半導体素子とキャップとの間にペルチェ素子列が配設
され、前記ペルチェ素子列の吸熱側が半導体素子の背面
側に密着されていると共に、ペルチェ素子列の放熱側が
キャップ内壁面に密着されていることを特徴とする半導
体素子。 - 【請求項２】 ペルチェ素子列の放熱側に形成された電
極が、セラミックキャップに形成されたペルチェ素子列
への電力供給回路に接続されている請求項１記載の半導
体装置。 - 【請求項３】 キャップが、熱伝導率１００Ｗ／ｍＫ以
上の良好な熱伝導性を有するセラミックによって形成さ
れている請求項１又は請求項２記載の半導体装置。 - 【請求項４】 キャップを形成するセラミックの主成分
が、窒化アルミニウム、炭化ケイ素、又は酸化ベリリウ
ムである請求項３記載の半導体装置。 - 【請求項５】 半導体パッケージ本体が、ムライトセラ
ミック、アルミナセラミック、又はガラス・セラミック
複合体を主成分とするセラミックによって形成されてい
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315361A JPH05129666A (ja) | 1991-11-02 | 1991-11-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315361A JPH05129666A (ja) | 1991-11-02 | 1991-11-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129666A true JPH05129666A (ja) | 1993-05-25 |
Family
ID=18064491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3315361A Pending JPH05129666A (ja) | 1991-11-02 | 1991-11-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129666A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586835B1 (en) * | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
| US6821802B2 (en) | 1998-08-31 | 2004-11-23 | Micron Technology, Inc. | Silicon interposer with optical connections |
| US7375414B2 (en) | 2002-03-13 | 2008-05-20 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| US7602049B2 (en) | 2002-01-30 | 2009-10-13 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
-
1991
- 1991-11-02 JP JP3315361A patent/JPH05129666A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586835B1 (en) * | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
| US6821802B2 (en) | 1998-08-31 | 2004-11-23 | Micron Technology, Inc. | Silicon interposer with optical connections |
| US7022553B2 (en) | 1998-08-31 | 2006-04-04 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| US7602049B2 (en) | 2002-01-30 | 2009-10-13 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
| US7375414B2 (en) | 2002-03-13 | 2008-05-20 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100836305B1 (ko) | 열전 모듈 | |
| US4145708A (en) | Power module with isolated substrates cooled by integral heat-energy-removal means | |
| US5032897A (en) | Integrated thermoelectric cooling | |
| US6424533B1 (en) | Thermoelectric-enhanced heat spreader for heat generating component of an electronic device | |
| JP2002270743A (ja) | 半導体素子の実装構造 | |
| KR960000222B1 (ko) | 히트-싱크를 갖춘 반도체 패키지 | |
| JPH05129666A (ja) | 半導体装置 | |
| KR102297283B1 (ko) | 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지 | |
| JP3193142B2 (ja) | 基 板 | |
| KR100716865B1 (ko) | 반도체패키지 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP2003133514A (ja) | パワーモジュール | |
| JPH04303955A (ja) | 半導体装置 | |
| JPH04329658A (ja) | リードフレーム及び半導体装置 | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JP2656328B2 (ja) | 半導体装置 | |
| JPH05114665A (ja) | 放熱性基板 | |
| JP3110865B2 (ja) | 半導体集積回路装置 | |
| CN121752062A (zh) | 一种芯片封装散热结构 | |
| JP2003197837A (ja) | 電力用半導体装置 | |
| KR20250087760A (ko) | 반도체 소자용 기판 및 제조 방법 | |
| JPH0629580A (ja) | サーモモジュール | |
| JPH0831992A (ja) | 放熱装置にペルチェ素子を用いた半導体装置 | |
| JP2003142740A (ja) | 熱電装置 |