JPH05130421A - 復号化装置 - Google Patents

Abstract

(57)【要約】 【目的】 バースト・エラーによる画質劣化を防ぐ。 【構成】 誤り訂正回路１０２は、訂正不能な誤りに対
し、バースト・エラーを示す判定フラグ１０２ａ、Ｃ１
フラグ１０２ｂ及びＣ２フラグ１０２ｃを出力する。回
路１０４〜１１６，１２０が、予測差分符号化コードを
復号する。スイッチ１１８は通常は、加算器１１４の出
力を選択する。判定フラグ１０２ａが立っていないと
き、スイッチ１１８は、Ｃ１フラグ１０２ｂとＣ２フラ
グ１０２ｃの論理積により制御され、エラーに対して予
測値を選択する。スイッチ１２４は通常は、スイッチ１
１８の出力を選択する。判定フラグ１０２ａが立つと
き、スイッチ１１８はＣ１フラグ１０２ｂにより制御さ
れ、エラーに対して前ラインのデータを選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、予測差分符号化コード
を復号する復号化装置に関する。

【０００２】

【従来の技術】予測差分符号化方式（以下、ＤＰＣＭ方
式と略す。）は、標本値と予測値（例えば、前値）との
差分を符号化する方式であり、近接する標本値が互いに
大きな相関を有する場合に特に有効で、少ない画質低下
で１標本当たりの伝送ビット数を大幅に低減することが
できる。例えば、画像通信や画像記録などのディジタル
伝送システム（記録再生システムを含む。）への利用が
提案されている。

【０００３】このＤＰＣＭ方式では、伝送エラーが信号
品質を大きく劣化させる。この劣化を軽減する方法とし
て、リーク積分型ＤＰＣＭ方式や、復号値適応型ＤＰＣ
Ｍ方式などが提案されている。これらは、訂正不能の伝
送エラーが発生しても、誤差が時間と共に減少していく
性質を具備する。。

【０００４】復号値適応型ＤＰＣＭ符号化装置及び復号
化装置の従来例を簡単に説明する。符号化装置の従来例
の構成ブロック図を図３に示し、復号化装置の従来例の
構成ブロック図を図４に示す。

【０００５】図２に示す符号化装置では、入力端子１０
には、例えば８ビットの標本値Ｘｉが入力し、減算器１
２は標本値Ｘｉから予測値Ｐｉを減算する。減算器１２
により得られる差分値は、それぞれ異なる非線形量子化
特性Ｑ１，Ｑ２，Ｑ３，Ｑ４を具備する４つの量子化器
１４，１６，１８，２０に印加される。量子化特性Ｑ
１，Ｑ２，Ｑ３，Ｑ４の一例を、ぞれぞれ図６、図７、
図８及び図９に示す。量子化器１４〜２０は８ビットの
差分値を４ビットに量子化し、その出力はスイッチ２２
に印加される。

【０００６】切換え制御回路２４は予測値Ｐｉの例えば
上位２ビットに応じてスイッチ２２を切り換え、量子化
器１４〜２０の１つを選択する。例えば、予測値Ｐｉを
そのレベルに関して４つの区画（例えば、０〜６３，６
４〜１２７，１２８〜１９１，１９２〜２５５）に区分
すると、減算器１２の出力（差分値）も、これに応じ
て、所定の４つの区画（上記区画例では、−６３〜２５
５，−１２７〜１９１，−１９１〜１２７，−２５５〜
６３）に区分される。量子化器１４〜２０として減算器
１２の各出力区画の範囲に応じた非線形量子化特性を持
たせればよくなり、４ビットでもより細かく量子化でき
るようになる。

【０００７】予測値Ｐｉが上記４区画のどこに属するか
はＰｉの上位２ビットにより知ることができるので、切
換え制御回路２４は、予測値Ｐｉの上位２ビットにより
スイッチ２２を制御して、該当する量子化特性の量子化
器１４，１６，１８又は２０の出力に接続させる。例え
ば、予測値Ｐｉが６４〜１２７の範囲にある場合には、
スイッチ２２を量子化器１６の出力に接続する。

【０００８】スイッチ２２により選択された４ビットの
符号化コードＹｉは、誤り訂正符号化回路２６、及び、
量子化器１４，１６，１８，２０の非線形量子化特性に
対応した逆特性Ｒ１，Ｒ２，Ｒ３，Ｒ４をそれぞれ具備
する代表値設定回路２８，３０，３２，３４に印加され
る。誤り訂正符号化回路２６は、符号化コードＹｉに誤
り訂正用パリティＣ１，Ｃ２を付加して伝送路に送出す
る。各代表値設定回路２８〜３４は、入力する符号化コ
ードＹｉに対する８ビットの代表値を出力し、スイッチ
３６が、切換え制御回路２４の出力に従い代表値設定回
路２８〜３４の出力の１つを選択する。勿論、スイッチ
２２により選択された量子化器１４，１６，１８又は２
０に対応する代表値設定回路２８，３０，３２又は３４
の出力が正しい代表値になるので、スイッチ３６をスイ
ッチ２２と同様に切換え制御回路２４により制御する。

【０００９】スイッチ３６により選択された８ビットの
代表値は加算器３８に印加され、加算器３８は、当該代
表値に予測値Ｐｉを加算し、局部復号値を出力する。予
測器４０は例えば１サンプル期間の時間遅延をもたらす
Ｄフリップフロップからなり、加算器３８の出力を遅延
して、予測値Ｐｉとして減算器１２及び加算器３８に供
給する。ここでは、予測値Ｐｉは前値である。

【００１０】図５に示す復号化装置を説明する。上述の
ようにして伝送路に送出された伝送コードが入力端子５
０に入力し、誤り訂正回路５２に印加される。誤り訂正
回路５２は、誤り訂正符号化回路２６による誤り訂正符
号により伝送エラーを訂正し、誤り訂正符号部分を除去
した４ビット符号化コードを出力する。訂正不能のエラ
ーがあるとき、誤り訂正回路５２は、スイッチ６６をｂ
接点側に切り換えるエラー信号を出力する。

【００１１】誤り訂正回路５２の出力は、図４に示す符
号化装置の代表値設定回路２８，３０，３２，３４とそ
れぞれ同じ入出力特性Ｒ１，Ｒ２，Ｒ３，Ｒ４の代表値
設定回路５４，５６，５８，６０に印加され、各回路５
４，５６，５８，６０は、入力する４ビット符号化コー
ドに対応する８ビットの代表値を出力し、スイッチ６２
が、回路５４，５６，５８，６０の出力の１つを選択す
る。図４に示す符号化装置の場合と同様に、スイッチ６
２は、予測器６８から出力される予測値Ｐｉに応じて切
換え制御回路７０により切換え制御される。

【００１２】加算器６４はスイッチ６２により選択され
た代表値に予測値を加算し、復号値Ｘｉ（ｄ）を出力す
る。スイッチ６６は通常はａ接点側に接続して、加算器
６４の出力を選択しているが、訂正不能のエラーが発生
したときには、誤り訂正回路５２からのエラー信号によ
りｂ接点側に切り換えられ、予測器６８の出力を選択す
る。

【００１３】スイッチ６６により選択された信号が出力
復号値として出力されると共に、予測器６８に印加され
る。予測器６８は、図４の予測器４０と同様のＤフリッ
プフロップからなり、入力を１サンプル遅延し、予測値
として切換え制御回路７０、加算器６４及びスイッチ６
６のｂ接点に出力する。

【００１４】図４に示す符号化装置で符号化し、図５に
示す復号化装置で復号した場合のコード変化の一例を図
１０に示す。時間は、上から下に流れる。図１０に示す
データに誤りが発生した場合のコード変化を図１１に示
す。Ｘが誤りの発生箇所である。図１１から分かるよう
に、この符号化方式では、伝送誤りによる誤差が急速に
収束する。

【００１５】

【発明が解決しようとする課題】上述の復号化装置は、
エラーの分布が個々に独立しているようなランダム・エ
ラーに対しては非常に有効である。しかし、例えばバー
スト・エラーのように、伝送方向に連続して訂正不能な
誤りが発生した場合には、復号値を、誤った復号値で連
続的に置換してしまうことになり、誤差の収束が遅くな
って画質がひどく劣化してしまうことがある。

【００１６】本発明は、このような問題点を解決した復
号化装置を提示することを目的とする。

【００１７】

【課題を解決するための手段】本発明に係る復号化装置
は、予測差分符号化コードを誤り訂正し、バースト・エ
ラーを検出する誤り訂正手段と、当該誤り訂正手段によ
る誤り訂正処理済みの予測差分符号化コードを予測値に
従い復号する復号化手段と、通常は、当該復号化手段に
よる復号値を選択し、訂正不能の誤りに対して当該復号
化手段における予測値を選択する第１の選択手段と、当
該第１の選択手段による選択値とその類似値の何れか一
方を選択する第２の選択手段と、バースト・エラーの発
生時に、当該第１の選択手段に当該復号化手段による復
号値を選択させると共に、当該第２の選択手段に類似値
を選択させる制御手段とからなることを特徴とする。

【００１８】

【作用】ランダム・エラーに対しては、誤った復号値を
上記第１の選択手段により極めて近似する予測値で代替
するので、画質劣化はほとんど目立たない。また、バー
スト・エラーに対しては、上記第２の選択手段により、
上ラインや上下ラインの平均値などの類似値で置換す
る。これらにより、ランダム・エラーとバースト・エラ
ーの両方に適切に対処でき、画質を維持できる。

【００１９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２０】図１は、本発明の一実施例であって、図４
に示す符号化装置に対応する復号化装置の構成ブロック
図を示す。

【００２１】１００は、図４に示す符号化装置による伝
送コードの入力端子、１０２は、入力端子１００に入力
する伝送コードの伝送エラーを検出訂正する誤り訂正回
路である。１０４，１０６，１０８，１１０は、図５に
示す従来例の代表値設定回路５４，５６，５８，６０と
同じ逆量子化特性を具備し、誤り訂正回路１０２による
誤り訂正処理の済んだ４ビットの符号化コードを８ビッ
トの代表値に変換する代表値設定回路、１１２は代表値
設定回路１０４，１０６，１０８，１１０の出力を選択
するスイッチ、１１４はスイッチ１１２により選択され
た代表値に予測値を加算する加算器である。

【００２２】１１６は予測値に従いスイッチ１１２を制
御する切換え制御回路、１１８は加算器１１４の出力
（復号値）（ａ接点）と予測値（ｂ接点）を選択するス
イッチである。スイッチ１１８は通常、ａ接点に接続し
ている。１２０は、スイッチ１１８により選択されたデ
ータから、加算器１１４、切換え制御回路１１６及びス
イッチ１１８のｂ接点に供給する予測値を算出する予測
器である。予測器１２０は、この実施例では１サンプル
間隔のＤフリップフロップからなる。

【００２３】１２２はスイッチ１１８により選択された
データを１Ｈ（水平期間）遅延する１Ｈ遅延回路、１２
４は、スイッチ１１８により選択されたデータ（ａ接
点）、又は１Ｈ遅延回路１２２の出力（ｂ接点）を選択
するスイッチである。スイッチ１２４は通常、ａ接点に
接続している。１２６はスイッチ１２４により選択され
たデータを外部に出力する出力端子である。

【００２４】本実施例の誤り訂正回路１０２は、詳細は
後述するが、Ｃ１方向のバースト・エラーの発生を示す
判定フラグ１０２ａ、Ｃ１方向の訂正不能の誤りを示す
Ｃ１フラグ１０２ｂ、及びＣ２方向の訂正不能の誤りを
示すＣ２フラグ１０２ｃを出力する。

【００２５】１２８は、Ｃ１フラグ１０２ｂとＣ２フラ
グ１０２ｃの論理積をとるアンド回路である。即ち、ア
ンド回路１２８は、Ｃ１（水平）方向及びＣ２（垂直）
方向の両方で訂正不能な誤りの位置を示すフラグを出力
する。１３０は、アンド回路１２８の出力又は固定値”
０”（又は”Ｌ”）を選択するスイッチ、１３２は、Ｃ
１フラグ１０２ｂ又は固定値”０”を選択するスイッチ
である。スイッチ１３０は通常は、アンド回路１２８の
出力側のａ接点に接続するが、判定フラグ１０２ａが立
っている時には、固定値”０”側のｂ接点に接続する。
また、スイッチ１３２は通常は、固定値”０”側のａ接
点に接続するが、判定フラグ１０２ａが立っている時に
は、Ｃ１フラグ１０２ｂ（ｂ接点）に接続する。

【００２６】スイッチ１３０による選択信号がスイッチ
１１８を切換え制御し、スイッチ１３２による選択信号
がスイッチ１２４を切換え制御する。即ち、スイッチ１
１８，１２４はそれぞれ、スイッチ１３０，１３２の出
力が”１”（即ち、Ｈ）のとき、ｂ接点に切り換えら
れ、スイッチ１３０，１３２の出力が”０”（即ち、
Ｌ）になると、ａ接点に復帰する。

【００２７】図２は、誤り訂正回路１０２の回路構成ブ
ロック図を示す。入力端子１４０には入力端子１００の
入力データが入力する。データ再生回路１４２は、入力
端子１４０からのデータを復調し、同期ブロックの同期
コードにより各同期ブロックを分離し、同期ブロックの
ＩＤを認識し、符号化コードと誤り訂正用パリティを再
生する。データ再生回路１４２により再生された符号化
コードは、認識されたＩＤに従いデータ・メモリ１４２
に書き込まれ、再生された符号化コードと誤り訂正用パ
リティＣ１，Ｃ２はシンドローム計算回路１４６に印加
される。

【００２８】シンドローム計算回路１４６は、周知の方
法により、誤り検出訂正のためのシンドロームを計算
し、各符号列のシンドロームをシンドローム・メモリ１
４８に順次書き込む。誤り処理回路１５０はシンドロー
ム・メモリ１４８を参照し、誤りがあれば、誤り位置及
び誤りパターンを計算して、データ・メモリ１４４の誤
りデータを検出訂正する。誤り処理回路１５０はまた、
訂正不能の誤りに対し、Ｃ１方向にＣ１フラグを、Ｃ２
方向にＣ２フラグを立て、フラグ記憶及びバースト判定
回路１５２のメモリ部の該当箇所にＣ１フラグ及びＣ２
フラグを格納する。

【００２９】誤り処理回路１５０による誤り処理の後、
データ・メモリ１４４からデータ（符号かコード）が順
次読み出され、出力端子１５４から、図１の各代表値設
定回路１０４，１０６，１０８，１１０に供給される。
データ・メモリ１４４からの読み出しに同期して、フラ
グ記憶及びバースト判定回路１５２は、Ｃ１フラグを出
力端子１５６に、Ｃ２フラグを出力端子１５８に出力す
る。フラグ記憶及びバースト判定回路１５２はまた、Ｃ
２フラグの読み出しに際して又は先行してＣ２フラグの
連続をカウントし、所定数（例えば、３）以上連続する
場合、これをＣ１方向のバースト・エラーと判断し、判
定フラグを出力端子１６０に出力する。判定フラグの出
力タイミングは、連続するＣ２フラグの先頭に同期して
も、上記所定数連続したタイミングであってもよい。

【００３０】図１の動作を説明する。訂正不能な誤りの
存在しない場合には、アンド回路１２８、及びスイッチ
１３０，１３２は特別の機能を奏さず、スイッチ１１
８，１２４はａ接点に接続したままであり、従来例と全
く同じに動作する。

【００３１】即ち、代表値設定回路１０４〜１１０は、
誤り訂正回路１０２からの４ビットの符号化データを８
ビットの代表値に変換する。切換え制御回路１１６は予
測器１２０から出力される予測値に従いスイッチ１１２
を切換え制御し、スイッチ１１２は、各代表値設定回路
１０４〜１１０の出力の内、適当な代表値を選択する。
選択された代表値は加算器１１４に印加され、加算器１
１４は予測値を加算して、復号値を出力する。訂正不能
な誤りが存在しないとき、スイッチ１１８，１２４はａ
接点に接続しており、加算器１１４の出力はスイッチ１
１８，１２４を介して出力端子１２６に出力される。ス
イッチ１１８の出力が予測器１２０に印加され、予測値
１２０は前値を予測値として出力する。

【００３２】次に、１個以上の訂正不能の誤りが存在す
る場合の動作を説明する。図３（ａ）に示すように、誤
り検出訂正の１処理単位（例えば、１画面のデータ）で
１個の訂正不能の誤り（×印）が残ったとする。このと
き、誤り訂正回路１０２は、図３（ａ）に示す×印の位
置の符号化コードを代表値設定回路１０４〜１１０に出
力するのと同期して、Ｃ１フラグ１０２ｂ及びＣ２フラ
グ１０２ｃを出力する。バースト・エラーではないの
で、判定フラグ１０２ａは出力されず、スイッチ１３
０，１３２はａ接点に接続したままである。

【００３３】Ｃ１フラグ１０２ｂ及びＣ２フラグ１０２
ｃにより、アンド回路１２８の出力はＨになり、この位
置の符号化データが誤ったものであることを示す。スイ
ッチ１３０はａ接点に接続しているので、アンド回路１
２８の出力がスイッチ１１８をｂ接点に切り換える。こ
の結果、復号値（加算器１１４の出力）の代わりに、予
測値（前値）が選択され、予測器１２０、１Ｈ遅延回路
１２２及びスイッチ１２４のａ接点に印加される。

【００３４】予測器１２０には、復号値と極めて相関の
強い予測値が印加されるので、従来例で説明したよう
に、訂正不能の誤りによる誤差は急速に収束し、復号値
を予測値で置換することによる画質劣化はほとんど目立
たない。

【００３５】次に、図３（ｂ）に示すように、Ｃ１（水
平）方向で訂正不能の誤り（×印）が４つ連続したとす
る。このとき、誤り訂正回路１０２は、図３（ｂ）に示
す×印の位置の各符号化コードを代表値設定回路１０４
〜１１０に出力するのと同期して、判定フラグ１０２
ａ、Ｃ１フラグ１０２ｂ及びＣ２フラグ１０２ｃを出力
する。判定フラグ１０２ａは、Ｃ１方向の最初の誤った
符号化コードと同期して出力される。従って、図示した
４つの訂正不能の誤りに対して、スイッチ１３０，１３
２はｂ接点に接続する。

【００３６】Ｃ１フラグ１０２ｂ及びＣ２フラグ１０２
ｃにより、４つの訂正不能の誤り全てについてアンド回
路１２８の出力はＨになり、これらの符号化データが誤
ったものであることを示す。しかし、スイッチ１３０は
判定フラグ１０２ａにより固定値”０”のｂ接点に接続
しており、アンド回路１２８の出力にかかわらず、スイ
ッチ１１８はａ接点に接続したままとなる。即ち、復号
値（加算器１１４の出力）を予測値で置換しない、通常
の復号動作となる。

【００３７】誤った復号値（加算器１１４の出力）は、
スイッチ１２４のａ接点及び１Ｈ遅延回路１２２に印加
される。スイッチ１３２は判定フラグ１０２ａによりｂ
接点に接続するので、Ｃ１フラグ１０２ｂによりスイッ
チ１２４が切換え制御され、スイッチ１２４は、４つの
Ｃ１方向に連続する訂正不能の誤りに対して、ｂ接点に
切り換えられ、１Ｈ遅延回路１２２の出力が出力端子１
２６に印加される。即ち、バースト・エラー部分が、前
ラインのデータで置換される。

【００３８】同じく４個の訂正不能の誤りが存在して
も、図３（ｃ）に示すように同一Ｃ１方向上に存在しな
い場合には、個々の訂正不能の誤りに対して図３（ａ）
と同様に処理される。

【００３９】本実施例では、１Ｈ遅延回路１２２及びス
イッチ１２４により、誤った復号値を前ラインで置換し
ているが、上下ラインの平均値などのその他の近似値で
置換してもよいことはいうまでもない。

【００４０】

【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、ランダム・エラーとバースト・エ
ラーのそれぞれについて適切な修正を行なうので、画像
品質を極めて良好に維持できる。

【図面の簡単な説明】

【図１】 本発明の一実施例の構成ブロック図である。

【図２】 図１の誤り訂正回路１０２の構成ブロック図
である。

【図３】 訂正不能の誤りの発生例である。

【図４】 復号値適応型ＤＰＣＭ符号化装置の従来例の
構成ブロック図である。

【図５】 図４に対応する復号化装置の従来例の構成ブ
ロック図である。

【図６】 量子化器１４の量子化特性Ｑ１の特性表であ
る。

【図７】 量子化器１６の量子化特性Ｑ２の特性表であ
る。

【図８】 量子化器１８の量子化特性Ｑ３の特性表であ
る。

【図９】 量子化器２０の量子化特性Ｑ４の特性表であ
る。

【図１０】 図４及び図５の装置による符号化及び復号
化の数値例である。

【図１１】 図１０の例で訂正不能の誤りが発生したと
きの数値例である。

【符号の説明】

１０：入力端子 １２：減算器 １４，１６，１８，２
０：量子化器 ２２：スイッチ ２４：切換え制御回路
２６：誤り訂正符号化回路 ２８，３０，３２，３
４：代表値設定回路 ３６：スイッチ ３８：加算器
４０：予測器 ５０：入力端子 ５２：誤り訂正回路
５４，５６，５８，６０：代表値設定回路 ６２：スイッチ ６４：加算器 ６６：スイッチ ６
８：予測器 ７０：切換え制御回路 １００：入力端子
１０２：誤り訂正回路 １０４，１０６，１０８，１
１０：代表値設定回路 １１２：スイッチ １１４：加
算器 １１６：切換え制御回路 １１８：スイッチ １
２０：予測器 １２２：１Ｈ遅延回路 １２４：スイッ
チ １２６：出力端子 １２８：アンド回路 １３０，
１３２：スイッチ １４０：入力端子 １４２：データ
再生回路 １４４：データ・メモリ １４６：シンドローム計算回路 １４８：シンドローム
・メモリ １５０：誤り処理回路 １５２：フラグ記憶
及びバースト判定回路 １５４：データ出力端子 １５６：Ｃ１フラグ出力端子 １５８：Ｃ２フラグ出力
端子 １６０：判定フラグ出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 予測差分符号化コードを誤り訂正し、バ
   ースト・エラーを検出する誤り訂正手段と、当該誤り訂
   正手段による誤り訂正処理済みの予測差分符号化コード
   を予測値に従い復号する復号化手段と、通常は、当該復
   号化手段による復号値を選択し、訂正不能の誤りに対し
   て当該復号化手段における予測値を選択する第１の選択
   手段と、当該第１の選択手段による選択値とその類似値
   の何れか一方を選択する第２の選択手段と、バースト・
   エラーの発生時に、当該第１の選択手段に当該復号化手
   段による復号値を選択させると共に、当該第２の選択手
   段に類似値を選択させる制御手段とからなることを特徴
   とする復号化装置。