JPH0513120A - 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造 - Google Patents
異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造Info
- Publication number
- JPH0513120A JPH0513120A JP3164483A JP16448391A JPH0513120A JP H0513120 A JPH0513120 A JP H0513120A JP 3164483 A JP3164483 A JP 3164483A JP 16448391 A JP16448391 A JP 16448391A JP H0513120 A JPH0513120 A JP H0513120A
- Authority
- JP
- Japan
- Prior art keywords
- anisotropic conductive
- conductive tape
- tape connector
- electronic component
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】異方性導電テープコネクタ内の導電性フィラー
によって電気的にショートする可能性のある部分の絶縁
性を安定且つ高性能に保持するとともに電子部品の信頼
性を向上する。 【構成】回路基板１上の回路パターン５と電子部品の端
子間が異方性導電テープコネクタ３を介して接続され、
この異方性導電テープコネクタ３と電子部品底面間が光
硬化した絶縁性樹脂１５で固定されている。
によって電気的にショートする可能性のある部分の絶縁
性を安定且つ高性能に保持するとともに電子部品の信頼
性を向上する。 【構成】回路基板１上の回路パターン５と電子部品の端
子間が異方性導電テープコネクタ３を介して接続され、
この異方性導電テープコネクタ３と電子部品底面間が光
硬化した絶縁性樹脂１５で固定されている。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩチップ等を基板
上に実装するのに異方性テープコネクタを使用する場合
の実装構造に関する。
上に実装するのに異方性テープコネクタを使用する場合
の実装構造に関する。
【０００２】
【従来の技術】異方性テープコネクタを使用して電子部
品の一例のＬＳＩチップを基板上に実装する場合の外観
斜視図を図４に示す。同図において、Ｘ−Ｘ´一部断面
図を図５に、Ｙ−Ｙ´一部断面図を図６に示す。回路基
板１は、ポリイミドやガラスエポキシ、ポリエステルと
いった絶縁性基材４上に、銅箔にスズメッキやニッケル
−金メッキを施した回路パターン５を形成して構成され
る。この上に、シリコン単結晶６の上に各種元素をドー
ピング拡散させ、蒸着薄膜を使って半導体素子を作りこ
み、外部との電気信号のやりとりをする電極を金メッキ
等で凸起状に加工したバンプ電極７を設けたＬＳＩチッ
プ２を異方性導電テープコネクタ３を挟むことによって
実装接続する。この異方性導電テープコネクタ３は、ホ
ットメルト系接着剤８の中にニッケルや金等の導電性フ
ィラー９を添加したものである。この異方性導電テープ
コネクタ３を挟んで熱圧着加工することによって、図に
示すようにバンプ電極７と回路パターン５間は導電粉末
である導電性フィラー９によって接続され、且つ接着剤
によってＬＳＩチップ２と基板１とが強固に固定され
る。
品の一例のＬＳＩチップを基板上に実装する場合の外観
斜視図を図４に示す。同図において、Ｘ−Ｘ´一部断面
図を図５に、Ｙ−Ｙ´一部断面図を図６に示す。回路基
板１は、ポリイミドやガラスエポキシ、ポリエステルと
いった絶縁性基材４上に、銅箔にスズメッキやニッケル
−金メッキを施した回路パターン５を形成して構成され
る。この上に、シリコン単結晶６の上に各種元素をドー
ピング拡散させ、蒸着薄膜を使って半導体素子を作りこ
み、外部との電気信号のやりとりをする電極を金メッキ
等で凸起状に加工したバンプ電極７を設けたＬＳＩチッ
プ２を異方性導電テープコネクタ３を挟むことによって
実装接続する。この異方性導電テープコネクタ３は、ホ
ットメルト系接着剤８の中にニッケルや金等の導電性フ
ィラー９を添加したものである。この異方性導電テープ
コネクタ３を挟んで熱圧着加工することによって、図に
示すようにバンプ電極７と回路パターン５間は導電粉末
である導電性フィラー９によって接続され、且つ接着剤
によってＬＳＩチップ２と基板１とが強固に固定され
る。
【０００３】
【発明が解決しようとする課題】上記の構造において
は、異方性導電テープコネクタ３の中に含まれる導電性
フィラー９がＬＳＩチップ２のバンプ電極７と回路基板
１の回路パターン５とを電気的に接続させることが必要
であるが、これ以外の、本来電気的に接続してはならな
い隣接する電極間や、ＬＳＩベース６と基板の回路パタ
ーン５との間は電気的に絶縁性を保持することが必要で
ある。特に、ＬＳＩチップには、その製造方法に起因し
てＬＳＩの背面１０、側面１１、およびエッジ端面１２
は絶縁処理がなされていない（ＬＳＩチップ２の底面は
パッシベーション膜１４（図７参照）によって絶縁保護
がなされている）。したがって、ＬＳＩチップ２のエッ
ジ端面１２と基板の回路パターン５とが異方性導電テー
プコネクタ３の導電性フィラー９によっ電気的にショー
トを起こす危険性が高い問題がある。図７は、エッジ端
面１２と回路パターン５とが導電性フィラー９によって
電気的にショートした状態を示している。また、同時に
異方性導電テープコネクタの加圧，加熱時に、導電性フ
ィラー９が横方向に流動し凝集してしまい、その凝集位
置によっては隣接端子間のショートも引き起こすおそれ
がある。さらに、ＬＳＩチップ２の中央部と基板１との
間に隙間１８が形成され、この部分に水分が進入するこ
とによってＬＳＩチップの誤動作や破壊を引き起こすお
それもある。
は、異方性導電テープコネクタ３の中に含まれる導電性
フィラー９がＬＳＩチップ２のバンプ電極７と回路基板
１の回路パターン５とを電気的に接続させることが必要
であるが、これ以外の、本来電気的に接続してはならな
い隣接する電極間や、ＬＳＩベース６と基板の回路パタ
ーン５との間は電気的に絶縁性を保持することが必要で
ある。特に、ＬＳＩチップには、その製造方法に起因し
てＬＳＩの背面１０、側面１１、およびエッジ端面１２
は絶縁処理がなされていない（ＬＳＩチップ２の底面は
パッシベーション膜１４（図７参照）によって絶縁保護
がなされている）。したがって、ＬＳＩチップ２のエッ
ジ端面１２と基板の回路パターン５とが異方性導電テー
プコネクタ３の導電性フィラー９によっ電気的にショー
トを起こす危険性が高い問題がある。図７は、エッジ端
面１２と回路パターン５とが導電性フィラー９によって
電気的にショートした状態を示している。また、同時に
異方性導電テープコネクタの加圧，加熱時に、導電性フ
ィラー９が横方向に流動し凝集してしまい、その凝集位
置によっては隣接端子間のショートも引き起こすおそれ
がある。さらに、ＬＳＩチップ２の中央部と基板１との
間に隙間１８が形成され、この部分に水分が進入するこ
とによってＬＳＩチップの誤動作や破壊を引き起こすお
それもある。
【０００４】本発明の目的は、異方性導電テープコネク
タ内の導電性フィラーによって、電気的にショートして
はならない部分の絶縁性を安定かつ高性能に保持すると
ともに、実装部の隙間をなくすことによって電子部品の
信頼性の向上を図る実装構造を提供することにある。
タ内の導電性フィラーによって、電気的にショートして
はならない部分の絶縁性を安定かつ高性能に保持すると
ともに、実装部の隙間をなくすことによって電子部品の
信頼性の向上を図る実装構造を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、基板上の回路
と電子部品の端子間が異方性導電テープコネクタを介し
て接続され、この異方性導電テープコネクタと前記電子
部品底面間が光硬化した絶縁性樹脂と加圧，加熱処理し
た前記異方性導電テープコネクタで固定されていること
を特徴とするものである。
と電子部品の端子間が異方性導電テープコネクタを介し
て接続され、この異方性導電テープコネクタと前記電子
部品底面間が光硬化した絶縁性樹脂と加圧，加熱処理し
た前記異方性導電テープコネクタで固定されていること
を特徴とするものである。
【０００６】
【作用】基板上の回路と電子部品の端子間に異方性導電
テープコネクタが配置されることによって、両者が電気
的に接続される。また、この異方性導電テープコネクタ
と電子部品底面間に光硬化性の絶縁性樹脂が配置される
ことによって、電子部品の底面と基板上の回路との間の
絶縁性が保持される。また、電子部品実装部では、異方
性導電テープコネクタと光硬化した絶縁性樹脂とが積層
構造となっているためにこの部分における隙間が生じな
い。したがって、実装の接着力が強固なものとなる。
テープコネクタが配置されることによって、両者が電気
的に接続される。また、この異方性導電テープコネクタ
と電子部品底面間に光硬化性の絶縁性樹脂が配置される
ことによって、電子部品の底面と基板上の回路との間の
絶縁性が保持される。また、電子部品実装部では、異方
性導電テープコネクタと光硬化した絶縁性樹脂とが積層
構造となっているためにこの部分における隙間が生じな
い。したがって、実装の接着力が強固なものとなる。
【０００７】
【実施例】図１は本発明の実施例の電子部品実装構造を
示す図である。
示す図である。
【０００８】回路パターン５と絶縁性基材４からなる回
路基板１と、底部にバンプ電極７を有するＬＳＩチップ
２との間には、異方性導電テープコネクタ３と光硬化性
樹脂１５とが配置されている。バンプ電極７は、異方性
導電テープコネクタ３を介して回路パターン５と電気的
に接続されており、ＬＳＩチップ２の底部と回路基板１
とは、光硬化性樹脂１５および異方性導電テープコネク
タ３によって強固に接着されている。図に示すように、
ＬＳＩチップ２のエッジ端面１２と異方性導電テープコ
ネクタ３との間には光硬化性の絶縁樹脂１５があるため
にこのエッジ端面１２の絶縁が保持されている。
路基板１と、底部にバンプ電極７を有するＬＳＩチップ
２との間には、異方性導電テープコネクタ３と光硬化性
樹脂１５とが配置されている。バンプ電極７は、異方性
導電テープコネクタ３を介して回路パターン５と電気的
に接続されており、ＬＳＩチップ２の底部と回路基板１
とは、光硬化性樹脂１５および異方性導電テープコネク
タ３によって強固に接着されている。図に示すように、
ＬＳＩチップ２のエッジ端面１２と異方性導電テープコ
ネクタ３との間には光硬化性の絶縁樹脂１５があるため
にこのエッジ端面１２の絶縁が保持されている。
【０００９】次に、上記の実装構造の形成方法について
図２および図３を参照して説明する。
図２および図３を参照して説明する。
【００１０】まず、図２（Ａ）に示すように、回路基板
１に、厚さ約１０μｍの異方性導電テープコネクタ３を
ＬＳＩチップ２の実装位置に配置する（配置する方法
は、一般に、軽く熱と圧力を加えて転写して形成す
る）。この回路基板１の回路パターン５とＬＳＩチップ
２のバンプ電極７とを位置合わせし、軽く熱と圧力を加
えて、ＬＳＩチップ２を回路基板上に仮固定する。仮固
定条件は、ほぼ１２０〜１５０度の温度で１〜３秒程
度、２００〜１０００ｇｒ／ＬＳＩの荷重とする。この
時、高さ２０〜２５μｍのバンプ電極７は、異方性導電
テープコネクタの中に含まれる導電性フィラー９に届く
まで埋め込まれる。その量は、異方性導電テープコネク
タの導電性フィラーの粒子系約５μｍに相当し、約５μ
ｍほど、テープコネクタ内に沈み込む。この時の接続部
分の導通抵抗は１００ｍΩ〜５００ｍΩになる。しか
し、異方性導電テープコネクタ３内に沈み込むのはバン
プ電極７のみで、それ以外の部分のテープコネクタは全
く熱反応硬化をしていない状態にあり、ＬＳＩチップ２
のバンプ電極部分以外は、すなわちＬＳＩチップ２の底
面と異方性導電テープコネクタ３との間の隙間は最低で
も５μｍ以上の厚さで保持される（図２（Ｂ）参照）。
次にＬＳＩチップ２の側面斜め方向より、液状の光硬化
性樹脂１５を摘下した樹脂は、毛細管現象によりＬＳＩ
チップ２と異方性導電テープコネクタ３との隙間にそっ
て優先的に浸透していき、隙間全体が光硬化性樹脂１５
によって充填される（図２（Ｃ）参照）。次に、紫外線
（ＵＶ）ランプ１６を照射し、光反応硬化をさせる。光
硬化のために温度を上げる必要もなく、仮固定されたＬ
ＳＩチップ２の接続部分（バンプ電極部分）は全く熱的
なダメージを受けないままで保持された状態にある。最
後に、異方性導電テープコネクタ３の硬化反応を完全に
行うために、本圧着を行う。本圧着条件としては、温度
１５０〜２００度で１０秒〜２０秒間の間、２ｋｇ〜６
ｋｇ／ＬＳＩの加圧力とする。この本圧着時の加圧力は
仮固定時の加圧力の二倍以上であることが望ましい。
１に、厚さ約１０μｍの異方性導電テープコネクタ３を
ＬＳＩチップ２の実装位置に配置する（配置する方法
は、一般に、軽く熱と圧力を加えて転写して形成す
る）。この回路基板１の回路パターン５とＬＳＩチップ
２のバンプ電極７とを位置合わせし、軽く熱と圧力を加
えて、ＬＳＩチップ２を回路基板上に仮固定する。仮固
定条件は、ほぼ１２０〜１５０度の温度で１〜３秒程
度、２００〜１０００ｇｒ／ＬＳＩの荷重とする。この
時、高さ２０〜２５μｍのバンプ電極７は、異方性導電
テープコネクタの中に含まれる導電性フィラー９に届く
まで埋め込まれる。その量は、異方性導電テープコネク
タの導電性フィラーの粒子系約５μｍに相当し、約５μ
ｍほど、テープコネクタ内に沈み込む。この時の接続部
分の導通抵抗は１００ｍΩ〜５００ｍΩになる。しか
し、異方性導電テープコネクタ３内に沈み込むのはバン
プ電極７のみで、それ以外の部分のテープコネクタは全
く熱反応硬化をしていない状態にあり、ＬＳＩチップ２
のバンプ電極部分以外は、すなわちＬＳＩチップ２の底
面と異方性導電テープコネクタ３との間の隙間は最低で
も５μｍ以上の厚さで保持される（図２（Ｂ）参照）。
次にＬＳＩチップ２の側面斜め方向より、液状の光硬化
性樹脂１５を摘下した樹脂は、毛細管現象によりＬＳＩ
チップ２と異方性導電テープコネクタ３との隙間にそっ
て優先的に浸透していき、隙間全体が光硬化性樹脂１５
によって充填される（図２（Ｃ）参照）。次に、紫外線
（ＵＶ）ランプ１６を照射し、光反応硬化をさせる。光
硬化のために温度を上げる必要もなく、仮固定されたＬ
ＳＩチップ２の接続部分（バンプ電極部分）は全く熱的
なダメージを受けないままで保持された状態にある。最
後に、異方性導電テープコネクタ３の硬化反応を完全に
行うために、本圧着を行う。本圧着条件としては、温度
１５０〜２００度で１０秒〜２０秒間の間、２ｋｇ〜６
ｋｇ／ＬＳＩの加圧力とする。この本圧着時の加圧力は
仮固定時の加圧力の二倍以上であることが望ましい。
【００１１】この本圧着によって、接続部分は１０ｍΩ
以下の低抵抗で導通が確保されるようになる。
以下の低抵抗で導通が確保されるようになる。
【００１２】図３は図１の実装構造を実現する別の方法
を示している。
を示している。
【００１３】まず、同図（Ａ）に示すように、ＬＳＩチ
ップ面に光硬化性樹脂１５を摘下する。ＬＳＩチップを
約８０〜１００度に加熱すると光硬化性樹脂１５の液粘
度が急速に低下し、ＬＳＩチップの底面（図では上方に
なっている）全体に樹脂液が広がる（同図（Ｂ）参
照）。この後ＵＶランプ１６を照射して、ＬＳＩチップ
底面に広がった樹脂を光硬化させる（同図（Ｃ）参
照）。予めここまで処理されたＬＳＩチップ２を、既に
異方性導電テープコネクタが転写された回路基板１に位
置合わせし（同図（Ｄ）参照）、熱圧着を行って接続と
接着を同時に行う（同図（Ｅ）参照）。
ップ面に光硬化性樹脂１５を摘下する。ＬＳＩチップを
約８０〜１００度に加熱すると光硬化性樹脂１５の液粘
度が急速に低下し、ＬＳＩチップの底面（図では上方に
なっている）全体に樹脂液が広がる（同図（Ｂ）参
照）。この後ＵＶランプ１６を照射して、ＬＳＩチップ
底面に広がった樹脂を光硬化させる（同図（Ｃ）参
照）。予めここまで処理されたＬＳＩチップ２を、既に
異方性導電テープコネクタが転写された回路基板１に位
置合わせし（同図（Ｄ）参照）、熱圧着を行って接続と
接着を同時に行う（同図（Ｅ）参照）。
【００１４】なお、本実施例では、異方性導電テープコ
ネクタ３の厚さが基板回路段差（回路厚さ）に略等し
く、光硬化性樹脂の塗布厚さがＬＳＩバンプ電極７の高
さに略等しくなるようにして、実装後に間隙が生じない
ように十分な充填量を確保することが必要である。光硬
化性樹脂は、アクリル系をベースに変性されたもので、
硬化後の樹脂はガラス転移点が１００度以下に設定され
ており、一般の有機材料がガラス転移点を超えたときに
軟化してゴム状になるのと同様に、１５０〜２００度と
いった高温ではゴム状の柔らかい性質に変わる。熱圧着
時の温度は上記光硬化性樹脂のガラス転移温度に比べて
はるかに高いために、そのときの光硬化性樹脂はかなり
軟化している。一方、異方性導電テープコネクタ３は熱
圧着温度で硬化反応する際に光硬化性樹脂よりも溶融温
度が一般に低くなる。これは、接着剤が硬化反応をする
ときの性質と硬化した後の物質を温度を上げてガラス転
移点を超える温度に上げたときとでは物質の分子構造が
全く異なることによる。
ネクタ３の厚さが基板回路段差（回路厚さ）に略等し
く、光硬化性樹脂の塗布厚さがＬＳＩバンプ電極７の高
さに略等しくなるようにして、実装後に間隙が生じない
ように十分な充填量を確保することが必要である。光硬
化性樹脂は、アクリル系をベースに変性されたもので、
硬化後の樹脂はガラス転移点が１００度以下に設定され
ており、一般の有機材料がガラス転移点を超えたときに
軟化してゴム状になるのと同様に、１５０〜２００度と
いった高温ではゴム状の柔らかい性質に変わる。熱圧着
時の温度は上記光硬化性樹脂のガラス転移温度に比べて
はるかに高いために、そのときの光硬化性樹脂はかなり
軟化している。一方、異方性導電テープコネクタ３は熱
圧着温度で硬化反応する際に光硬化性樹脂よりも溶融温
度が一般に低くなる。これは、接着剤が硬化反応をする
ときの性質と硬化した後の物質を温度を上げてガラス転
移点を超える温度に上げたときとでは物質の分子構造が
全く異なることによる。
【００１５】上記の光硬化性樹脂については、熱硬化性
のエポキシ変性樹脂等を添加し、光硬化性樹脂１５がま
だ未硬化の状態の時のヤング率を低く押さえ、硬化した
後にはヤング率を大幅に向上させて本圧着後の接着，固
着力を上げることも可能である。
のエポキシ変性樹脂等を添加し、光硬化性樹脂１５がま
だ未硬化の状態の時のヤング率を低く押さえ、硬化した
後にはヤング率を大幅に向上させて本圧着後の接着，固
着力を上げることも可能である。
【００１６】また、光硬化反応を阻害させない程度の絶
縁性微粒子（アルミナやシリカといった無機物でもプラ
スチック粒子等の有機物でも可能）を予め配合してお
き、本圧着の際のショート防止をより確実にする手段も
講じることが可能である。
縁性微粒子（アルミナやシリカといった無機物でもプラ
スチック粒子等の有機物でも可能）を予め配合してお
き、本圧着の際のショート防止をより確実にする手段も
講じることが可能である。
【００１７】
【発明の効果】異方性導電テープコネクタの上方に絶縁
性樹脂である光硬化性樹脂が介在する為に、電子部品の
底面と異方性導電テープコネクタ間の電気的なショート
を確実に防ぐことができる。電子部品の底面と基板間
が、異方性導電テープコネクタと光硬化性の樹脂との二
層構造で埋められるためにこの部分に隙間ができにく
く、強力な接着固定を可能にするとともに、水分等が浸
入することによって電子部品に対して悪影響が及ぶのを
防ぐことができる。また、異方性導電テープコネクタと
光硬化性の樹脂とは相互に影響を及ぼすことなく硬化す
ることができるために実装部の品質が低下するというこ
とがない。
性樹脂である光硬化性樹脂が介在する為に、電子部品の
底面と異方性導電テープコネクタ間の電気的なショート
を確実に防ぐことができる。電子部品の底面と基板間
が、異方性導電テープコネクタと光硬化性の樹脂との二
層構造で埋められるためにこの部分に隙間ができにく
く、強力な接着固定を可能にするとともに、水分等が浸
入することによって電子部品に対して悪影響が及ぶのを
防ぐことができる。また、異方性導電テープコネクタと
光硬化性の樹脂とは相互に影響を及ぼすことなく硬化す
ることができるために実装部の品質が低下するというこ
とがない。
【図１】本発明の実施例の電子部品実装構造を示す図
【図２】上記電子部品実装構造を実現する方法の具体例
を工程順に示す図
を工程順に示す図
【図３】上記電子部品実装構造を実現する他の方法の具
体例を工程順に示す図
体例を工程順に示す図
【図４】ＬＳＩチップの実装形態を示す外観斜視図
【図５】Ｘ−Ｘ´一部断面図
【図６】Ｙ−Ｙ´一部断面図
【図７】従来の電子部品実装構造の欠点を示す図
Claims (1)
- 【特許請求の範囲】 【請求項１】基板上の回路と電子部品の端子間が異方性
導電テープコネクタを介して接続され、この異方性導電
テープコネクタと前記電子部品底面間が光硬化した絶縁
性樹脂と加圧，加熱処理した前記異方性導電テープコネ
クタで固定されていることを特徴とする、異方性導電テ
ープコネクタと光硬化性樹脂を用いた電子部品実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164483A JPH0513120A (ja) | 1991-07-04 | 1991-07-04 | 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164483A JPH0513120A (ja) | 1991-07-04 | 1991-07-04 | 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513120A true JPH0513120A (ja) | 1993-01-22 |
Family
ID=15794032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164483A Pending JPH0513120A (ja) | 1991-07-04 | 1991-07-04 | 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513120A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075065A (ja) * | 2000-06-14 | 2002-03-15 | Sekisui Chem Co Ltd | 微粒子配置フィルム、導電接続フィルム、導電接続構造体及び微粒子の配置方法 |
| WO2003001586A1 (fr) * | 2001-06-20 | 2003-01-03 | Toray Engineering Co., Ltd. | Procede et dispositif de montage |
| JP2009021595A (ja) * | 2008-07-08 | 2009-01-29 | Hitachi Chem Co Ltd | リワーク方法 |
-
1991
- 1991-07-04 JP JP3164483A patent/JPH0513120A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075065A (ja) * | 2000-06-14 | 2002-03-15 | Sekisui Chem Co Ltd | 微粒子配置フィルム、導電接続フィルム、導電接続構造体及び微粒子の配置方法 |
| WO2003001586A1 (fr) * | 2001-06-20 | 2003-01-03 | Toray Engineering Co., Ltd. | Procede et dispositif de montage |
| JP2009021595A (ja) * | 2008-07-08 | 2009-01-29 | Hitachi Chem Co Ltd | リワーク方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08186156A (ja) | 電子部品の接続方法 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP3436170B2 (ja) | 異方性導電フィルム、これを用いた半導体装置及びその製造方法 | |
| JP3725300B2 (ja) | Ａｃｆ接合構造 | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
| JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JPH10125725A (ja) | 半導体装置およびその製造方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH06163746A (ja) | 混成集積回路装置 | |
| JP2705658B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP2002252326A (ja) | 半導体装置の製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP3383774B2 (ja) | 半導体素子の実装方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 |