JPH0513396B2 - - Google Patents
Info
- Publication number
- JPH0513396B2 JPH0513396B2 JP60102697A JP10269785A JPH0513396B2 JP H0513396 B2 JPH0513396 B2 JP H0513396B2 JP 60102697 A JP60102697 A JP 60102697A JP 10269785 A JP10269785 A JP 10269785A JP H0513396 B2 JPH0513396 B2 JP H0513396B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- superconducting
- silica
- insulating film
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は超電導集積回路の製造方法、より具体
的には超電導金属間の絶縁膜の製造方法に関する
ものである。
的には超電導金属間の絶縁膜の製造方法に関する
ものである。
ジヨセフソン接合素子を利用した超電導集積回
路は、その高速性のため、超大型コンピユータの
構成要素として期待されている。これにはジヨセ
フソン接合素子の高速性を充分生かしたデバイス
設計を行う必要がある。中でも超電導線路の持つ
インダクタンスは高速化を妨げる大きな要因とな
つており、インダクタンスを下げられるデバイス
構造が望まれている。超電導線路のインダクタン
スを下げるためには、層間の絶縁膜をできるだけ
うすくする事が必要である。このことはメモリ動
作を高速化するために非常に重要な問題である。
路は、その高速性のため、超大型コンピユータの
構成要素として期待されている。これにはジヨセ
フソン接合素子の高速性を充分生かしたデバイス
設計を行う必要がある。中でも超電導線路の持つ
インダクタンスは高速化を妨げる大きな要因とな
つており、インダクタンスを下げられるデバイス
構造が望まれている。超電導線路のインダクタン
スを下げるためには、層間の絶縁膜をできるだけ
うすくする事が必要である。このことはメモリ動
作を高速化するために非常に重要な問題である。
（従来技術とその問題点）
第３図は従来の超電導集積回路の製造方法の一
例を説明するための図である。従来、絶縁膜とし
ては抵抗加熱蒸着のSiOで形成した膜が多用され
ている。これはジヨセフソン接合の温度耐性が
200℃〜300℃と低く、他の絶縁膜例えばスパツタ
蒸着のSiO2膜やプラズマCVD法によるSi3N4等
は、製造時に300℃以上の温度が必要となるので、
不適当であるためである。しかしながら第３図ａ
に示すごとくSiO膜２２は段差部分にクラツクが
発生しやすい。そのため、超電導膜２１，２３の
間を完全に絶縁するためには、SiO膜２２を超電
導膜２１より充分に厚く蒸着する必要がある（第
３図ｂ）。また超電導膜２１，２３間のコンタク
トをとるため、SiO膜２２を蒸着したあと反応性
イオンエツチング等の技術によりコンタクトホー
ルをあけ、その上に超電導膜２３を堆積する。コ
ンタクトをを完全にするため、また、SiO膜のク
ラツク部で段切れしないよう超電導膜２３はSiO
膜２２より充分厚くする必要がある。したがつて
上層部にいくほど層間絶縁膜の厚さは厚くする事
になる。しかも、SiO膜はピンホールの比較的多
い膜でありこの事からもある程度の厚さが必要と
なる。これらの事から超電導線路のインダクタン
スを充分に小さくすることができず、従来の製造
方法ではおのずと高速化に限度があつた。
例を説明するための図である。従来、絶縁膜とし
ては抵抗加熱蒸着のSiOで形成した膜が多用され
ている。これはジヨセフソン接合の温度耐性が
200℃〜300℃と低く、他の絶縁膜例えばスパツタ
蒸着のSiO2膜やプラズマCVD法によるSi3N4等
は、製造時に300℃以上の温度が必要となるので、
不適当であるためである。しかしながら第３図ａ
に示すごとくSiO膜２２は段差部分にクラツクが
発生しやすい。そのため、超電導膜２１，２３の
間を完全に絶縁するためには、SiO膜２２を超電
導膜２１より充分に厚く蒸着する必要がある（第
３図ｂ）。また超電導膜２１，２３間のコンタク
トをとるため、SiO膜２２を蒸着したあと反応性
イオンエツチング等の技術によりコンタクトホー
ルをあけ、その上に超電導膜２３を堆積する。コ
ンタクトをを完全にするため、また、SiO膜のク
ラツク部で段切れしないよう超電導膜２３はSiO
膜２２より充分厚くする必要がある。したがつて
上層部にいくほど層間絶縁膜の厚さは厚くする事
になる。しかも、SiO膜はピンホールの比較的多
い膜でありこの事からもある程度の厚さが必要と
なる。これらの事から超電導線路のインダクタン
スを充分に小さくすることができず、従来の製造
方法ではおのずと高速化に限度があつた。
（発明の目的）
本発明の目的は、上記従来例の問題点を解決す
るための超電導集積回路の製造方法を提案する事
にある。
るための超電導集積回路の製造方法を提案する事
にある。
（発明の構成）
本発明によれば少なくとも、所望のパターンを
有する第１の超電導金属層を形成する工程と、該
第１の超電導金属層の上部にSi酸化物を主成分と
する被膜を得るためにSi化合物を含む溶液を塗布
及び熱処理して固化し、絶縁被膜と化する工程
と、続いて該絶縁被膜の上部に金属層を堆積し、
該金属層全体を酸化する事により、絶縁体と化す
る工程と、該絶縁体の上部に第２の超電導金属を
堆積する工程を含む事を特徴とする超電導集積回
路の製造方法が得られる。
有する第１の超電導金属層を形成する工程と、該
第１の超電導金属層の上部にSi酸化物を主成分と
する被膜を得るためにSi化合物を含む溶液を塗布
及び熱処理して固化し、絶縁被膜と化する工程
と、続いて該絶縁被膜の上部に金属層を堆積し、
該金属層全体を酸化する事により、絶縁体と化す
る工程と、該絶縁体の上部に第２の超電導金属を
堆積する工程を含む事を特徴とする超電導集積回
路の製造方法が得られる。
（発明の構成の詳細な説明）
超電導線配線の自己インダクタンスは単位電流
を流した時に蓄えられる磁気的エネルギーで定義
される。今、配線とグランドプレーン間の配線膜
の厚さをtp、配線の巾をＷとすると自己インダク
タンスＬは超電導体中λLまで磁界が侵入している
ことを考慮してＬ＝μp（tp＋2λL）／Ｗで近似でき
る。（ただしμ0は透磁率、配線の厚さはtsはts≫λL
とする。）つまり層間の絶縁膜が厚くなるとイン
ダクタンスは大きくなる。特に微細化が進みＷが
小さくなると、さらにインダクタンスは増し高速
化のさまたげになる。インダクタンスを下げるた
めに絶縁膜をうすくすることは不可欠な技術とな
る。
を流した時に蓄えられる磁気的エネルギーで定義
される。今、配線とグランドプレーン間の配線膜
の厚さをtp、配線の巾をＷとすると自己インダク
タンスＬは超電導体中λLまで磁界が侵入している
ことを考慮してＬ＝μp（tp＋2λL）／Ｗで近似でき
る。（ただしμ0は透磁率、配線の厚さはtsはts≫λL
とする。）つまり層間の絶縁膜が厚くなるとイン
ダクタンスは大きくなる。特に微細化が進みＷが
小さくなると、さらにインダクタンスは増し高速
化のさまたげになる。インダクタンスを下げるた
めに絶縁膜をうすくすることは不可欠な技術とな
る。
本発明は超電導層間の絶縁膜にSi化合物を含む
溶液を塗布し、固化する事により得られるSi酸化
物（以下シリカフイルムと呼ぶ）と金属酸化膜を
用いる事で、層間絶縁膜をうすくし、超電導線路
のインダクタンスを下げる事を可能とする超電導
集積回路の製造方法である。シリカフイルム等の
絶縁被膜は本質的にステツプカバレージがよく、
また絶縁膜に二層膜を用いる事でピンホールの問
題も大幅に改善される。
溶液を塗布し、固化する事により得られるSi酸化
物（以下シリカフイルムと呼ぶ）と金属酸化膜を
用いる事で、層間絶縁膜をうすくし、超電導線路
のインダクタンスを下げる事を可能とする超電導
集積回路の製造方法である。シリカフイルム等の
絶縁被膜は本質的にステツプカバレージがよく、
また絶縁膜に二層膜を用いる事でピンホールの問
題も大幅に改善される。
以下実施例に基づき本発明について説明する。
実施例 １
第１図は本発明の第１の実施例を説明するため
の図である。第１図ａはスパツタ蒸着法により堆
積した超電導膜１の上に、シリカフイルム溶液を
スピン塗布し数100℃の熱処理により固化し、シ
リカフイルム２を形成した状態を示す。シリカフ
イルム溶液は液体状であるので、凹凸のある面に
滴下すると、液体は凹凸面にそつて侵入し、滑ら
かな表面を程して凹凸部分を緩和してしまう。さ
らにシリカフイルム溶液の濃度を適当に選ぶこと
により段差部分はなだらかな傾斜がつき、平坦な
部分ではうすく塗布され、段差を解消する事がで
きる。次に第１図ｂに示されるように常電導金属
膜３（ここでは緻密な膜ができる事がしられてい
るAl膜を用いる）を数10nｍスパツタ蒸着法で堆
積する。ここでウエハー全面にAl膜が形成され
ている事を利用して陽極酸化法でAl膜を酸化し
絶縁膜体に変える。この時、もしAl膜に一部酸
化残りが生じたとしてもシリカフイルムにより絶
縁膜は保たれる。またシリカフイルムは本来500
℃以上の高温で固化する事が望ましいが、ジヨセ
フソン集積回路においては、ジヨセフソン接合後
の工程では200℃以下で固化せざるを得ない。そ
のためシリカフイルムの強度やフツ化物耐性等の
点で問題が残るがここではシリカフイルムの上層
にAl酸化膜を形成する事で、この問題を解決し
ている。このようにシリカフイルムとAl酸化膜
の二層構造により薄いほぼ完全な層間絶縁膜を実
現できる。またピンホールの問題も大幅に改善さ
れる。つづいて第１図ｃに示すごとく、該酸化膜
上に超電導膜４を堆積し、超電導線路を形成す
る。この方法によれば、層間絶縁膜の厚さを非常
にうすくできるため、配線のインダクタンスを極
力下げることが可能で、回路の高速化の効果が得
られる。なおここでは酸化方法として陽極酸化法
を取り上げたがRFプラズマ酸化でも可能である。
さらに、スパツタ法によりAl酸化膜を蒸着する
事もできる。また、絶縁被膜としてシリカフイル
ムを用いたが、その他拡散用不純物を含むシリカ
フイルムやポリイミド等の他の絶縁被膜を用いる
事も可能である。
の図である。第１図ａはスパツタ蒸着法により堆
積した超電導膜１の上に、シリカフイルム溶液を
スピン塗布し数100℃の熱処理により固化し、シ
リカフイルム２を形成した状態を示す。シリカフ
イルム溶液は液体状であるので、凹凸のある面に
滴下すると、液体は凹凸面にそつて侵入し、滑ら
かな表面を程して凹凸部分を緩和してしまう。さ
らにシリカフイルム溶液の濃度を適当に選ぶこと
により段差部分はなだらかな傾斜がつき、平坦な
部分ではうすく塗布され、段差を解消する事がで
きる。次に第１図ｂに示されるように常電導金属
膜３（ここでは緻密な膜ができる事がしられてい
るAl膜を用いる）を数10nｍスパツタ蒸着法で堆
積する。ここでウエハー全面にAl膜が形成され
ている事を利用して陽極酸化法でAl膜を酸化し
絶縁膜体に変える。この時、もしAl膜に一部酸
化残りが生じたとしてもシリカフイルムにより絶
縁膜は保たれる。またシリカフイルムは本来500
℃以上の高温で固化する事が望ましいが、ジヨセ
フソン集積回路においては、ジヨセフソン接合後
の工程では200℃以下で固化せざるを得ない。そ
のためシリカフイルムの強度やフツ化物耐性等の
点で問題が残るがここではシリカフイルムの上層
にAl酸化膜を形成する事で、この問題を解決し
ている。このようにシリカフイルムとAl酸化膜
の二層構造により薄いほぼ完全な層間絶縁膜を実
現できる。またピンホールの問題も大幅に改善さ
れる。つづいて第１図ｃに示すごとく、該酸化膜
上に超電導膜４を堆積し、超電導線路を形成す
る。この方法によれば、層間絶縁膜の厚さを非常
にうすくできるため、配線のインダクタンスを極
力下げることが可能で、回路の高速化の効果が得
られる。なおここでは酸化方法として陽極酸化法
を取り上げたがRFプラズマ酸化でも可能である。
さらに、スパツタ法によりAl酸化膜を蒸着する
事もできる。また、絶縁被膜としてシリカフイル
ムを用いたが、その他拡散用不純物を含むシリカ
フイルムやポリイミド等の他の絶縁被膜を用いる
事も可能である。
実施例 ２
第２図は本発明の第２の実施例を説明するため
の図である。この実施例はコンタクトホールの形
成をともなつた本発明の好しい実施様体例であ
る。第２図ａはスパツタ蒸着法により堆積した超
電導膜１１の上に、シリカフイルム溶液をスピン
塗布し数100℃の熱処理により固化し、シリカフ
イルム１２を形成した状態を示す。シリカフイル
ム溶液は液体状であるので、凹凸のある面に滴下
すると、液体は凹凸面にそつて侵入し、滑らかな
表面を程して凹凸部分を緩和してしまう。さらに
シリカフイルム溶液の濃度を適当に選ぶことによ
り段差部分はなだらかな傾斜がつき、平坦な部分
ではうすく塗布され、段差を解消することができ
る。
の図である。この実施例はコンタクトホールの形
成をともなつた本発明の好しい実施様体例であ
る。第２図ａはスパツタ蒸着法により堆積した超
電導膜１１の上に、シリカフイルム溶液をスピン
塗布し数100℃の熱処理により固化し、シリカフ
イルム１２を形成した状態を示す。シリカフイル
ム溶液は液体状であるので、凹凸のある面に滴下
すると、液体は凹凸面にそつて侵入し、滑らかな
表面を程して凹凸部分を緩和してしまう。さらに
シリカフイルム溶液の濃度を適当に選ぶことによ
り段差部分はなだらかな傾斜がつき、平坦な部分
ではうすく塗布され、段差を解消することができ
る。
次にレジストステンシル１３を形成してコンタ
クトホールのパターニングを行なう（第２図ｂ）。
次に第２図ｃに示されるように常電導金属膜１５
（ここでは緻密な膜ができる事がしられているAl
膜を用いる）を数10nｍ堆積する。ここでウエハ
ー全面にAl膜が形成されている事を利用して陽
極酸化法でAl膜を酸化し、Al酸化膜１４を形成
する。次にリフトオフによりレジスト１３及び
Al膜１５を除去した後CF4ガス等を用いた反応性
イオンエツチング法によりシリカフイルムにコン
タクトホールをあける（第２図ｄ）。Al酸化膜１
４はエツチングされにくいので、シリカフイルム
１２をパーニングするマスクとして使用される。
またシリカフイルム１２はうすいためにエツチン
グも容易である。この絶縁膜形成法によれば、
Al膜に一部酸化残りが生じたとしても、シリカ
フイルムにより絶縁性は保たれる。またシリカフ
イルムは本来、500℃以上の高温で固化する事が
望ましいが、ジヨセフソン集積回路においては、
ジヨセフソン接合形成後の工程では200℃以下で
固化せざるを得ない。そのためシリカフイルムの
強度やフツ化物耐性等の点で問題が残るが、ここ
ではシリカフイルムの上層にAl酸化膜を形成す
る事で、この問題を解決している。このようにシ
リカフイルムとAl酸化膜の二層構造により薄い
ほぼ完全なかつ、コンタクトホールの形成も容易
な層間絶縁膜を実現できる。また、ピンホールの
問題も大幅に改善される。つづいて第２図ｅに示
すごとく、該酸化膜上に超電導膜１６を堆積し、
超電導線路を形成する。この方法によれば、層間
絶縁膜の厚さを非常にうすくできるため、配線の
インダクタンスを極力下げることが可能で、回路
の高速化の効果が得られる。なおここでは酸化方
法として陽極酸化法を取り上げたがプラズマ酸化
法でも可能である。さらに、スパツタ法により
Al酸化膜を蒸着する事もできる。また絶縁被膜
としてシリカフイルムを用いたが、他に拡散用不
純物を含むシリカフイルムやポリイミド等の絶縁
被膜を用いる事も可能である。
クトホールのパターニングを行なう（第２図ｂ）。
次に第２図ｃに示されるように常電導金属膜１５
（ここでは緻密な膜ができる事がしられているAl
膜を用いる）を数10nｍ堆積する。ここでウエハ
ー全面にAl膜が形成されている事を利用して陽
極酸化法でAl膜を酸化し、Al酸化膜１４を形成
する。次にリフトオフによりレジスト１３及び
Al膜１５を除去した後CF4ガス等を用いた反応性
イオンエツチング法によりシリカフイルムにコン
タクトホールをあける（第２図ｄ）。Al酸化膜１
４はエツチングされにくいので、シリカフイルム
１２をパーニングするマスクとして使用される。
またシリカフイルム１２はうすいためにエツチン
グも容易である。この絶縁膜形成法によれば、
Al膜に一部酸化残りが生じたとしても、シリカ
フイルムにより絶縁性は保たれる。またシリカフ
イルムは本来、500℃以上の高温で固化する事が
望ましいが、ジヨセフソン集積回路においては、
ジヨセフソン接合形成後の工程では200℃以下で
固化せざるを得ない。そのためシリカフイルムの
強度やフツ化物耐性等の点で問題が残るが、ここ
ではシリカフイルムの上層にAl酸化膜を形成す
る事で、この問題を解決している。このようにシ
リカフイルムとAl酸化膜の二層構造により薄い
ほぼ完全なかつ、コンタクトホールの形成も容易
な層間絶縁膜を実現できる。また、ピンホールの
問題も大幅に改善される。つづいて第２図ｅに示
すごとく、該酸化膜上に超電導膜１６を堆積し、
超電導線路を形成する。この方法によれば、層間
絶縁膜の厚さを非常にうすくできるため、配線の
インダクタンスを極力下げることが可能で、回路
の高速化の効果が得られる。なおここでは酸化方
法として陽極酸化法を取り上げたがプラズマ酸化
法でも可能である。さらに、スパツタ法により
Al酸化膜を蒸着する事もできる。また絶縁被膜
としてシリカフイルムを用いたが、他に拡散用不
純物を含むシリカフイルムやポリイミド等の絶縁
被膜を用いる事も可能である。
本実施例では金属層としてAlを取り上げたが、
それ以外の常電導金属もしくはNb等の超電導金
属を用いる事も可能である。
それ以外の常電導金属もしくはNb等の超電導金
属を用いる事も可能である。
（本発明の効果）
本発明の方法によれば、絶縁膜等をシリカフイ
ルム等の絶縁被膜と金属酸化物との二層構造にす
る事により、段切れやピンホール等の絶縁不良の
ない100nｍ前後のうすい絶縁層を実現する事が
できる。このため配線のインダクタンスの低下が
はかられ、ジヨセフソン接合の高速性を充分生か
した回路を実現できる効果が得られる。特に高速
メモリの高速化がはかられる効果が得られる。ま
た他の効果として、陽極酸化法は酸化膜厚の制御
も容易であり素子の歩留りの向上の効果が得られ
る。
ルム等の絶縁被膜と金属酸化物との二層構造にす
る事により、段切れやピンホール等の絶縁不良の
ない100nｍ前後のうすい絶縁層を実現する事が
できる。このため配線のインダクタンスの低下が
はかられ、ジヨセフソン接合の高速性を充分生か
した回路を実現できる効果が得られる。特に高速
メモリの高速化がはかられる効果が得られる。ま
た他の効果として、陽極酸化法は酸化膜厚の制御
も容易であり素子の歩留りの向上の効果が得られ
る。
第１図ａ〜ｃ、第２図ａ〜ｅは、本発明の第
１、第２の実施例を示す構造工程の断面図であ
り、第３図ａ，ｂは従来の超電導集積回路の製造
方法の一例として、SiO膜よりなる絶縁膜を用い
た製造工程の断面図である。 それぞれの図において、１……超電導膜、２…
…シリカフイルム、３……Al酸化膜、４……超
電導膜、１１……超電導膜、１２……シリカフイ
ルム、１３……レジスト、１４，１５……Al酸
化膜、１６……超電導膜、２１……超電導膜、２
２……SiO膜、２３……超電導膜を示す。
１、第２の実施例を示す構造工程の断面図であ
り、第３図ａ，ｂは従来の超電導集積回路の製造
方法の一例として、SiO膜よりなる絶縁膜を用い
た製造工程の断面図である。 それぞれの図において、１……超電導膜、２…
…シリカフイルム、３……Al酸化膜、４……超
電導膜、１１……超電導膜、１２……シリカフイ
ルム、１３……レジスト、１４，１５……Al酸
化膜、１６……超電導膜、２１……超電導膜、２
２……SiO膜、２３……超電導膜を示す。
Claims (1)
- １ 少なくとも、所望のパターンを有する第１の
超電導金属層を形成する工程と、該第１の超電導
金属層の上部にSi酸化物を主成分とする被膜を得
るためにSi化合物を含む溶液を塗布及び熱処理し
て固化し、絶縁被膜と化す工程と、続いて該絶縁
被膜の上部に金属層を堆積し、該金属層全体を酸
化する事により、絶縁体と化する工程と、該絶縁
体の上部に第２の超電導金属を堆積する工程を含
む事を特徴とする超電導集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102697A JPS61263178A (ja) | 1985-05-16 | 1985-05-16 | 超電導集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102697A JPS61263178A (ja) | 1985-05-16 | 1985-05-16 | 超電導集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263178A JPS61263178A (ja) | 1986-11-21 |
| JPH0513396B2 true JPH0513396B2 (ja) | 1993-02-22 |
Family
ID=14334448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60102697A Granted JPS61263178A (ja) | 1985-05-16 | 1985-05-16 | 超電導集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263178A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7238085B2 (en) | 2003-06-06 | 2007-07-03 | P.C.T. Systems, Inc. | Method and apparatus to process substrates with megasonic energy |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710752U (ja) * | 1980-06-20 | 1982-01-20 | ||
| JPS59105339A (ja) * | 1982-12-08 | 1984-06-18 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-05-16 JP JP60102697A patent/JPS61263178A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7238085B2 (en) | 2003-06-06 | 2007-07-03 | P.C.T. Systems, Inc. | Method and apparatus to process substrates with megasonic energy |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263178A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976970A (en) | Method of making and laterally filling key hole structure for ultra fine pitch conductor lines | |
| JPS583381B2 (ja) | 支持基板の片側で大地平面の上下に配線を作る方法 | |
| JPH07114236B2 (ja) | 配線構造の製造方法 | |
| CA1190648A (en) | Method of making planarized josephson junction devices | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPH0513396B2 (ja) | ||
| JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPH0513397B2 (ja) | ||
| JPH0334675B2 (ja) | ||
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPS639660B2 (ja) | ||
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPH0319222A (ja) | 半導体装置の製造方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JPH0342705B2 (ja) | ||
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH03263884A (ja) | ジョセフソン集積回路の製造方法 | |
| JPS6224677A (ja) | 超伝導回路用接地面の形成方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |