JPH03263884A - ジョセフソン集積回路の製造方法 - Google Patents

ジョセフソン集積回路の製造方法

Info

Publication number
JPH03263884A
JPH03263884A JP2061092A JP6109290A JPH03263884A JP H03263884 A JPH03263884 A JP H03263884A JP 2061092 A JP2061092 A JP 2061092A JP 6109290 A JP6109290 A JP 6109290A JP H03263884 A JPH03263884 A JP H03263884A
Authority
JP
Japan
Prior art keywords
layer
critical current
integrated circuit
sputtering
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2061092A
Other languages
English (en)
Inventor
Takeshi Imamura
健 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2061092A priority Critical patent/JPH03263884A/ja
Publication of JPH03263884A publication Critical patent/JPH03263884A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 ジョセフソン集積回路の製造方法、より詳しくは、微細
なコンタクトや超伝導の機箱配線を有するジョセフソン
集積回路の製造方法に関し、上側超伝導配線をスパッタ
リングで形成する際に、コンタクトホールなどのような
段差部(側壁部)のあるところでの該配線の厚さ減少を
回避して、臨界電流を大きくすることのできる上側超伝
導配線の形成方法を提供することを目的とし、基板上に
下側超伝導配線層、段差部を有する絶縁層、および前記
段差部を含緬て前記絶縁層を覆う上側超伝導配線層を順
次形成したジョセフソン集積回路の製造方法において、
上側超伝導配線層を不活性なガスでのスパッタリング法
によって形成する際に、基板に高周波バイアス電力を印
加するように構成する。
〔産業上の利用分野〕
本発明は、ジョセフソ より詳しくは、微細なコ 配線を有するジョセフソ 関する。
ン集積回路の製造方法、 ンククトや超伝導の微細 ン集積回路の製造方法に 〔従来の技術〕 代表的なジョセフソン集積回路は、Nb/in。
/Nb構造のジョセフソン接合素子、Nb(ニオブ)の
超伝導配線、5102 、S+3Nmなどの層間絶縁層
、Mo、Ti、Zr、Wなどの抵抗層からなり、これら
を積層して回路構成に製作される。回路集積度を上げる
ためには、接合面積を小さくし、さらに配線間のコンタ
クト面積や配線の寸法(厚さ、幅)を小さくする微細化
が必要である。
〔発明が解決しようとする課題〕
ジョセフソン集積回路での下側超伝導配線1と上側超伝
導配線2とを層間絶縁層3に設けたコンタクトホールを
介して接続するコンタクト構造は第5図に示すようなも
のである。これらは絶縁性の基板4の上に積層形成され
ている。例えば、下側Nb超伝導層1の厚さが2001
mで、SiO□層間絶縁層3の厚さが250〜350n
mである。この絶縁層3にコンタクトホールをリアクテ
ィブイオンエツチング(RIE)法などで選択エツチン
グして形成する際に、コンタクト面積を小さ−くしてゆ
くと、ホール(孔)のアスペクト比(絶縁層厚さ/コン
タクトホールのサイズ)が太き(なる。そして、上側N
b超伝導層2をコンタクトホール内および絶縁層3上に
通常の直流(DC)または高周波(RF)マグネトロン
スパッタリング法によって形成した場合に、第5図に示
すようにコンタクトホール内の側壁部に付着(堆積)す
るNb層2はその厚さが平坦部に付着したNb層2の厚
さに比べてかなり薄くなってしまう。このために、下側
Nb層1と上側Nb層2とのコンタクト部を流れる超伝
導臨界電流1.cは、(1)コンタクトホール側壁部に
付着した薄い上側Nb層2を流れる電流か、または、(
2)コンタクトホール底部の下側Nb層層表表面ある自
然酸化膜(Nb層成膜前にスパッタクリーニングによっ
て出来るだけ除去しておく)を通して流れ得る電流のい
ずれか小さいほうで決まる。さらに、上記(1)要因の
電流はコンタクトホールのサイズおよびホールアスペク
ト比に依存しており、また上記(2)要因の電流はコン
タクト面積およびスパッタクリーニング条件に依存して
いる。すなわち、(1)要因の電流はコンタクトホール
の一辺長に比例し、かつ(2)要因の電流はコンタクト
ホールの面積に比例する。
そこで、発明者らが行なった実験では第6図に示すよう
なコンタクト部での臨界電流Icの結果が得られている
。この場合には、層間絶縁(S102)層3の厚さが3
00nmで、コンタクトホール面積は1〜9p2(コン
タクトホール形状は正方形)とし、上側Nb層成膜前に
アルゴン(Ar)10mTorr中で300vの印加電
圧にて3分間のスパッタクリーニングを行なった。そし
て、その厚さを80℃、500および300nmと変え
てDCスパッタリングにて上側Nb層2を形成して臨界
電流を測定した。第6図かられかるように、Nb層の厚
さが小さくなるにつれて臨界電流も小さくなっている。
特に、厚さ800nmの場合には、臨界電流はコンタク
ト面積にほぼ比例しており、上記(2)要因にて決定さ
れていることがわかる。そして、Nb層厚さの減少とと
もに、臨界電流が小さくなAだけでなく線型性も悪くな
る。これは、500nm以下の厚さでは、臨界電流は上
記(1)要因にて決定されることを示唆している。
ジョセフソン集積回路の集積度を上げるためには、超伝
導配線の線−幅だけでなく厚さも低減することが必要と
なり、第6図に示されたように、薄いNb配線を用いた
場合でのコンタクト部の臨界電流の低下は回路の動作上
大きな問題である。
本発明の目的は、上側超伝導配線をスパッタリングで形
成する際に、コンタクトホールなどのような段差部(側
壁部)のあるところでの該配線の厚さ減少を回避して、
臨界電流を大きくすることのできる上側超伝導配線の形
成方法を提供することである。
本発明の別の目的は、ジョセフソン集積回路の集積度向
上になる超伝導配線及びコンタクトの微細化形成に寄与
するジョセフソン集積回路の製造方法を提供することで
ある。
〔課題を解決するための手段〕
上述の目的が、基板上に下側超伝導配線層、段差部を有
する絶縁層、および前記段差部を含めて前記絶縁層を覆
う上側超伝導配線層を順次形成したジョセフソン集積回
路の製造方法において、上側超伝導配線層を不活性なガ
スでのスパッタリング法によって形成する際に、基板に
高周波バイアス電力を印加することを特徴とするジョセ
フソン集積回路の製造方法によって達成される。
〔作 用〕
本発明においては、絶縁層のコンタクトホールや段差部
での端部(縁部)に印加したバイアス電力の電界が集中
することになって、スパッタリングでの不活性ガス(A
rなど)イオンが該端部に付着した超伝導材(上側超伝
導配線)をエツチング(再スパツタリング)することに
なる。そして、ここでエツチングされた超伝導材がコン
タクトホールや段差部の側壁部ないし底部に再付着して
、コンタクトホール内の超伝導配線の厚さを平坦部上の
超伝導配線厚さよりも厚<L(10〜20%厚い)、か
つ側壁部上の厚さも従来の場合よりも厚くなる。
このことによって、コンタクトホールおよび超伝導配線
の微細化を図りつつ臨界電流を大きくすることができる
上側および下側超伝導配線が、ニオブ、ニオブの化合物
(NbN、 Nb3Sn、 Nb3Geなど)および合
金(Nb−T+)、および高温酸化物超伝導材(Y−B
a−Cu−0゜B l−31−Ca−Cu−0など)の
いずれかで(特に、Nbで)作られることは好ましい。
また、高周波バイアス電力の電圧が−100〜−300
vであることが好ましく、これよりも低い電圧ではその
効果が小さく、一方、高い電圧では膜自身の超伝導特性
が劣化すると共に、形成する上側超伝導配線の絶縁層端
部相当箇所が削りすぎにより平坦部上よりも薄くなって
しまう問題が生ずる。
〔実施例〕
以下、添付図面を参照して本発明の実施態様例によって
本発明の詳細な説明する。
第1実施例 第1図および第2a図〜第2d図に示すように、ジョセ
フソン集積回路を本発明にしたがって次のようにして作
製する。
まず、シリコン単結晶基板を熱酸化して5in2絶縁層
を形成し、これを基板11とする。そして、第2a図に
示すように、この基板11上に通常のDCマグネトロン
スパッタリングによって11Nb層12を厚さ100〜
200nmで全面に形成(堆積)する。
ジョセフソン接合のために、A1層(厚さ:約7nm)
をDCマグネトロンスパッタリングによって第1Nb層
12上に形成し、スパッタリング装置の真空チャンバー
内に酸素を導入してAAO,層(厚さ:1〜2nm)を
形成してio、−A[接合層13を形成する。接合層1
3の上に第2Nb層14をDCマグネトロンスパッタリ
ングによって厚さ30〜200nmで形成する。
次に、第2b図に示すように、フォトレジスト層20を
ジョセフソン接合部形状で第2Nb層14上にフォトリ
ングラフィによって形成する。このレジスト層20をマ
スクとして、CF、ガスをエッチャントにもちいたRI
Eによって第2Nb層14を、続いてArによるスパッ
タエツチングによってi眠−^β接合層13を除去して
、レジスト層20で覆われていた部分を残す。
第2C図に示すように、所定配線パターンのフォトレジ
スト層21を第2Nb層14および第1Nb層12の上
にフォトリングラフィによって形成する。
このレジスト層21をマスクとして、CF、ガスをもち
いてRIEによって第1Nb層12を選択エツチングす
る。
次に、第2d図に示すように、5102絶縁層(厚さ+
 200〜400nmH5をRF−7グネトロンスパツ
タリングによって全面に形成し、通常のリングラフィ法
にしたがってレジスト層(図示せず)を形成し、C)I
F3ガスをエッチャントにもちいたRIEによって81
02層15を選択エツチングして接合部でのコンタクト
ホール22および配線相互の接続用コンタクトホール2
3を形成する。
第1図に示すように第3Nb層16を形成する前に、コ
ンタクトホール内に表出している第2Nb層14および
第1Nb層12の表面をArスパッタクリーニングする
。このクリーニング条件は、圧力が1.3Paで、印加
電圧が−200〜−300Vで、スハッタ時間が2〜5
分である。そして、第3Nb層16(厚さ: 300〜
600nm)をDC?ダネトロンスパッタリングにて全
面に形成し、その際に、基板に高周波バイアス電力(周
波数: 13.56MHz、電圧ニー100〜−300
 V )を印加した状態を保つ。このようにバイアスを
かけた状態でスパッタリングを行なう。その成膜速度は
100〜200nm/分である。通常のリングラフィ法
にしたがってレジスト層(図示せず)を形成し、CF2
をもちいたRIEによって第3Nb層16を選択エツチ
ングして、所定配線パターンにする。
上述した工程でコンタクト部Aおよびジョセフソン接合
部Bを有するジョセフソン集積回路を製作することがで
きる。なお、実際の集積回路においては、この他に超伝
導接地面、抵抗層、ジョセフソン接合の制御線、および
これらに伴なう層間絶縁層などを形成する必要があるが
、公知の工程にしたがって形成すればよいので本明細書
ではその説明を省略する。
第1図でのコンタクト部へにおいて、第1Nb層(下側
超伝導層)12と第3Nb層(上側超伝導層)16との
間のコンタクト特性を下記条件で評価した。
第1Nb層12の厚さを2001mとし、Sin□絶縁
層15の厚さを300nmとし、第3Nb層16の厚さ
を300nm又は500nmとした。コンタクトホール
23(第2C図)の形状を正方形として、その−辺長さ
を1.0 、1.5 、2.0 、2.5および3゜O
pMの5種類とした。Arによるスパッタクリーニング
を1.3Pa圧力で、−300Vの印加電圧にて、3分
間行なった。第3Nb層16をバイアス電圧(200V
150 V )で、比較例としてバイアス電圧を印加し
ない(OV)で、アルゴン雰囲気(1,3Pa)下にて
スパッタ形成した。このようなコンタクト部の臨界電力
Icを4.2K(液体ヘリウム温度)にて測定して、得
られた結果を第3図に示す。
第3a図では、横軸が正方形コンタクトホールの一辺長
さであり、縦軸が臨界電流である。第3a図かられかる
ように、バイアス電界を印加しない場合と比べてバイア
ススパッタで形成した場合には、臨界電流が2〜10倍
とかなり大きくなる。
特に、コンタクト面積(角形コンタクトの一辺長さ〉が
小さく(1,0〜1.57==)かつNb層厚さが薄い
(300nm)の場合に、臨界電流の改善が顕著である
。また、第3a図に示されたように臨界電流はコンタク
トホール周辺長と線型関係にあり、(1)要因で決定さ
れることを示している。そして、従来のスパッタリング
法(ノンバイアススパッタリング法)と比べて同じコン
タクトサイズ(面積)で臨界電流の増大が図れるのは上
記(1)要因が改善されていると考えられる。
また、バイアススパッタで形成した第3Nb層はその厚
さが500nmと厚い場合には、2.0p角コンタクト
で180mAもの臨界電流となり、バイアスなしの厚さ
800nm(第6図)のNb層での臨界電流(約60m
A)よりはるかに大きい。前者の臨界電流は上記(2)
要因から決まり、後者は上記(1)要因から決まると考
えられる。したがってバイアススパッタ(前者)の場合
には、上記(2)要因で決まる臨界電流も当然180m
A以上になっていることになる(なぜなら、臨界電流は
(1)、  (2)の小さい方の要因で決定されるから
である)。−方、上記(2)要因で決まる臨界電流は、
本来Nb成膜前のスパッタクリーニング条件だけで決定
されて、上側Nb層の厚さには依存しないはずである。
したがって、バイアススパッタの場合に、上記(2)要
因で決まる臨界電流か大きいというのはバイアススパッ
タを用いている点に原因があると考えられる。それは、
バイアススパッタ成膜の直前ないし初期に高周波バイア
ス印加により、下側Nb層表面の自然酸化膜が再び除去
されるためだと考えられる。〔通常のスパッタNb成膜
では、下側Nb層のスパッタクリーニング後にNbを形
成するまでの数分間の間に、Nb表面に薄い酸化膜が再
び形成されていると予想される。バイアススパッタ法で
は、この酸化膜も除去できる。〕従って、バイアススパ
ッタによるNb層形成にあたっては、基板にバイアス電
界のみを予め印加したのちに、バイアススパッタ成膜を
開始するのが好ましい。
バイアススパッタNbを用いたコンタクトのもう一つの
特徴は、耐アニール特性に優れている点である。一般に
、Nb配線やコンタクトの臨界電流は、窒素雰囲気中で
もアニール処理によって劣化する。この原因は、表面に
形成されたNb酸化膜の酸素がNb膜内に拡散して行く
ためと考えられる。第3b図にコンタクトのアニール特
性を示す。縦軸はアニール前後の臨界電流比、横軸はア
ニール温度である。バイアスを印加しないNbの場合、
200℃のアニールでも、臨界電流は元の値の10%ま
で低下する。一方、バイアス印加した場合、臨界電流の
劣化はせいぜい10〜40%ていどである。この原因は
、コンタクト側壁部のNb膜厚が厚くなるため、アニー
ル時の酸素拡散の影響を少なくできるためと考えられる
。このように、バイアススパッタNbを用いたコンタク
トでは、その臨界電流が大きくなるだけでなく、耐アニ
ール特性にも顕著な改善が見られる。
第2実施例 バイアス電界を基板に印加した状態でのスパッタリング
による超伝導配線(Nb膜)形成における段差(ステッ
プ)カバレージについて、第4a図および第4b図を参
照して説明する。
バイアススパッタによるNb層34の形状は、第4a図
に示すように、その下地の絶縁層33の段差形状に大き
く依存している。第1実施例と同様な基板31の上に第
1Nb層32を通常のスパッタリングで形成し、選択エ
ツチングで所定パターンにしてから、絶縁(S102)
層33を通常のスパッタリングにて形成(成膜)したと
きに、下地(Nb層の)段差のところでなめらかでない
凹みのあるような段差(逆テーパー状の段差)が生じて
しまうことがある。この絶縁層33の上に段差を越えて
延在する第2Nb層(配線)34をバイアススパッタで
形成すると、段差端部にて、第4b図に示すように、膜
厚が薄くなる恐れがある。そうなるとNb層(超伝導配
線)34の臨界電流が段差での薄い部分にて決められて
低くなってしまう。
このような臨界電流の低下を防止するには、第4b図に
示すように、上述したバイアススパッタで第2Nb層3
5を第4a図の場合よりも薄く形成(成膜)してから、
続けて基板バイアスをやめて通常のスパッタリングにて
第3Nb層36を形成すればよい。第2および第3Nb
層35.36がひとつのNb層を形成することになり、
2層構造である。
例えば、第2および第3Nb層35.36の厚さを両方
とも300nmとする。そして、2層でなく、もっと多
層な構造にすることも可能であり、この場合でも最下層
のNb層はバイアススパッタ法で形成する。この実施例
では段差側壁部でのNb層厚さを、従来よりもバイアス
電界印加によってNb層膜段差表面形状プロフィル)を
なだらかにしてその上にさらにNb層を形成することで
厚くできるので、上記(1)要因で決まる臨界電流大き
くすることができる。
〔発明の効果〕
上述したように、本発明によれば、上側超伝導(Nb)
配線形成く成膜)時の基板バイアス印加を利用してコン
タクト部ないし段差部での臨界電流を大きくすることが
可能となる。さらに、微細なコンタクトホールであって
も上側超伝導配線の臨界電流減少が防止できるので微細
な配線構成が可能となりジョセフソン集積回路の集積度
向上・微細化に寄与する。また、アニール処理に対する
安定性の点でも格段の改善がみられる。
【図面の簡単な説明】
第1図は、本発明に係る製造方法によって作成されたジ
ョセフソン集積回路の概略断面図であり、第2a図〜第
2d図は、本発明に係る製造方法による工程を説明する
ジョセフソン集積回路の概略断面図であり、 第3a図は、コンタクトホールにおける超伝導(Nb)
配線の臨界電流と角形コンタクトホールの一辺長さとの
関係を示すグラフであり、第3b図は、アニールによる
コンタクトの臨界電流の変化を示すグラフであり、 第4a図は、段差部での状態を示すジョセフソン集積回
路の概略部分断面図であり、 第4b図は、段差部での2層構造の超伝導(Nb)配線
を示すジョセフソン集積回路の概略部分断面図であり、 第5図は、通常のスパッタリングで形成した上側超伝導
配線を有するジョセフソン集積回路の概略断面図であり
、 第6図は、通常のスパッタリングによって形成した超伝
導(Nb)配線の臨界電流とコンタクトホール面積との
関係を示すグラフである。 11・・・基板、     12.14・・・Nb層、
13・・・1口、−A1層、 15・・・絶縁層、16
・・・バイアススパッタによるNb層、A・・・コンタ
クト部、 B・・・ジョセフソン接合部、32・・・N
b層、 34.35・・・バイアススパッタによるNb層。 第2d図 コンタク1−ホ ル辺長さ(pm) 第3o図 ジョセフソン集積回路の断面図 第1図 第20図 第2b図 第2c図 第3b図 32 第4b図 従来のジョセフソン集積回路の断面9 第 図

Claims (1)

  1. 【特許請求の範囲】 1、基板上に下側超伝導配線層、段差部を有する絶縁層
    、および前記段差部を含めて前記絶縁層を覆う上側超伝
    導配線層を順次形成したジョセフソン集積回路の製造方
    法において、 前記上側超伝導配線層を不活性なガスでのスパッタリン
    グ法によって形成する際に、前記基板に高周波バイアス
    電力を印加することを特徴とするジョセフソン集積回路
    の製造方法。 2、前記上側および下側超伝導配線はニオブ、ニオブの
    化合物および合金、および高温酸化物超伝導材のいずれ
    かで造られかつ前記高周波電力により印加される電圧が
    −100〜−300Vであることを特徴とする請求項1
    記載の製造方法。
JP2061092A 1990-03-14 1990-03-14 ジョセフソン集積回路の製造方法 Pending JPH03263884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2061092A JPH03263884A (ja) 1990-03-14 1990-03-14 ジョセフソン集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2061092A JPH03263884A (ja) 1990-03-14 1990-03-14 ジョセフソン集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH03263884A true JPH03263884A (ja) 1991-11-25

Family

ID=13161094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2061092A Pending JPH03263884A (ja) 1990-03-14 1990-03-14 ジョセフソン集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH03263884A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023052344A (ja) * 2012-03-08 2023-04-11 ディー-ウェイブ システムズ インコーポレイテッド 超伝導集積回路の製作のためのシステムおよび方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023052344A (ja) * 2012-03-08 2023-04-11 ディー-ウェイブ システムズ インコーポレイテッド 超伝導集積回路の製作のためのシステムおよび方法

Similar Documents

Publication Publication Date Title
US6110392A (en) Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness
JP4810074B2 (ja) 超電導デバイス用多層配線の製造方法
JP2009111306A (ja) ジョセフソン接合を備えた電子デバイスとその製造方法
JPH10268347A (ja) Tft基板およびその製造方法
JPH0766462A (ja) 超伝導回路
JPH03263884A (ja) ジョセフソン集積回路の製造方法
Thomasson et al. All refractory NbN integrated circuit process
JP2535539B2 (ja) ジョセフソン回路の製造方法
JPH05243628A (ja) ジョセフソン接合素子及びその製造方法
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JP2976904B2 (ja) 超電導電界効果型素子およびその作製方法
JPH077189A (ja) ジョセフソン接合素子
JPH0519993B2 (ja)
JPS60115234A (ja) 半導体装置の製造方法
KR100688725B1 (ko) 반도체 다마신 공정에서의 mim 캐패시터 제조 방법
JPS6224677A (ja) 超伝導回路用接地面の形成方法
JPH0149025B2 (ja)
JP2000114419A (ja) 半導体装置と半導体装置の製造方法
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JPH0766460A (ja) 超伝導回路
JPH058596B2 (ja)
JPS63192283A (ja) 超伝導線路の形成方法
JPH09219118A (ja) 超電導配線
JPH0513396B2 (ja)