JPH0513442A - Semiconductor substrate - Google Patents

Semiconductor substrate

Info

Publication number
JPH0513442A
JPH0513442A JP18933791A JP18933791A JPH0513442A JP H0513442 A JPH0513442 A JP H0513442A JP 18933791 A JP18933791 A JP 18933791A JP 18933791 A JP18933791 A JP 18933791A JP H0513442 A JPH0513442 A JP H0513442A
Authority
JP
Japan
Prior art keywords
electrode
thin film
film
conductive thin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18933791A
Other languages
Japanese (ja)
Inventor
Hiroyuki Okamoto
弘之 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP18933791A priority Critical patent/JPH0513442A/en
Publication of JPH0513442A publication Critical patent/JPH0513442A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 本発明は、絶縁基板上に導電性薄膜からなる
電極、それを蔽う絶縁膜、その上に再結晶した半導体膜
という構成の半導体基板において、その製造に際し、簡
単な構成で、複雑なレーザ光学系を使用することなく再
結晶化した半導体膜の面積を拡大することの可能な電極
を有する半導体基板の提供を目的とする。 【構成】 本発明は、絶縁基板上に導電性薄膜からなる
電極、それを蔽う絶縁膜、その上に再結晶した半導体膜
という構成の半導体基板において、電極として光反射率
が相違する少なくとも2種類の導電性薄膜から成る電
極、あるいはビームに対して透明な電極と、該透明電極
の一部を蔽うように形成したビームに対して不透明な導
電性薄膜からなる電極を使用することを特徴とする。
(57) [Summary] [Object] The present invention provides a semiconductor substrate having a structure in which an electrode made of a conductive thin film is formed on an insulating substrate, an insulating film covering the electrode, and a semiconductor film recrystallized on the electrode. It is an object of the present invention to provide a semiconductor substrate having an electrode capable of enlarging the area of a recrystallized semiconductor film without using a complicated laser optical system. According to the present invention, in a semiconductor substrate having an electrode made of a conductive thin film on an insulating substrate, an insulating film covering it, and a semiconductor film recrystallized thereon, at least two types of electrodes having different light reflectances are used. Of the conductive thin film, or an electrode transparent to the beam, and an electrode made of a conductive thin film opaque to the beam formed so as to cover a part of the transparent electrode. .

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【技術分野】本発明は、絶縁基板上に形成した薄膜トラ
ンジスタを提供するための半導体基板に関する。
TECHNICAL FIELD The present invention relates to a semiconductor substrate for providing a thin film transistor formed on an insulating substrate.

【0002】[0002]

【従来技術】石英等の絶縁基板上の多結晶Siや非晶質
Siをビームアニールにより単結晶化するためには、温
度分布の制御が重要となっている。一般にレーザビーム
のパワー分布はほぼガウス分布をしているため、このま
ま照射を行うと結晶成長はビーム照射領域の周辺部から
中央部へ向かって進み、多数の核発生のために、大きな
単結晶を得ることが難しい。溶融固化時の結晶核を少な
くするためには、Si層内の温度分布を周辺部で高くす
る必要がある。このような温度分布を得るための方法と
して大きく3つに分類される。 (1) レーザビームの強度分布を光学系や複数のレーザ光
源によって変化させる方法。 (2) レーザ光の吸収を試料表面に設けた反射防止膜や光
吸収膜によって変化させる方法。 (3) 試料形状や構造によって温度分布を変化させる方
法。 (1)の長所は試料作成のプロセスが簡便であること、短
所はビーム形状の制御性、時間的不安定性等がある。
(2)(3)は加工技術の精度の向上に伴って、制御性という
点で優れているが、試料作成のプロセスが複雑であると
いう短所がある。
2. Description of the Related Art Control of temperature distribution is important in order to single-crystallize polycrystalline Si or amorphous Si on an insulating substrate such as quartz by beam annealing. Generally, the power distribution of the laser beam is almost Gaussian, so if the irradiation is continued as it is, the crystal growth proceeds from the peripheral part to the central part of the beam irradiation region, and a large single crystal is generated to generate many nuclei. Hard to get. In order to reduce crystal nuclei during melting and solidification, it is necessary to increase the temperature distribution in the Si layer in the peripheral portion. There are roughly three methods for obtaining such temperature distribution. (1) A method of changing the intensity distribution of a laser beam by an optical system or multiple laser light sources. (2) A method in which the absorption of laser light is changed by an antireflection film or a light absorption film provided on the sample surface. (3) A method of changing the temperature distribution depending on the sample shape and structure. The advantage of (1) is that the sample preparation process is simple, and the disadvantages are the controllability of the beam shape and temporal instability.
(2) and (3) are superior in terms of controllability as the precision of the processing technology is improved, but they have the disadvantage that the process of sample preparation is complicated.

【0003】[0003]

【目的】本発明は従来技術の上記問題点に鑑みて、簡単
な構成で、複雑なレーザ光学系を使用せずに、絶縁基板
上に導電性薄膜から成る電極、それを覆う絶縁膜、その
上に再結晶化した半導体膜という構成の半導体基板を作
製する際に再結晶化した半導体膜の単結晶化した面積を
拡大することの可能な構成の半導体基板を提供すること
を目的とする。
In view of the above problems of the prior art, an object of the present invention is to provide an electrode composed of a conductive thin film on an insulating substrate, an insulating film covering the same, and a simple structure without using a complicated laser optical system. An object of the present invention is to provide a semiconductor substrate having a structure capable of enlarging a single-crystallized area of a recrystallized semiconductor film when a semiconductor substrate having a structure of a recrystallized semiconductor film is manufactured.

【0004】[0004]

【構成】本発明は、絶縁基板上に形成した(1)ビームに
対して少なくとも2種類の光反射率を有する導電性薄膜
から成る一層の電極あるいは(2)ビームに対して不透明
な導電性薄膜でその一部が蔽われたビームに対して透明
な電極と、該電極を蔽うように形成した絶縁膜と、前記
絶縁膜上にビームアニールによって形成した再結晶半導
体膜とから成ることを特徴とする半導体基板に関する。
According to the present invention, there is provided (1) a layer of a conductive thin film having at least two kinds of light reflectance with respect to a beam formed on an insulating substrate, or (2) a conductive thin film opaque to the beam. A part of which is transparent to the beam, an insulating film formed so as to cover the electrode, and a recrystallized semiconductor film formed by beam annealing on the insulating film. Semiconductor substrate.

【0005】従来技術の項で記載したように、石英等の
絶縁基板上の多結晶(あるいは非晶質)シリコン等の半
導体を、ビームアニールすることにより単結晶化するこ
とは行われている。しかしながら、図1(a)に示すよう
に、ビームアニールする半導体層、例えばSi層4の下
にビームに対して不透明な電極1があると、不透明電極
2によるビームの吸収のために、Si層4のビームアニ
ール時の温度分布が図1(b)のようになる。このような
温度分布においては、結晶成長は照射領域の周辺から中
央へ進み、多数の核生成により、それぞれの成長面が出
会って、大きな単結晶を得ることはできない。
As described in the section of the prior art, semiconductors such as polycrystalline (or amorphous) silicon on an insulating substrate such as quartz are monocrystallized by beam annealing. However, as shown in FIG. 1A, when a beam-annealing semiconductor layer, for example, an Si layer 4 has an electrode 1 opaque to the beam, the Si layer is absorbed by the opaque electrode 2 to absorb the beam. The temperature distribution during the beam annealing of No. 4 is as shown in FIG. In such a temperature distribution, crystal growth proceeds from the periphery of the irradiation region to the center, and due to the generation of a large number of nuclei, the respective growth surfaces meet and a large single crystal cannot be obtained.

【0006】図2に示すように従来技術においては、絶
縁基板1にSi層4、その上にレーザに対する反射防止
膜5がある。これによってSi層4のレーザ照射部の温
度分布は周辺部が高くなるが、この方式でアニールに用
いるレーザ波長によって反射防止膜5の膜厚を光学設計
する必要がある。さらに反射防止膜を付与し、またある
いは除去する等のプロセスが必要であり、その工程が複
雑であるという欠点がある。
In the prior art, as shown in FIG. 2, an insulating substrate 1 has a Si layer 4 and a laser antireflection film 5 thereon. As a result, the temperature distribution of the laser irradiation portion of the Si layer 4 becomes higher in the peripheral portion, but it is necessary to optically design the film thickness of the antireflection film 5 according to the laser wavelength used for annealing in this method. Further, there is a drawback that a process of applying and / or removing an antireflection film is required, and the process is complicated.

【0007】本発明は、前記(1)あるいは(2)のような
電極を使用することにより、ビームアニール時のSi層
4の温度分布は図4(b)に示すようになり、ビームが照
射される中心領域に温度の極小部を設定でき、双峰型と
なり、単一核からの結晶成長が可能となり、結晶粒界の
位置が制御された単結晶シリコン層を得ることができ
る。
According to the present invention, by using the electrode as described in (1) or (2) above, the temperature distribution of the Si layer 4 during beam annealing becomes as shown in FIG. It is possible to set a minimum temperature portion in the central region, which is a bimodal shape, allows crystal growth from a single nucleus, and obtains a single crystal silicon layer in which the positions of crystal grain boundaries are controlled.

【0008】[0008]

【実施例】以下本発明を実施例に基づき詳細に説明す
る。まず、前記(1)の半導体基板について説明する。 実施例1 図3(a)は絶縁基板(石英基板又は表面にSiO2膜が
形成されたガラス基板)1上に導電性薄膜21を堆積し、
レジスト6を塗布し、現像後、導電性薄膜21の所定部分
をエッチング除去した状態を示す。図3(b)はこれに導
電性薄膜22を堆積した状態を示す。図3(c)はリフトオ
フ法でレジストを除去後、新たに別のパターンでレジス
ト6′の現像を終えた状態を示す。図3(d)は導電性薄
膜21の所定部分をエッチング除去し、レジストを除去し
た状態を示す。導電性薄膜21,22としては、Mo,W,
Ta,Pt,Ti,Au,Al,Cr等の金属、あるい
はITO,SnO2等の金属酸化物のうちから選択する
が、レーザビームに対して光の反射率が異なる材料の組
み合わせであり、かつ導電性薄膜21の光反射率が導電
性薄膜22の光反射率に比べ低いものを選択する。例え
ばXeClエキシマレーザ(波長308nm)使用時には、導
電性薄膜21はAu(反射率約15%)、導電性薄膜2
2はPt(反射率約43%)又はITO膜を選択する。
これら導電性薄膜の堆積には、スパッタ法または真空蒸
着法により行う。導電性薄膜21,22の膜厚は1000〜3000
Åが好ましい。図3(d)の上に絶縁膜3(SiO2,S
iON,SiN等)を堆積し、さらにSi層4(多結晶
Si,非晶質Si等)を堆積した状態を示すものが図4
(a)である。絶縁膜3及びSi層4の堆積方法はスパッ
タ法や各種のCVD法があるが、ここではプラズマCV
D法について説明する。絶縁膜3は原料ガスにSiH4
又はSi26,N2OあるいはCO2を用い基板温度200
〜400℃の間で膜厚を1000〜5000Åの間で堆積する。ま
たSi層4は原料ガスとしてはSiH4又はSi26
用い、基板温度200〜400℃の間で堆積する。膜厚を300
〜3000Åの間に設定する。図5はSi層4をビームアニ
ールにより溶融再結晶化させる工程である。ビームスポ
ット7の掃引方向は導電性薄膜21,22のストライプ方向
である。Si層4がa−Si:Hのような水素を含んだ
膜の場合は、Si層4を約500℃から溶融温度以下の間
の温度でプレアニールを行ない、膜中の水素を除去す
る。LPCVD法で作成した多結晶Siの場合にはその
必要性はない。ビームアニールの方法は、真空または窒
素や不活性ガス雰囲気中でレーザを掃引して行う。この
結果図6に示したようにSi層4は結晶化したSi層
4′になる。レーザの照射条件は、本発明を構成する材
料及びその膜厚によって、さらに用いるレーザの種類に
よって異なる。XeClエキシマレーザの場合、パルス幅
100ns以下、パワー密度104W/cm2以上の条件で行うと
良い。図7は図6から不純物を添加したSi層8を堆積
しパターニング後、層間絶縁膜3′を堆積し、パターニ
ングし、コンタクトホールを形成後、ソース電極9およ
びドレイン電極10をAlで形成して作成した逆スタガー
構造の薄膜半導体素子を表している。
EXAMPLES The present invention will be described in detail below based on examples. First, the semiconductor substrate (1) will be described. Example 1 FIG. 3 (a) shows that a conductive thin film 21 is deposited on an insulating substrate (quartz substrate or a glass substrate having a SiO 2 film formed on the surface) 1,
After the resist 6 is applied and developed, a predetermined portion of the conductive thin film 21 is removed by etching. FIG. 3B shows a state in which the conductive thin film 22 is deposited on this. FIG. 3C shows a state in which the resist has been removed by the lift-off method and the development of the resist 6'with a new pattern has been completed. FIG. 3D shows a state in which a predetermined portion of the conductive thin film 21 is removed by etching and the resist is removed. As the conductive thin films 21 and 22, Mo, W,
It is selected from metals such as Ta, Pt, Ti, Au, Al and Cr, or metal oxides such as ITO and SnO 2 , which are a combination of materials having different light reflectivities with respect to the laser beam, and The light reflectance of the conductive thin film 21 is selected to be lower than the light reflectance of the conductive thin film 22. For example, when the XeCl excimer laser (wavelength 308 nm) is used, the conductive thin film 21 is Au (reflectance about 15%), and the conductive thin film 2
2 selects Pt (reflectance about 43%) or ITO film.
The conductive thin film is deposited by the sputtering method or the vacuum evaporation method. The thickness of the conductive thin films 21 and 22 is 1000 to 3000
Å is preferred. Insulating film 3 (SiO 2 , S
FIG. 4 shows the state in which the Si layer 4 (polycrystalline Si, amorphous Si, etc.) is further deposited after the deposition of iON, SiN, etc.
It is (a). As a method of depositing the insulating film 3 and the Si layer 4, there are a sputtering method and various CVD methods. Here, plasma CV is used.
The D method will be described. The insulating film 3 uses SiH 4 as a source gas.
Or Si 2 H 6 , N 2 O or CO 2 is used and the substrate temperature is 200
The film thickness is deposited between 1000 and 5000Å between ~ 400 ℃. The Si layer 4 is deposited at a substrate temperature of 200 to 400 ° C. using SiH 4 or Si 2 H 6 as a source gas. Film thickness 300
Set between ~ 3000Å. FIG. 5 shows a step of melting and recrystallizing the Si layer 4 by beam annealing. The sweep direction of the beam spot 7 is the stripe direction of the conductive thin films 21 and 22. When the Si layer 4 is a film containing hydrogen such as a-Si: H, the Si layer 4 is pre-annealed at a temperature between about 500 ° C. and the melting temperature or less to remove hydrogen in the film. This is not necessary in the case of polycrystalline Si produced by the LPCVD method. The beam annealing method is performed by sweeping a laser in a vacuum or an atmosphere of nitrogen or an inert gas. As a result, the Si layer 4 becomes a crystallized Si layer 4'as shown in FIG. The laser irradiation conditions differ depending on the material constituting the present invention and the film thickness thereof, and further on the type of laser used. Pulse width for XeCl excimer laser
It is advisable to carry out under conditions of 100 ns or less and a power density of 10 4 W / cm 2 or more. In FIG. 7, the Si layer 8 doped with impurities from FIG. 6 is deposited and patterned, the interlayer insulating film 3 ′ is deposited and patterned, contact holes are formed, and then the source electrode 9 and the drain electrode 10 are formed of Al. The thin film semiconductor device having an inverted stagger structure is shown.

【0009】実施例2 以下、前記(2)の半導体について説明する。図8(a)は
絶縁基板(石英基板又はSiO2膜が表面に形成された
ガラス基板)1上に導電性のビームに対して透明な導電
性薄膜を堆積し、フォトリソ工程によって前記透明電極
2の所定部分をエッチング除去した状態を示す。図8
(b)はこれにビームに対して不透明な金属薄膜2′を堆
積し、フォトリソ工程によってレジスト現像後の状態を
示す。さらに図8(c)は前記金属薄膜21の形状加工が終
了した状態を示す。透明な導電性薄膜2としては、IT
O,SnO2等の金属酸化物から選択し、不透明な金属
薄膜2′としては、Mo,Ta,W等の高融点金属、あ
るいはそれらのシリサイド化合物であることが好まし
い。例えば、500μm近傍の波長を持つArレーザに対し
てはITO,SnO2はほとんど光吸収が無い。一方、
W,Mo,Ta等は同じレーザに対し約30〜40%の光吸
収率を示す。これらの導電性薄膜2,2′の堆積には、
スパッタ法また真空蒸着法を用い、膜厚はそれぞれ500
〜3000Åが好ましい。図8(d)は、さらに絶縁膜3(S
iO2,SiON,SiN等)を堆積し、さらにSi層
4(多結晶Si、非晶質Si等)を堆積した状態を示
す。絶縁膜3及びSi層4の堆積方法はスパッタ法や各
種のCVD法があるが、ここではプラズマCVD法につ
いて説明する。絶縁膜3は原料ガスにSiH4またはS
26,H2OあるいはCO2を用い基板温度200〜400℃
の間で膜厚を1000〜5000Åの間で堆積をする。またSi
層4は基板温度200〜400℃の間で堆積する。膜厚を300
〜3000Åの間に設定する。図8(f)は、Si層4をビー
ムアニールにより溶融再結晶化させた状態を示す。ビー
ムを導電性薄膜2,2′のストライプの方向に掃引させ
て行う。ビームアニールの方法は真空又はN2やAr,
Ne,He等の不活性ガス雰囲気中で行う。Si層4は
再結晶化したSi層4′になる。レーザの照射条件は本
発明を構成する材料及びその膜厚によって、さらに用い
るレーザの種類によって異なる。Arレーザの場合、パ
ワー密度0.1〜3W/cm2,スキャン(掃引)速度10〜10
0mm/secの範囲で行う。図8(f)は(e)の状態から不純
物を添加したSi層8を堆積しパターニング後、層間絶
縁膜3′を堆積し、パターニング後、コンタクトホール
を形成し、ソース及びドレイン電極をAlで形成した逆
スタガー構成の薄膜トランジスタ素子を示す。
Example 2 The semiconductor of (2) above will be described below. FIG. 8A shows an insulating substrate (a quartz substrate or a glass substrate having a SiO 2 film formed on its surface) 1 on which a conductive thin film transparent to a conductive beam is deposited, and the transparent electrode 2 is formed by a photolithography process. 2 shows a state in which a predetermined portion of is removed by etching. Figure 8
(b) shows a state after a metal thin film 2'which is opaque to the beam is deposited thereon and resist development is performed by a photolithography process. Further, FIG. 8C shows a state in which the shape processing of the metal thin film 21 is completed. As the transparent conductive thin film 2, IT
The opaque metal thin film 2'selected from a metal oxide such as O or SnO 2 is preferably a refractory metal such as Mo, Ta or W, or a silicide compound thereof. For example, ITO and SnO 2 hardly absorb light with respect to an Ar laser having a wavelength near 500 μm. on the other hand,
W, Mo, Ta, etc. show a light absorption rate of about 30 to 40% for the same laser. To deposit these conductive thin films 2, 2 ',
Sputtering method or vacuum evaporation method is used, and the film thickness is 500
~ 3000Å is preferred. In FIG. 8D, the insulating film 3 (S
It shows a state in which iO 2 , SiON, SiN, etc. are deposited, and a Si layer 4 (polycrystalline Si, amorphous Si, etc.) is further deposited. As a method of depositing the insulating film 3 and the Si layer 4, there are a sputtering method and various CVD methods. Here, a plasma CVD method will be described. The insulating film 3 uses SiH 4 or S as a source gas.
i 2 H 6 , H 2 O or CO 2 is used and the substrate temperature is 200 to 400 ° C.
The film thickness is deposited between 1000 and 5000Å. Also Si
Layer 4 is deposited at a substrate temperature of 200-400 ° C. Film thickness 300
Set between ~ 3000Å. FIG. 8F shows a state in which the Si layer 4 is melted and recrystallized by beam annealing. The beam is swept in the direction of the stripes of the conductive thin films 2 and 2 '. The beam annealing method is vacuum, N 2 or Ar,
It is performed in an atmosphere of an inert gas such as Ne or He. The Si layer 4 becomes a recrystallized Si layer 4 '. The laser irradiation conditions differ depending on the material constituting the present invention and the film thickness thereof, and further on the type of laser used. In the case of Ar laser, power density 0.1 to 3 W / cm 2 , scan (sweep) speed 10 to 10
Perform in the range of 0 mm / sec. In FIG. 8 (f), the Si layer 8 doped with impurities from the state of (e) is deposited and patterned, then the interlayer insulating film 3'is deposited, and after the patterning, contact holes are formed and the source and drain electrodes are made of Al. The formed thin film transistor element of the inverted stagger structure is shown.

【0010】[0010]

【効果】本発明は、特定の構造、たとえば図3(d)およ
び図8(c)に示すような構造の電極を用いることによ
り、ビームアニール時の温度分布は図4(b)あるいは図
9(b)のようになり、ビームが照射される中心領域に温
度の極小部を設定できる。このため、逆スタガー構成で
薄膜トランジスタを作成した場合、ゲート電極と重なる
半導体層に大面積の単結晶を形成することが可能とな
る。
[Effect] According to the present invention, by using an electrode having a specific structure, for example, the structure shown in FIG. 3 (d) and FIG. 8 (c), the temperature distribution during beam annealing is shown in FIG. 4 (b) or FIG. As shown in (b), the minimum temperature part can be set in the central region irradiated with the beam. Therefore, when a thin film transistor is formed with an inverted staggered structure, a large area single crystal can be formed in a semiconductor layer overlapping with a gate electrode.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a) 本発明によらない、従来の電極を使用し
た半導体基板の半導体膜をビームアニールすることを示
す図である。 (b) (a)に示すビームアニールを行った場合の半導体
膜の温度分布を示す。
FIG. 1 (a) is a diagram showing beam annealing of a semiconductor film of a semiconductor substrate using conventional electrodes, which is not according to the present invention. (b) shows the temperature distribution of the semiconductor film when the beam annealing shown in (a) is performed.

【図2】半導体基板の半導体膜の温度分布のコントロー
ルを、レーザに対する反射防止膜を設けて行う従来の技
術を示す。
FIG. 2 shows a conventional technique in which a temperature distribution of a semiconductor film on a semiconductor substrate is controlled by providing an antireflection film for a laser.

【図3】(a) (b)、(c)および(d)は、本発明の半導体
基板の製造において、絶縁基板上に少なくとも2種類の
光反射率を有する導電性薄膜からなる一層の電極を設け
るプロセスの各工程を示す。
3 (a), (b), (c) and (d) are one-layer electrodes made of a conductive thin film having at least two kinds of light reflectance on an insulating substrate in the production of the semiconductor substrate of the present invention. Each step of the process of providing is shown.

【図4】(a) 図3(d)上に絶縁膜3(SiO2,SiO
N,SiN等)を堆積し、さらにSi層4(多結晶S
i、非晶質Si等)を堆積したものよりなる、本発明の
ビームアニール前の半導体基板の半導体膜をビームアニ
ールすることを示す。 (b) (a)のビームアニールを行った場合の半導体膜の
温度分布を示す。
4 (a) is an insulating film 3 (SiO 2 , SiO 2 ) on FIG. 3 (d).
N, SiN, etc. are deposited, and the Si layer 4 (polycrystalline S
i, amorphous Si, etc.) is subjected to beam annealing of the semiconductor film of the semiconductor substrate of the present invention before beam annealing. (b) The temperature distribution of the semiconductor film when the beam annealing of (a) is performed is shown.

【図5】Si層4をビームアニールにより溶融再結晶さ
せることを示す斜視図である。ビームスポット7の掃引
方向は導電性薄膜21,22のストライプ方向である。
FIG. 5 is a perspective view showing melting and recrystallization of the Si layer 4 by beam annealing. The sweep direction of the beam spot 7 is the stripe direction of the conductive thin films 21 and 22.

【図6】本発明の半導体基板において、Si層4(多結
晶Si、非晶質Si等)がビームアニールによって結晶
化したSi層4′になることを示す。
FIG. 6 shows that in the semiconductor substrate of the present invention, the Si layer 4 (polycrystalline Si, amorphous Si, etc.) becomes a crystallized Si layer 4 ′ by beam annealing.

【図7】本発明の半導体基板を使用した逆スタガー構造
の薄膜半導体素子を示す。
FIG. 7 shows an inverted staggered thin film semiconductor device using the semiconductor substrate of the present invention.

【図8】(a)、(b)および(c) 本発明の半導体の製造
において、絶縁基板上にビームに対して透明な電極と該
透明電極の一部を蔽うように形成したビームに対して不
透明な導電性薄膜から成る電極を設けるプロセスの各工
程を示す。 (d) (c)上に、さらに絶縁膜4(SiO2,SiO
N,SiN等)を堆積し、さらにSi層5(多結晶S
i、非晶質Si等)を堆積し、これとビームアニールす
ることを示す。 (e) Si層5をビームアニールにより溶融再結晶化さ
せた状態を示す。 (f) (e)の状態から不純物を添加したSi層8を堆積
し、パターニング後、層間絶縁膜4′を堆積し、パター
ニング後、コンタクトホールを形成し、ソース及びドレ
イン電極をAlで形成した逆スタガー構成の薄膜トラン
ジスタ素子を示す。
8 (a), (b) and (c) In the production of a semiconductor of the present invention, for an electrode transparent to a beam and a beam formed so as to cover a part of the transparent electrode on an insulating substrate. The respective steps of the process for providing an electrode made of an opaque conductive thin film are shown. (d) On top of (c), the insulating film 4 (SiO 2 , SiO 2
N, SiN, etc. are deposited, and the Si layer 5 (polycrystalline S
i, amorphous Si, etc.) and beam anneal with this. (e) A state in which the Si layer 5 is melted and recrystallized by beam annealing is shown. (f) The Si layer 8 added with impurities from the state of (e) is deposited, and after patterning, the interlayer insulating film 4'is deposited, and after patterning, contact holes are formed, and source and drain electrodes are formed of Al. 1 shows a thin film transistor element having an inverted staggered structure.

【図9】図8の(d)のビームアニールを行った場合の半
導体膜の温度分布を示す。
9 shows a temperature distribution of a semiconductor film when the beam annealing shown in FIG. 8 (d) is performed.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 透明電極 2′ 不透明電極 2″ 光反射率の相違する導電性薄膜21,22からなる電
極 3 絶縁膜 3′ 層間絶縁膜 4 Si層 4′ 結晶化したSi層 5 反射防止膜 6 レジスト 6′ レジスト 7 ビームスポット 8 不純物を添加したSi層 9 ソース電極 10 ドレイン電極
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Transparent electrode 2'Opaque electrode 2 "Electrode 3 consisting of conductive thin films 21 and 22 having different light reflectances 3 Insulating film 3'Interlayer insulating film 4 Si layer 4'Crystalline Si layer 5 Antireflection film 6 Resist 6'Resist 7 Beam spot 8 Impurity-added Si layer 9 Source electrode 10 Drain electrode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 ビームの照射によって、半導体層の温度
分布が、その中心領域に温度の極小部を設定でき、双峰
型になるように、光反射率が相違する少なくとも2種類
の導電性薄膜が配置された電極と、該電極上に形成した
絶縁膜と、該絶縁膜上にビームアニールによって再結晶
化した半導体膜を設けてなる半導体基板。
1. At least two kinds of conductive thin films having different light reflectivities so that the temperature distribution of the semiconductor layer can be set to a minimum temperature portion in the central region by irradiation of the beam and the temperature distribution becomes a bimodal shape. A semiconductor substrate comprising: an electrode on which is arranged; an insulating film formed on the electrode; and a semiconductor film recrystallized by beam annealing on the insulating film.
【請求項2】 光反射率が相違する少なくとも2種類の
導電性薄膜から成る電極の少くとも一部が、ビームの掃
引方向に沿って各薄膜がストライプ状に配置された電極
と、該電極上に形成した絶縁膜と、該絶縁膜上にビーム
アニールによって再結晶化した半導体膜を設けてなる半
導体基板。
2. An electrode having at least two kinds of conductive thin films having different light reflectivities, at least a part of the electrodes, wherein each thin film is arranged in stripes along the beam sweeping direction, and on the electrode. A semiconductor substrate comprising the insulating film formed on the substrate and a semiconductor film recrystallized by beam annealing on the insulating film.
【請求項3】 導電性薄膜が、Mo,Ta,W,Ti,
Pt,Au,Al,Cr等の金属薄膜あるいはITO,
SnO2等の金属酸化物薄膜であることを特徴とする請
求項1又は2記載の半導体基板。
3. The conductive thin film is Mo, Ta, W, Ti,
Metal thin film such as Pt, Au, Al, Cr or ITO,
The semiconductor substrate according to claim 1, which is a thin film of a metal oxide such as SnO 2 .
【請求項4】 ビームに対して透明な電極と、該透明電
極の一部を蔽うように形成したビームに対して不透明な
導電性薄膜と、該透明電極および不透明導電薄膜を蔽う
ように形成した絶縁膜と、該絶縁膜上にビームアニール
によって再結晶した半導体膜を設けてなる半導体基板。
4. An electrode transparent to a beam, a conductive thin film opaque to the beam formed so as to cover a part of the transparent electrode, and a transparent thin film formed to cover the transparent electrode and the opaque conductive thin film. A semiconductor substrate comprising an insulating film and a semiconductor film recrystallized by beam annealing on the insulating film.
【請求項5】 透明電極がITOあるいはSnO2であ
り、不透明導電性薄膜がMo,W,Taあるいはそのシ
リサイドであることを特徴とする請求項4記載の半導体
基板。
5. The semiconductor substrate according to claim 4, wherein the transparent electrode is ITO or SnO 2 and the opaque conductive thin film is Mo, W, Ta or its silicide.
【請求項6】 不透明電極の少くとも一部が、ビームの
掃引方向に沿ってストライプ状に配置された構成のもの
であることを特徴とする請求項4又は5記載の半導体基
板。
6. The semiconductor substrate according to claim 4, wherein at least a part of the opaque electrode has a structure in which stripes are arranged along the beam sweep direction.
【請求項7】 ビームの照射によって、半導体層の温度
分布が、その中心領域に温度の極小部を設定でき、双峰
型になるように、光反射率が相違する少なくとも2種類
の導電性薄膜が配置された電極あるいは該電極の少なく
とも一部が、ビームの掃引方向に沿って各薄膜がストラ
イプ状に配置された電極がゲート領域を構成することを
特徴とする逆スタガー構造の薄膜トランジスタ素子。
7. A conductive thin film of at least two kinds having different light reflectances so that the temperature distribution of the semiconductor layer can be set to a minimum temperature portion in the central region by irradiation of the beam and is bimodal. The thin film transistor element having an inverted staggered structure, wherein the electrode in which the thin film is arranged or at least a part of the electrode constitutes a gate region by the electrode in which thin films are arranged in stripes along the beam sweep direction.
【請求項8】 ビームに対して透明な電極と、該透明電
極の一部を蔽うように形成したビームに対して不透明な
導電性薄膜より構成される電極が、ゲート領域を構成す
ることを特徴とする逆スタガー構造の薄膜トランジスタ
素子。
8. A gate region is constituted by an electrode transparent to a beam and an electrode formed of a conductive thin film opaque to the beam formed so as to cover a part of the transparent electrode. And an inverted staggered thin film transistor element.
JP18933791A 1991-07-03 1991-07-03 Semiconductor substrate Pending JPH0513442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18933791A JPH0513442A (en) 1991-07-03 1991-07-03 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18933791A JPH0513442A (en) 1991-07-03 1991-07-03 Semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH0513442A true JPH0513442A (en) 1993-01-22

Family

ID=16239654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18933791A Pending JPH0513442A (en) 1991-07-03 1991-07-03 Semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH0513442A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745519A (en) * 1993-07-27 1995-02-14 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US5888857A (en) * 1992-12-04 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003168645A (en) * 2001-12-03 2003-06-13 Hitachi Ltd Semiconductor thin film device, method of manufacturing the same, and image display device
KR20140043950A (en) * 2012-09-19 2014-04-14 삼성전자주식회사 Beam shaper, a laser annealing system with the same, and method of fabricating a reflective photomask using this system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888857A (en) * 1992-12-04 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JPH0745519A (en) * 1993-07-27 1995-02-14 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP2003168645A (en) * 2001-12-03 2003-06-13 Hitachi Ltd Semiconductor thin film device, method of manufacturing the same, and image display device
KR20140043950A (en) * 2012-09-19 2014-04-14 삼성전자주식회사 Beam shaper, a laser annealing system with the same, and method of fabricating a reflective photomask using this system

Similar Documents

Publication Publication Date Title
JP4211967B2 (en) Method for crystallizing silicon using mask
EP0730292B1 (en) Method of growing semiconductor crystal
JPS6281709A (en) Manufacture of semiconductor device
TWI294648B (en) Method for manufacturing polysilicon film
US6852609B2 (en) Method of forming a polycrystalline silicon layer
WO2011161714A1 (en) Method for crystallizing silicon thin film and method for manufacturing silicon tft device
JPH07118443B2 (en) Manufacturing method of semiconductor device
US5183780A (en) Method of fabricating semiconductor device
JPH04307727A (en) Manufacturing method and manufacturing device for thin film transistor
JP4237278B2 (en) Formation method of silicon single crystal using nucleation site
JP4203141B2 (en) Method for crystallizing amorphous silicon layer and method for producing thin film transistor using the same
JPH0513442A (en) Semiconductor substrate
JP2000260709A (en) Semiconductor thin film crystallization method and semiconductor device using the same
JP2735177B2 (en) Thin film transistor and method of manufacturing the same
US20010016375A1 (en) Method of manufacturing a polycrystalline silicon layer
JPS62160712A (en) Manufacture of semiconductor device
JPH027415A (en) Formation of soi thin film
JPH0917729A (en) Method for manufacturing semiconductor device
JPH06140321A (en) Method of crystallizing of semiconductor film
JPH0955509A (en) Method for manufacturing semiconductor device
JP2005005381A (en) Crystalline semiconductor material manufacturing method and semiconductor device manufacturing method
JPH0574704A (en) Method for forming semiconductor layer
JPH09237767A (en) Method for manufacturing semiconductor device
JPH0652712B2 (en) Semiconductor device
JPS6239068A (en) Manufacture of semiconductor device