JPH0513442A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH0513442A JPH0513442A JP18933791A JP18933791A JPH0513442A JP H0513442 A JPH0513442 A JP H0513442A JP 18933791 A JP18933791 A JP 18933791A JP 18933791 A JP18933791 A JP 18933791A JP H0513442 A JPH0513442 A JP H0513442A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film
- conductive thin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明は、絶縁基板上に導電性薄膜からなる
電極、それを蔽う絶縁膜、その上に再結晶した半導体膜
という構成の半導体基板において、その製造に際し、簡
単な構成で、複雑なレーザ光学系を使用することなく再
結晶化した半導体膜の面積を拡大することの可能な電極
を有する半導体基板の提供を目的とする。 【構成】 本発明は、絶縁基板上に導電性薄膜からなる
電極、それを蔽う絶縁膜、その上に再結晶した半導体膜
という構成の半導体基板において、電極として光反射率
が相違する少なくとも２種類の導電性薄膜から成る電
極、あるいはビームに対して透明な電極と、該透明電極
の一部を蔽うように形成したビームに対して不透明な導
電性薄膜からなる電極を使用することを特徴とする。
電極、それを蔽う絶縁膜、その上に再結晶した半導体膜
という構成の半導体基板において、その製造に際し、簡
単な構成で、複雑なレーザ光学系を使用することなく再
結晶化した半導体膜の面積を拡大することの可能な電極
を有する半導体基板の提供を目的とする。 【構成】 本発明は、絶縁基板上に導電性薄膜からなる
電極、それを蔽う絶縁膜、その上に再結晶した半導体膜
という構成の半導体基板において、電極として光反射率
が相違する少なくとも２種類の導電性薄膜から成る電
極、あるいはビームに対して透明な電極と、該透明電極
の一部を蔽うように形成したビームに対して不透明な導
電性薄膜からなる電極を使用することを特徴とする。
Description
【０００１】
【技術分野】本発明は、絶縁基板上に形成した薄膜トラ
ンジスタを提供するための半導体基板に関する。
ンジスタを提供するための半導体基板に関する。
【０００２】
【従来技術】石英等の絶縁基板上の多結晶Ｓｉや非晶質
Ｓｉをビームアニールにより単結晶化するためには、温
度分布の制御が重要となっている。一般にレーザビーム
のパワー分布はほぼガウス分布をしているため、このま
ま照射を行うと結晶成長はビーム照射領域の周辺部から
中央部へ向かって進み、多数の核発生のために、大きな
単結晶を得ることが難しい。溶融固化時の結晶核を少な
くするためには、Ｓｉ層内の温度分布を周辺部で高くす
る必要がある。このような温度分布を得るための方法と
して大きく３つに分類される。 (1) レーザビームの強度分布を光学系や複数のレーザ光
源によって変化させる方法。 (2) レーザ光の吸収を試料表面に設けた反射防止膜や光
吸収膜によって変化させる方法。 (3) 試料形状や構造によって温度分布を変化させる方
法。 (1)の長所は試料作成のプロセスが簡便であること、短
所はビーム形状の制御性、時間的不安定性等がある。
(2)(3)は加工技術の精度の向上に伴って、制御性という
点で優れているが、試料作成のプロセスが複雑であると
いう短所がある。
Ｓｉをビームアニールにより単結晶化するためには、温
度分布の制御が重要となっている。一般にレーザビーム
のパワー分布はほぼガウス分布をしているため、このま
ま照射を行うと結晶成長はビーム照射領域の周辺部から
中央部へ向かって進み、多数の核発生のために、大きな
単結晶を得ることが難しい。溶融固化時の結晶核を少な
くするためには、Ｓｉ層内の温度分布を周辺部で高くす
る必要がある。このような温度分布を得るための方法と
して大きく３つに分類される。 (1) レーザビームの強度分布を光学系や複数のレーザ光
源によって変化させる方法。 (2) レーザ光の吸収を試料表面に設けた反射防止膜や光
吸収膜によって変化させる方法。 (3) 試料形状や構造によって温度分布を変化させる方
法。 (1)の長所は試料作成のプロセスが簡便であること、短
所はビーム形状の制御性、時間的不安定性等がある。
(2)(3)は加工技術の精度の向上に伴って、制御性という
点で優れているが、試料作成のプロセスが複雑であると
いう短所がある。
【０００３】
【目的】本発明は従来技術の上記問題点に鑑みて、簡単
な構成で、複雑なレーザ光学系を使用せずに、絶縁基板
上に導電性薄膜から成る電極、それを覆う絶縁膜、その
上に再結晶化した半導体膜という構成の半導体基板を作
製する際に再結晶化した半導体膜の単結晶化した面積を
拡大することの可能な構成の半導体基板を提供すること
を目的とする。
な構成で、複雑なレーザ光学系を使用せずに、絶縁基板
上に導電性薄膜から成る電極、それを覆う絶縁膜、その
上に再結晶化した半導体膜という構成の半導体基板を作
製する際に再結晶化した半導体膜の単結晶化した面積を
拡大することの可能な構成の半導体基板を提供すること
を目的とする。
【０００４】
【構成】本発明は、絶縁基板上に形成した（1)ビームに
対して少なくとも２種類の光反射率を有する導電性薄膜
から成る一層の電極あるいは（2)ビームに対して不透明
な導電性薄膜でその一部が蔽われたビームに対して透明
な電極と、該電極を蔽うように形成した絶縁膜と、前記
絶縁膜上にビームアニールによって形成した再結晶半導
体膜とから成ることを特徴とする半導体基板に関する。
対して少なくとも２種類の光反射率を有する導電性薄膜
から成る一層の電極あるいは（2)ビームに対して不透明
な導電性薄膜でその一部が蔽われたビームに対して透明
な電極と、該電極を蔽うように形成した絶縁膜と、前記
絶縁膜上にビームアニールによって形成した再結晶半導
体膜とから成ることを特徴とする半導体基板に関する。
【０００５】従来技術の項で記載したように、石英等の
絶縁基板上の多結晶（あるいは非晶質）シリコン等の半
導体を、ビームアニールすることにより単結晶化するこ
とは行われている。しかしながら、図１(ａ)に示すよう
に、ビームアニールする半導体層、例えばＳｉ層４の下
にビームに対して不透明な電極１があると、不透明電極
２によるビームの吸収のために、Ｓｉ層４のビームアニ
ール時の温度分布が図１(ｂ)のようになる。このような
温度分布においては、結晶成長は照射領域の周辺から中
央へ進み、多数の核生成により、それぞれの成長面が出
会って、大きな単結晶を得ることはできない。
絶縁基板上の多結晶（あるいは非晶質）シリコン等の半
導体を、ビームアニールすることにより単結晶化するこ
とは行われている。しかしながら、図１(ａ)に示すよう
に、ビームアニールする半導体層、例えばＳｉ層４の下
にビームに対して不透明な電極１があると、不透明電極
２によるビームの吸収のために、Ｓｉ層４のビームアニ
ール時の温度分布が図１(ｂ)のようになる。このような
温度分布においては、結晶成長は照射領域の周辺から中
央へ進み、多数の核生成により、それぞれの成長面が出
会って、大きな単結晶を得ることはできない。
【０００６】図２に示すように従来技術においては、絶
縁基板１にＳｉ層４、その上にレーザに対する反射防止
膜５がある。これによってＳｉ層４のレーザ照射部の温
度分布は周辺部が高くなるが、この方式でアニールに用
いるレーザ波長によって反射防止膜５の膜厚を光学設計
する必要がある。さらに反射防止膜を付与し、またある
いは除去する等のプロセスが必要であり、その工程が複
雑であるという欠点がある。
縁基板１にＳｉ層４、その上にレーザに対する反射防止
膜５がある。これによってＳｉ層４のレーザ照射部の温
度分布は周辺部が高くなるが、この方式でアニールに用
いるレーザ波長によって反射防止膜５の膜厚を光学設計
する必要がある。さらに反射防止膜を付与し、またある
いは除去する等のプロセスが必要であり、その工程が複
雑であるという欠点がある。
【０００７】本発明は、前記（1)あるいは（2)のような
電極を使用することにより、ビームアニール時のＳｉ層
４の温度分布は図４(ｂ)に示すようになり、ビームが照
射される中心領域に温度の極小部を設定でき、双峰型と
なり、単一核からの結晶成長が可能となり、結晶粒界の
位置が制御された単結晶シリコン層を得ることができ
る。
電極を使用することにより、ビームアニール時のＳｉ層
４の温度分布は図４(ｂ)に示すようになり、ビームが照
射される中心領域に温度の極小部を設定でき、双峰型と
なり、単一核からの結晶成長が可能となり、結晶粒界の
位置が制御された単結晶シリコン層を得ることができ
る。
【０００８】
【実施例】以下本発明を実施例に基づき詳細に説明す
る。まず、前記(１)の半導体基板について説明する。 実施例１ 図３(ａ)は絶縁基板（石英基板又は表面にＳｉＯ2膜が
形成されたガラス基板）１上に導電性薄膜21を堆積し、
レジスト６を塗布し、現像後、導電性薄膜21の所定部分
をエッチング除去した状態を示す。図３(ｂ)はこれに導
電性薄膜22を堆積した状態を示す。図３(ｃ)はリフトオ
フ法でレジストを除去後、新たに別のパターンでレジス
ト６′の現像を終えた状態を示す。図３(ｄ)は導電性薄
膜21の所定部分をエッチング除去し、レジストを除去し
た状態を示す。導電性薄膜21，22としては、Ｍｏ，Ｗ，
Ｔａ，Ｐｔ，Ｔｉ，Ａｕ，Ａｌ，Ｃｒ等の金属、あるい
はＩＴＯ，ＳｎＯ2等の金属酸化物のうちから選択する
が、レーザビームに対して光の反射率が異なる材料の組
み合わせであり、かつ導電性薄膜２１の光反射率が導電
性薄膜２２の光反射率に比べ低いものを選択する。例え
ばＸｅＣｌエキシマレーザ（波長308nm)使用時には、導
電性薄膜２１はＡｕ（反射率約１５％）、導電性薄膜２
２はＰｔ（反射率約４３％）又はＩＴＯ膜を選択する。
これら導電性薄膜の堆積には、スパッタ法または真空蒸
着法により行う。導電性薄膜21，22の膜厚は1000〜3000
Åが好ましい。図３(ｄ)の上に絶縁膜３（ＳｉＯ2，Ｓ
ｉＯＮ，ＳｉＮ等）を堆積し、さらにＳｉ層４（多結晶
Ｓｉ，非晶質Ｓｉ等）を堆積した状態を示すものが図４
(ａ)である。絶縁膜３及びＳｉ層４の堆積方法はスパッ
タ法や各種のＣＶＤ法があるが、ここではプラズマＣＶ
Ｄ法について説明する。絶縁膜３は原料ガスにＳｉＨ4
又はＳｉ2Ｈ6，Ｎ2ＯあるいはＣＯ2を用い基板温度200
〜400℃の間で膜厚を1000〜5000Åの間で堆積する。ま
たＳｉ層４は原料ガスとしてはＳｉＨ4又はＳｉ2Ｈ6を
用い、基板温度200〜400℃の間で堆積する。膜厚を300
〜3000Åの間に設定する。図５はＳｉ層４をビームアニ
ールにより溶融再結晶化させる工程である。ビームスポ
ット７の掃引方向は導電性薄膜21，22のストライプ方向
である。Ｓｉ層４がａ−Ｓｉ：Ｈのような水素を含んだ
膜の場合は、Ｓｉ層４を約500℃から溶融温度以下の間
の温度でプレアニールを行ない、膜中の水素を除去す
る。ＬＰＣＶＤ法で作成した多結晶Ｓｉの場合にはその
必要性はない。ビームアニールの方法は、真空または窒
素や不活性ガス雰囲気中でレーザを掃引して行う。この
結果図６に示したようにＳｉ層４は結晶化したＳｉ層
４′になる。レーザの照射条件は、本発明を構成する材
料及びその膜厚によって、さらに用いるレーザの種類に
よって異なる。ＸeＣlエキシマレーザの場合、パルス幅
100ns以下、パワー密度104Ｗ／cm2以上の条件で行うと
良い。図７は図６から不純物を添加したＳｉ層８を堆積
しパターニング後、層間絶縁膜３′を堆積し、パターニ
ングし、コンタクトホールを形成後、ソース電極９およ
びドレイン電極10をＡｌで形成して作成した逆スタガー
構造の薄膜半導体素子を表している。
る。まず、前記(１)の半導体基板について説明する。 実施例１ 図３(ａ)は絶縁基板（石英基板又は表面にＳｉＯ2膜が
形成されたガラス基板）１上に導電性薄膜21を堆積し、
レジスト６を塗布し、現像後、導電性薄膜21の所定部分
をエッチング除去した状態を示す。図３(ｂ)はこれに導
電性薄膜22を堆積した状態を示す。図３(ｃ)はリフトオ
フ法でレジストを除去後、新たに別のパターンでレジス
ト６′の現像を終えた状態を示す。図３(ｄ)は導電性薄
膜21の所定部分をエッチング除去し、レジストを除去し
た状態を示す。導電性薄膜21，22としては、Ｍｏ，Ｗ，
Ｔａ，Ｐｔ，Ｔｉ，Ａｕ，Ａｌ，Ｃｒ等の金属、あるい
はＩＴＯ，ＳｎＯ2等の金属酸化物のうちから選択する
が、レーザビームに対して光の反射率が異なる材料の組
み合わせであり、かつ導電性薄膜２１の光反射率が導電
性薄膜２２の光反射率に比べ低いものを選択する。例え
ばＸｅＣｌエキシマレーザ（波長308nm)使用時には、導
電性薄膜２１はＡｕ（反射率約１５％）、導電性薄膜２
２はＰｔ（反射率約４３％）又はＩＴＯ膜を選択する。
これら導電性薄膜の堆積には、スパッタ法または真空蒸
着法により行う。導電性薄膜21，22の膜厚は1000〜3000
Åが好ましい。図３(ｄ)の上に絶縁膜３（ＳｉＯ2，Ｓ
ｉＯＮ，ＳｉＮ等）を堆積し、さらにＳｉ層４（多結晶
Ｓｉ，非晶質Ｓｉ等）を堆積した状態を示すものが図４
(ａ)である。絶縁膜３及びＳｉ層４の堆積方法はスパッ
タ法や各種のＣＶＤ法があるが、ここではプラズマＣＶ
Ｄ法について説明する。絶縁膜３は原料ガスにＳｉＨ4
又はＳｉ2Ｈ6，Ｎ2ＯあるいはＣＯ2を用い基板温度200
〜400℃の間で膜厚を1000〜5000Åの間で堆積する。ま
たＳｉ層４は原料ガスとしてはＳｉＨ4又はＳｉ2Ｈ6を
用い、基板温度200〜400℃の間で堆積する。膜厚を300
〜3000Åの間に設定する。図５はＳｉ層４をビームアニ
ールにより溶融再結晶化させる工程である。ビームスポ
ット７の掃引方向は導電性薄膜21，22のストライプ方向
である。Ｓｉ層４がａ−Ｓｉ：Ｈのような水素を含んだ
膜の場合は、Ｓｉ層４を約500℃から溶融温度以下の間
の温度でプレアニールを行ない、膜中の水素を除去す
る。ＬＰＣＶＤ法で作成した多結晶Ｓｉの場合にはその
必要性はない。ビームアニールの方法は、真空または窒
素や不活性ガス雰囲気中でレーザを掃引して行う。この
結果図６に示したようにＳｉ層４は結晶化したＳｉ層
４′になる。レーザの照射条件は、本発明を構成する材
料及びその膜厚によって、さらに用いるレーザの種類に
よって異なる。ＸeＣlエキシマレーザの場合、パルス幅
100ns以下、パワー密度104Ｗ／cm2以上の条件で行うと
良い。図７は図６から不純物を添加したＳｉ層８を堆積
しパターニング後、層間絶縁膜３′を堆積し、パターニ
ングし、コンタクトホールを形成後、ソース電極９およ
びドレイン電極10をＡｌで形成して作成した逆スタガー
構造の薄膜半導体素子を表している。
【０００９】実施例２
以下、前記(2)の半導体について説明する。図８(ａ)は
絶縁基板（石英基板又はＳｉＯ2膜が表面に形成された
ガラス基板）１上に導電性のビームに対して透明な導電
性薄膜を堆積し、フォトリソ工程によって前記透明電極
２の所定部分をエッチング除去した状態を示す。図８
(ｂ)はこれにビームに対して不透明な金属薄膜２′を堆
積し、フォトリソ工程によってレジスト現像後の状態を
示す。さらに図８(ｃ)は前記金属薄膜21の形状加工が終
了した状態を示す。透明な導電性薄膜２としては、ＩＴ
Ｏ，ＳｎＯ2等の金属酸化物から選択し、不透明な金属
薄膜２′としては、Ｍｏ，Ｔａ，Ｗ等の高融点金属、あ
るいはそれらのシリサイド化合物であることが好まし
い。例えば、500μm近傍の波長を持つＡｒレーザに対し
てはＩＴＯ，ＳｎＯ2はほとんど光吸収が無い。一方、
Ｗ，Ｍｏ，Ｔａ等は同じレーザに対し約30〜40％の光吸
収率を示す。これらの導電性薄膜２，２′の堆積には、
スパッタ法また真空蒸着法を用い、膜厚はそれぞれ500
〜3000Åが好ましい。図８(ｄ)は、さらに絶縁膜３（Ｓ
ｉＯ2，ＳｉＯＮ，ＳｉＮ等）を堆積し、さらにＳｉ層
４（多結晶Ｓｉ、非晶質Ｓｉ等）を堆積した状態を示
す。絶縁膜３及びＳｉ層４の堆積方法はスパッタ法や各
種のＣＶＤ法があるが、ここではプラズマＣＶＤ法につ
いて説明する。絶縁膜３は原料ガスにＳｉＨ4またはＳ
ｉ2Ｈ6，Ｈ2ＯあるいはＣＯ2を用い基板温度200〜400℃
の間で膜厚を1000〜5000Åの間で堆積をする。またＳｉ
層４は基板温度200〜400℃の間で堆積する。膜厚を300
〜3000Åの間に設定する。図８(ｆ)は、Ｓｉ層４をビー
ムアニールにより溶融再結晶化させた状態を示す。ビー
ムを導電性薄膜２，２′のストライプの方向に掃引させ
て行う。ビームアニールの方法は真空又はＮ2やＡｒ，
Ｎｅ，Ｈｅ等の不活性ガス雰囲気中で行う。Ｓｉ層４は
再結晶化したＳｉ層４′になる。レーザの照射条件は本
発明を構成する材料及びその膜厚によって、さらに用い
るレーザの種類によって異なる。Ａｒレーザの場合、パ
ワー密度0.1〜３Ｗ／cm2，スキャン（掃引）速度10〜10
0mm／secの範囲で行う。図８(ｆ)は(ｅ)の状態から不純
物を添加したＳｉ層８を堆積しパターニング後、層間絶
縁膜３′を堆積し、パターニング後、コンタクトホール
を形成し、ソース及びドレイン電極をＡｌで形成した逆
スタガー構成の薄膜トランジスタ素子を示す。
絶縁基板（石英基板又はＳｉＯ2膜が表面に形成された
ガラス基板）１上に導電性のビームに対して透明な導電
性薄膜を堆積し、フォトリソ工程によって前記透明電極
２の所定部分をエッチング除去した状態を示す。図８
(ｂ)はこれにビームに対して不透明な金属薄膜２′を堆
積し、フォトリソ工程によってレジスト現像後の状態を
示す。さらに図８(ｃ)は前記金属薄膜21の形状加工が終
了した状態を示す。透明な導電性薄膜２としては、ＩＴ
Ｏ，ＳｎＯ2等の金属酸化物から選択し、不透明な金属
薄膜２′としては、Ｍｏ，Ｔａ，Ｗ等の高融点金属、あ
るいはそれらのシリサイド化合物であることが好まし
い。例えば、500μm近傍の波長を持つＡｒレーザに対し
てはＩＴＯ，ＳｎＯ2はほとんど光吸収が無い。一方、
Ｗ，Ｍｏ，Ｔａ等は同じレーザに対し約30〜40％の光吸
収率を示す。これらの導電性薄膜２，２′の堆積には、
スパッタ法また真空蒸着法を用い、膜厚はそれぞれ500
〜3000Åが好ましい。図８(ｄ)は、さらに絶縁膜３（Ｓ
ｉＯ2，ＳｉＯＮ，ＳｉＮ等）を堆積し、さらにＳｉ層
４（多結晶Ｓｉ、非晶質Ｓｉ等）を堆積した状態を示
す。絶縁膜３及びＳｉ層４の堆積方法はスパッタ法や各
種のＣＶＤ法があるが、ここではプラズマＣＶＤ法につ
いて説明する。絶縁膜３は原料ガスにＳｉＨ4またはＳ
ｉ2Ｈ6，Ｈ2ＯあるいはＣＯ2を用い基板温度200〜400℃
の間で膜厚を1000〜5000Åの間で堆積をする。またＳｉ
層４は基板温度200〜400℃の間で堆積する。膜厚を300
〜3000Åの間に設定する。図８(ｆ)は、Ｓｉ層４をビー
ムアニールにより溶融再結晶化させた状態を示す。ビー
ムを導電性薄膜２，２′のストライプの方向に掃引させ
て行う。ビームアニールの方法は真空又はＮ2やＡｒ，
Ｎｅ，Ｈｅ等の不活性ガス雰囲気中で行う。Ｓｉ層４は
再結晶化したＳｉ層４′になる。レーザの照射条件は本
発明を構成する材料及びその膜厚によって、さらに用い
るレーザの種類によって異なる。Ａｒレーザの場合、パ
ワー密度0.1〜３Ｗ／cm2，スキャン（掃引）速度10〜10
0mm／secの範囲で行う。図８(ｆ)は(ｅ)の状態から不純
物を添加したＳｉ層８を堆積しパターニング後、層間絶
縁膜３′を堆積し、パターニング後、コンタクトホール
を形成し、ソース及びドレイン電極をＡｌで形成した逆
スタガー構成の薄膜トランジスタ素子を示す。
【００１０】
【効果】本発明は、特定の構造、たとえば図３(ｄ)およ
び図８(ｃ)に示すような構造の電極を用いることによ
り、ビームアニール時の温度分布は図４(ｂ)あるいは図
９(ｂ)のようになり、ビームが照射される中心領域に温
度の極小部を設定できる。このため、逆スタガー構成で
薄膜トランジスタを作成した場合、ゲート電極と重なる
半導体層に大面積の単結晶を形成することが可能とな
る。
び図８(ｃ)に示すような構造の電極を用いることによ
り、ビームアニール時の温度分布は図４(ｂ)あるいは図
９(ｂ)のようになり、ビームが照射される中心領域に温
度の極小部を設定できる。このため、逆スタガー構成で
薄膜トランジスタを作成した場合、ゲート電極と重なる
半導体層に大面積の単結晶を形成することが可能とな
る。
【図１】(ａ) 本発明によらない、従来の電極を使用し
た半導体基板の半導体膜をビームアニールすることを示
す図である。 (ｂ) (a)に示すビームアニールを行った場合の半導体
膜の温度分布を示す。
た半導体基板の半導体膜をビームアニールすることを示
す図である。 (ｂ) (a)に示すビームアニールを行った場合の半導体
膜の温度分布を示す。
【図２】半導体基板の半導体膜の温度分布のコントロー
ルを、レーザに対する反射防止膜を設けて行う従来の技
術を示す。
ルを、レーザに対する反射防止膜を設けて行う従来の技
術を示す。
【図３】(ａ) (b)、(c)および(d)は、本発明の半導体
基板の製造において、絶縁基板上に少なくとも２種類の
光反射率を有する導電性薄膜からなる一層の電極を設け
るプロセスの各工程を示す。
基板の製造において、絶縁基板上に少なくとも２種類の
光反射率を有する導電性薄膜からなる一層の電極を設け
るプロセスの各工程を示す。
【図４】(ａ) 図３(d)上に絶縁膜３（ＳｉＯ2，ＳｉＯ
Ｎ，ＳｉＮ等）を堆積し、さらにＳｉ層４（多結晶Ｓ
ｉ、非晶質Ｓｉ等）を堆積したものよりなる、本発明の
ビームアニール前の半導体基板の半導体膜をビームアニ
ールすることを示す。 (ｂ) (a)のビームアニールを行った場合の半導体膜の
温度分布を示す。
Ｎ，ＳｉＮ等）を堆積し、さらにＳｉ層４（多結晶Ｓ
ｉ、非晶質Ｓｉ等）を堆積したものよりなる、本発明の
ビームアニール前の半導体基板の半導体膜をビームアニ
ールすることを示す。 (ｂ) (a)のビームアニールを行った場合の半導体膜の
温度分布を示す。
【図５】Ｓｉ層４をビームアニールにより溶融再結晶さ
せることを示す斜視図である。ビームスポット７の掃引
方向は導電性薄膜21，22のストライプ方向である。
せることを示す斜視図である。ビームスポット７の掃引
方向は導電性薄膜21，22のストライプ方向である。
【図６】本発明の半導体基板において、Ｓｉ層４（多結
晶Ｓｉ、非晶質Ｓｉ等）がビームアニールによって結晶
化したＳｉ層４′になることを示す。
晶Ｓｉ、非晶質Ｓｉ等）がビームアニールによって結晶
化したＳｉ層４′になることを示す。
【図７】本発明の半導体基板を使用した逆スタガー構造
の薄膜半導体素子を示す。
の薄膜半導体素子を示す。
【図８】(ａ)、(ｂ)および(ｃ) 本発明の半導体の製造
において、絶縁基板上にビームに対して透明な電極と該
透明電極の一部を蔽うように形成したビームに対して不
透明な導電性薄膜から成る電極を設けるプロセスの各工
程を示す。 (ｄ) (ｃ)上に、さらに絶縁膜４（ＳｉＯ2，ＳｉＯ
Ｎ，ＳｉＮ等）を堆積し、さらにＳｉ層５（多結晶Ｓ
ｉ、非晶質Ｓｉ等）を堆積し、これとビームアニールす
ることを示す。 (ｅ) Ｓｉ層５をビームアニールにより溶融再結晶化さ
せた状態を示す。 (ｆ) (ｅ)の状態から不純物を添加したＳｉ層８を堆積
し、パターニング後、層間絶縁膜４′を堆積し、パター
ニング後、コンタクトホールを形成し、ソース及びドレ
イン電極をＡｌで形成した逆スタガー構成の薄膜トラン
ジスタ素子を示す。
において、絶縁基板上にビームに対して透明な電極と該
透明電極の一部を蔽うように形成したビームに対して不
透明な導電性薄膜から成る電極を設けるプロセスの各工
程を示す。 (ｄ) (ｃ)上に、さらに絶縁膜４（ＳｉＯ2，ＳｉＯ
Ｎ，ＳｉＮ等）を堆積し、さらにＳｉ層５（多結晶Ｓ
ｉ、非晶質Ｓｉ等）を堆積し、これとビームアニールす
ることを示す。 (ｅ) Ｓｉ層５をビームアニールにより溶融再結晶化さ
せた状態を示す。 (ｆ) (ｅ)の状態から不純物を添加したＳｉ層８を堆積
し、パターニング後、層間絶縁膜４′を堆積し、パター
ニング後、コンタクトホールを形成し、ソース及びドレ
イン電極をＡｌで形成した逆スタガー構成の薄膜トラン
ジスタ素子を示す。
【図９】図８の(ｄ)のビームアニールを行った場合の半
導体膜の温度分布を示す。
導体膜の温度分布を示す。
１ 絶縁基板
２ 透明電極
２′ 不透明電極
２″ 光反射率の相違する導電性薄膜21，22からなる電
極 ３ 絶縁膜 ３′ 層間絶縁膜 ４ Ｓｉ層 ４′ 結晶化したＳｉ層 ５ 反射防止膜 ６ レジスト ６′ レジスト ７ ビームスポット ８ 不純物を添加したＳｉ層 ９ ソース電極 10 ドレイン電極
極 ３ 絶縁膜 ３′ 層間絶縁膜 ４ Ｓｉ層 ４′ 結晶化したＳｉ層 ５ 反射防止膜 ６ レジスト ６′ レジスト ７ ビームスポット ８ 不純物を添加したＳｉ層 ９ ソース電極 10 ドレイン電極
Claims (8)
- 【請求項１】 ビームの照射によって、半導体層の温度
分布が、その中心領域に温度の極小部を設定でき、双峰
型になるように、光反射率が相違する少なくとも２種類
の導電性薄膜が配置された電極と、該電極上に形成した
絶縁膜と、該絶縁膜上にビームアニールによって再結晶
化した半導体膜を設けてなる半導体基板。 - 【請求項２】 光反射率が相違する少なくとも２種類の
導電性薄膜から成る電極の少くとも一部が、ビームの掃
引方向に沿って各薄膜がストライプ状に配置された電極
と、該電極上に形成した絶縁膜と、該絶縁膜上にビーム
アニールによって再結晶化した半導体膜を設けてなる半
導体基板。 - 【請求項３】 導電性薄膜が、Ｍｏ，Ｔａ，Ｗ，Ｔｉ，
Ｐｔ，Ａｕ，Ａｌ，Ｃｒ等の金属薄膜あるいはＩＴＯ，
ＳｎＯ2等の金属酸化物薄膜であることを特徴とする請
求項１又は２記載の半導体基板。 - 【請求項４】 ビームに対して透明な電極と、該透明電
極の一部を蔽うように形成したビームに対して不透明な
導電性薄膜と、該透明電極および不透明導電薄膜を蔽う
ように形成した絶縁膜と、該絶縁膜上にビームアニール
によって再結晶した半導体膜を設けてなる半導体基板。 - 【請求項５】 透明電極がＩＴＯあるいはＳｎＯ2であ
り、不透明導電性薄膜がＭｏ，Ｗ，Ｔａあるいはそのシ
リサイドであることを特徴とする請求項４記載の半導体
基板。 - 【請求項６】 不透明電極の少くとも一部が、ビームの
掃引方向に沿ってストライプ状に配置された構成のもの
であることを特徴とする請求項４又は５記載の半導体基
板。 - 【請求項７】 ビームの照射によって、半導体層の温度
分布が、その中心領域に温度の極小部を設定でき、双峰
型になるように、光反射率が相違する少なくとも２種類
の導電性薄膜が配置された電極あるいは該電極の少なく
とも一部が、ビームの掃引方向に沿って各薄膜がストラ
イプ状に配置された電極がゲート領域を構成することを
特徴とする逆スタガー構造の薄膜トランジスタ素子。 - 【請求項８】 ビームに対して透明な電極と、該透明電
極の一部を蔽うように形成したビームに対して不透明な
導電性薄膜より構成される電極が、ゲート領域を構成す
ることを特徴とする逆スタガー構造の薄膜トランジスタ
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18933791A JPH0513442A (ja) | 1991-07-03 | 1991-07-03 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18933791A JPH0513442A (ja) | 1991-07-03 | 1991-07-03 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513442A true JPH0513442A (ja) | 1993-01-22 |
Family
ID=16239654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18933791A Pending JPH0513442A (ja) | 1991-07-03 | 1991-07-03 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513442A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745519A (ja) * | 1993-07-27 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその製造方法 |
| US5888857A (en) * | 1992-12-04 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2003168645A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体薄膜装置、その製造方法及び画像表示装置 |
| KR20140043950A (ko) * | 2012-09-19 | 2014-04-14 | 삼성전자주식회사 | 빔 형상기, 이를 구비하는 레이저 어닐링 시스템 및 이 시스템을 이용하여 반사형 포토 마스크를 제작하는 방법 |
-
1991
- 1991-07-03 JP JP18933791A patent/JPH0513442A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888857A (en) * | 1992-12-04 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JPH0745519A (ja) * | 1993-07-27 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその製造方法 |
| JP2003168645A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体薄膜装置、その製造方法及び画像表示装置 |
| KR20140043950A (ko) * | 2012-09-19 | 2014-04-14 | 삼성전자주식회사 | 빔 형상기, 이를 구비하는 레이저 어닐링 시스템 및 이 시스템을 이용하여 반사형 포토 마스크를 제작하는 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| EP0730292B1 (en) | Method of growing semiconductor crystal | |
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| TWI294648B (en) | Method for manufacturing polysilicon film | |
| US6852609B2 (en) | Method of forming a polycrystalline silicon layer | |
| WO2011161714A1 (ja) | シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| US5183780A (en) | Method of fabricating semiconductor device | |
| JPH04307727A (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| JP4237278B2 (ja) | 核生成サイトを用いたシリコン単結晶の形成方法 | |
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| US6337233B2 (en) | Method of manufacturing a polycrystalline silicon layer | |
| JP2000260709A (ja) | 半導体薄膜の結晶化方法及びそれを用いた半導体装置 | |
| JP2735177B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPH027415A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JPH06140321A (ja) | 半導体薄膜の結晶化方法 | |
| JPH0955509A (ja) | 半導体装置の製造方法 | |
| JP2005005381A (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JPH0574704A (ja) | 半導体層の形成方法 | |
| JPH09237767A (ja) | 半導体装置の製造方法 | |
| JPH0652712B2 (ja) | 半導体装置 | |
| EP0955674B1 (en) | Fabrication of hybrid polycrystalline and amorphous silicon structures | |
| JPH09260286A (ja) | 半導体装置の製造方法 |