JPH0513559B2 - - Google Patents

Info

Publication number
JPH0513559B2
JPH0513559B2 JP19416786A JP19416786A JPH0513559B2 JP H0513559 B2 JPH0513559 B2 JP H0513559B2 JP 19416786 A JP19416786 A JP 19416786A JP 19416786 A JP19416786 A JP 19416786A JP H0513559 B2 JPH0513559 B2 JP H0513559B2
Authority
JP
Japan
Prior art keywords
wiring
wiring board
board
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19416786A
Other languages
English (en)
Other versions
JPS6350094A (ja
Inventor
Tatsuo Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP19416786A priority Critical patent/JPS6350094A/ja
Publication of JPS6350094A publication Critical patent/JPS6350094A/ja
Publication of JPH0513559B2 publication Critical patent/JPH0513559B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピユータ等の電子機器に使用す
るのに適する多層回路基板の製造方法に関する。
〔従来の技術〕
従来この種の多層回路基板には、装置の処理能
力の高速化を達成するため、配線の高速化と高密
度化にたいする努力がなされて来た。具体的に
は、高速化については、誘電率の低い有機樹脂な
どを絶縁材に使用したり、銅などの低抵抗の導電
材を使用し、高密度化について、配線パターンの
微細化、もしくは、配線層の高多層化を進めて来
た。(例えば、日経エレクトロニクス1984年8月
27日号P145〜P159、日経エレクトロニクス1985
年6月17日号P243〜P266) 〔解決すべき問題点〕 上記従来の多層回路基板における配線パターン
の微細化には、配線の断面積が小さくなるため、
導体抵抗が高くなり配線の高速化を阻害すると言
う欠点があつた。また、配線層の高多層化には、
全層をセラミツク・グリーンシートと厚膜印刷配
線の同時焼成で行う方法があるが、セラミツクの
比誘電率が低くないために配線の高速化には不適
当である。一方、有機樹脂を層間絶縁に用いて高
多層配線を形成した場合にはセラミツク基板上
に、配線層を下層より順次形成して行かねばなら
ず、製造日数が多くなり、設計変更に対する迅速
な対応ができない事と、製造コストが高くなると
言う欠点があつた。
〔問題点の解決手段〕
本発明は、上記従来の問題点に着目してなされ
たもので、積層に要する日数を短縮でき、かつ製
造欠陥に起因する損失工数を低減できる多層回路
基板の製造方法を提供せんとするものである。
そのために、本発明は、ポリイミド系樹脂を層
間絶縁として、セラミツク基板上に複数の配線層
を形成することにより構成される多層回路基板の
製造方法において、あらかじめ多層回路基板を下
層部を構成する第1の配線基板と、上層部を構成
する第2の配線基板とにわけ、セラミツク基板上
に下層より順次配線層を積層して第1の配線基板
を形成する第1の工程と、アルミニウム等の金属
板上に下層より順次もしくは上層より順次配線層
を積層して第2の配線基板を形成する第2の工程
と、第2の配線基板の金属板を希塩酸により溶解
除去する第3の工程と、第1の配線基板の表面に
形成された金属パツドと、第2の配線基板の表面
に形成された金属パツドとを半田付けもしくは導
電性接着剤で接着する第4の工程とを有すること
を特徴とする多層回路基板の製造方法を提供する
ものである。
〔実施例〕
以下、本発明の実施例を図面に基づいて説明す
る。
第1図は、本発明の第一の実施例を示す縦断面
図である。この実施例では、多層回路基板をセラ
ミツク積層配線基板1を有する下層部用の第1の
配線基板10と、金属板としてのアルミニウム板
30を有する上層部用の第2の配線基板40とに
あらかじめわけている。セラミツク積層配線基板
1は、一辺15センチメートルの正方形で、厚さ
は、3ミリメートルである。このセラミツク積層
配線基板は、酸化アルミニウムを主成分とする層
間絶縁層11と、4種の、タングステンを用いて
形成された電源配線層12,13,14,15と
が交互に積層されている。また、このセラミツク
積層配線基板1には、表裏を貫通し、あるいは、
各電源配線層と基板表面に形成された金パツド1
6,17とを接続するための、スルーホール20
が形成されている。スルーホール配線は、タング
ステン、もしくはモリブデンで形成されている。
このセラミツク積層配線基板は、第1の工程に
先立つて、あらかじめ準備されているものであ
る。
第1の工程では、基板1の表面に電源配線18
を金めつきで形成し、これを覆う第1のポリイミ
ド樹脂絶縁層19を形成し、その上に第1の信号
配線21を金めつきで形成し、続いて第2のポリ
イミド樹脂絶縁層22をその上に形成し、さらに
第2の信号配線23を金めつきで形成し、続いて
第3のポリイミド樹脂絶縁層24を形成する。最
後に、金パツド25と電源配線26とを金めつき
で形成して第1の配線基板10を得る。
第2の工程では、アルミニウム板30の表面に
金パツド31を形成し、次に第4のポリイミド樹
脂絶縁層32を形成し、続いて第3の信号配線層
33をその上に金めつきで形成し、さらに第5の
ポリイミド樹脂絶縁層34を形成し、続いて第4
の信号配線層35をその上に金めつきで形成し、
これを覆う第6のポリイミド樹脂絶縁層36を形
成する。そして、最後に金パツド37をその上に
形成する。
第3の工程では、第2の工程で用いられたアル
ミニウム板を希塩酸で溶解除去して第2の配線基
板40を得る。この工程では図示せぬがアルミニ
ウム板30の下面に上層より順次配線層を積層す
るようにしても良い。
第4の工程では、第1の工程で得られた、第1
と第2の信号配線を有する第1の配線基板10の
表面の金パツド25と、第3の工程で得られた、
第3と第4の信号配線を有する第2の配線基板4
0の表面の金パツド31とを金−エポキシ系接着
剤を用いて接着することにより、第1から第4ま
での4層の信号配線と2層の電源配線18,26
と表層の金パツド37の合計7層の配線層を有す
る高多層化された回路基板を得る。
本実施例では、第2の工程でアルミニウム板を
用いているが、これを亜鉛板に替えることも可能
である。
第2図は、本発明の第2の実施例を示す縦断面
図である。
本実施例は、第1図に示した第1の実施例とほ
ぼ同じ構成であるが、各配線に金めつきの代りに
銅めつきを用いている点と、第2の配線基板が複
数の配線基板群50,51,52,53に分割さ
れている点と、第1の配線基板と第2の配線基板
(群)との接着に錫−鉛共晶半田を用いている点
とが異なる。
次に本発明に係る多層回路基板の製造方法にお
ける製造欠陥に起因する損失工数について例をも
つて説明する。
(例)1層あたり、10%の製造欠陥による廃棄品
がでる配線層を、8層、積層する場合 各層での廃棄率が等しく10%であり、各層の所
要工数も等しくMであると仮定すれば、1枚の基
板が良品である期待値K1は、 K1=0.98=0.430 1枚の基板の損失工数の期待値L1は、1層目
で廃棄されるものから8層目で廃棄されるものま
での累積であるから、 L1=8n=1 (0.1×n×M×0.9n-1)=0.1M8n=1 (n×0.9n-1)=2.252M 従つてこの場合の、良品基板1枚あたりの損失
工数L1/K1は、 L1/K1=5.24M である。
つぎに、本発明の方法にしたがつて、4層づつ
の2枚の基板に分割して積層し、最後に接着を行
う場合は、 1枚の基板が良品である期待値K2は、 K2=0.94=0.656 1枚の基板の損失工数の期待値L2は、 L2=4n=1 (0.1×n×M×0.9n-1)=0.1M4n=1 (n×0.9n-1)=0.815M 4層基板が2枚必要であるから、最終的な良品
基板1枚あたりの損失工数は、 2×L2/K2=2.48M である。
実際には、この他に、接着の工程と、接着工程
における製造欠陥に起因する損失工数が加えられ
る。
これらから製造欠陥に起因する損失工数の低減
がなし得ることが判明する。
〔発明の効果〕
以上説明したように、本発明は、多層にわたる
積層配線を下層の第1の配線基板と上層の配線基
板とに分け、それらを同時に積層して行くことに
より、積層に要する日数をほぼ半減できるという
効果がある。
また、別個に積層した第1及び第2の配線基板
を接着することとしたため、上述した如く、製造
欠陥に起因する損失工数を低減できるという効果
がある。
【図面の簡単な説明】
第1図は、本発明の第1の実施例を示す縦断面
図、第2図は、本発明の第2の実施例を示す縦断
面図である。 1:セラミツク積層配線基板、10:第1の配
線基板、11:層間絶縁層、12,13,14,
15:電源配線層、16,17,25,31,3
7:金属パツド、19,22,24,32,3
4,36:ポリイミド樹脂絶縁層、30:金属板
としてのアルミニウム板、40:第2の配線基
板、41:金−エポキシ系接着剤、50,51,
52,53:第2の配線基板群、54:錫鉛共晶
半田。

Claims (1)

    【特許請求の範囲】
  1. 1 ポリイミド系樹脂を層間絶縁として、セラミ
    ツク基板上に複数の配線層を形成することにより
    構成される多層回路基板の製造方法において、あ
    らかじめ多層回路基板を下層部を構成する第1の
    配線基板と、上層部を構成する第2の配線基板と
    にわけ、セラミツク基板上に下層より順次配線層
    を積層して第1の配線基板を形成する第1の工程
    と、アルミニウム等の金属板上に下層より順次も
    しくは上層より順次配線層を積層して第2の配線
    基板を形成する第2の工程と、第2の配線基板の
    金属板を希塩酸により溶解除去する第3の工程
    と、第1の配線基板の表面に形成された金属パツ
    ドと、第2の配線基板の表面に形成された金属パ
    ツドとを半田付けもしくは導電性接着剤で接着す
    る第4の工程とを有することを特徴とする多層回
    路基板の製造方法。
JP19416786A 1986-08-20 1986-08-20 多層回路基板の製造方法 Granted JPS6350094A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19416786A JPS6350094A (ja) 1986-08-20 1986-08-20 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19416786A JPS6350094A (ja) 1986-08-20 1986-08-20 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6350094A JPS6350094A (ja) 1988-03-02
JPH0513559B2 true JPH0513559B2 (ja) 1993-02-22

Family

ID=16320042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19416786A Granted JPS6350094A (ja) 1986-08-20 1986-08-20 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6350094A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101657666B1 (ko) * 2016-06-09 2016-09-19 김옥수 스카프

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638518B2 (ja) * 1994-11-18 1997-08-06 日本電気株式会社 ポリイミド多層配線基板の製造方法
JPH08213757A (ja) * 1995-06-26 1996-08-20 Hitachi Chem Co Ltd 配線板の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101657666B1 (ko) * 2016-06-09 2016-09-19 김옥수 스카프

Also Published As

Publication number Publication date
JPS6350094A (ja) 1988-03-02

Similar Documents

Publication Publication Date Title
JP3014310B2 (ja) 積層配線基板の構造と製作方法
CN1096222C (zh) 印刷电路多层组件及其制作方法
KR101613388B1 (ko) 다층 배선판
JPS5819160B2 (ja) 多層プリント回路板
US4884170A (en) Multilayer printed circuit board and method of producing the same
CN1717149B (zh) 电路化衬底
JPH0513559B2 (ja)
JPH0412702Y2 (ja)
JPH05343856A (ja) 多層プリント配線板およびその製造方法
CN110278657B (zh) 复合电路板及其制造方法
JP4545889B2 (ja) 回路基板及びその製造方法並びに半導体装置
JPH05315758A (ja) 多層フレキシブル回路基板およびその製法
JPH0653684A (ja) 薄膜多層配線基板とそれを用いたモジュール
JPS5987896A (ja) 多層プリント基板
JPH06152137A (ja) 多層プリント板構造
JPH02164096A (ja) 多層電子回路基板とその製造方法
JP3880921B2 (ja) 金属ベース配線基板及びその基板を使った高周波装置
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JPH0750462A (ja) 電子回路基板
JPH04306506A (ja) フラットケーブル
JPS63153893A (ja) 多層プリント配線板
JPH0526785Y2 (ja)
JPH0513560B2 (ja)
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JPS6066497A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees