JPH0513572A - 半導体集積回路の自動レイアウト用セル情報の検証装置 - Google Patents
半導体集積回路の自動レイアウト用セル情報の検証装置Info
- Publication number
- JPH0513572A JPH0513572A JP19064591A JP19064591A JPH0513572A JP H0513572 A JPH0513572 A JP H0513572A JP 19064591 A JP19064591 A JP 19064591A JP 19064591 A JP19064591 A JP 19064591A JP H0513572 A JPH0513572 A JP H0513572A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cell information
- library
- information
- name
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路の自動レイアウトに用いるセ
ル情報をメンバーとして構成された複数のセルライブラ
リ間で、内容の同一性を検証すること。 【構成】 セルライブラリ1,2は、半導体集積回路の
自動レイアウトに用いるセル情報をメンバーとして構成
されている。分類手段3は、セルライブラリ1を構成す
る各メンバーのセル名とセルライブラリ2を構成する各
メンバーのセル名とを比較し、この双方に存在するセル
名をもったセル情報を分類する。この分類されたセル情
報の1組が、第1のバッファ手段4に保持され、これと
同一のセル名を有する1組のセル情報が、第2のバッフ
ァ手段5に保持される。両バッファ手段の内容は、比較
手段で比較される。分類手段3による分類結果および比
較手段6による比較結果は、出力手段7から出力され
る。
ル情報をメンバーとして構成された複数のセルライブラ
リ間で、内容の同一性を検証すること。 【構成】 セルライブラリ1,2は、半導体集積回路の
自動レイアウトに用いるセル情報をメンバーとして構成
されている。分類手段3は、セルライブラリ1を構成す
る各メンバーのセル名とセルライブラリ2を構成する各
メンバーのセル名とを比較し、この双方に存在するセル
名をもったセル情報を分類する。この分類されたセル情
報の1組が、第1のバッファ手段4に保持され、これと
同一のセル名を有する1組のセル情報が、第2のバッフ
ァ手段5に保持される。両バッファ手段の内容は、比較
手段で比較される。分類手段3による分類結果および比
較手段6による比較結果は、出力手段7から出力され
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路の自動
レイアウト用セル情報の検証装置、特に、半導体集積回
路の自動レイアウトに用いるセル情報をメンバーとする
複数のセルライブラリ間におけるセル情報の同一性を検
証する装置に関する。
レイアウト用セル情報の検証装置、特に、半導体集積回
路の自動レイアウトに用いるセル情報をメンバーとする
複数のセルライブラリ間におけるセル情報の同一性を検
証する装置に関する。
【0002】
【従来の技術】半導体集積回路のマスクパターンのレイ
アウトには、フルカスタム・レイアウト、標準セル方式
自動レイアウト、ゲートアレイ方式自動レイアウト、な
どの方式が行われている。このような自動レイアウトで
は、1つの論理回路を構成する論理セルや、この論理セ
ルを組み合わせて1つの機能を実現できるようにした機
能ブロックセル、といった基本的なセルを予め用意して
おき、これらのセルを組み合わせることにより所望の集
積回路マスクパターンについてのレイアウト設計を行う
方法が採られている。このようなレイアウト設計を行う
上で必要とされる情報は、各セルについての、大きさ、
端子の名前、端子の位置、の情報(以下、これらの情報
を「セル情報」と呼ぶ)であり、セル内部のマスクパタ
ーン自身は必要とされない。したがって、このセル情報
は、セル内部のマスクパターンを示すデータとは別個に
準備される。通常は、複数のセル情報を1グループにま
とめてセルライブラリとして準備する。設計者は、この
セルライブラリから必要なセルについてのセル情報を抽
出して、所望の集積回路を組み立ててゆく。このような
セルライブラリを用いれば、セル内部のマスクパターン
を考慮することなしに、セル情報のみに基づいて、所望
の集積回路のレイアウト設計を行うことができるため、
効率良い設計が可能になる。
アウトには、フルカスタム・レイアウト、標準セル方式
自動レイアウト、ゲートアレイ方式自動レイアウト、な
どの方式が行われている。このような自動レイアウトで
は、1つの論理回路を構成する論理セルや、この論理セ
ルを組み合わせて1つの機能を実現できるようにした機
能ブロックセル、といった基本的なセルを予め用意して
おき、これらのセルを組み合わせることにより所望の集
積回路マスクパターンについてのレイアウト設計を行う
方法が採られている。このようなレイアウト設計を行う
上で必要とされる情報は、各セルについての、大きさ、
端子の名前、端子の位置、の情報(以下、これらの情報
を「セル情報」と呼ぶ)であり、セル内部のマスクパタ
ーン自身は必要とされない。したがって、このセル情報
は、セル内部のマスクパターンを示すデータとは別個に
準備される。通常は、複数のセル情報を1グループにま
とめてセルライブラリとして準備する。設計者は、この
セルライブラリから必要なセルについてのセル情報を抽
出して、所望の集積回路を組み立ててゆく。このような
セルライブラリを用いれば、セル内部のマスクパターン
を考慮することなしに、セル情報のみに基づいて、所望
の集積回路のレイアウト設計を行うことができるため、
効率良い設計が可能になる。
【0003】
【発明が解決しようとする課題】一般に、ライブラリ内
のセル情報は、多数の設計者によって利用される。しか
も、各設計者は、あるライブラリ内のセル情報を流用し
て、別個のライブラリを作成することが多い。このよう
に、いくつものライブラリが派生していった場合、これ
らの複数のライブラリは、自動レイアウトシステムを起
動するコンピュータによって、必ずしも一元管理される
とは限らない。すると、複数のライブラリ間に不一致が
生じることになる。
のセル情報は、多数の設計者によって利用される。しか
も、各設計者は、あるライブラリ内のセル情報を流用し
て、別個のライブラリを作成することが多い。このよう
に、いくつものライブラリが派生していった場合、これ
らの複数のライブラリは、自動レイアウトシステムを起
動するコンピュータによって、必ずしも一元管理される
とは限らない。すると、複数のライブラリ間に不一致が
生じることになる。
【0004】たとえば、プロセス1の設計者が構築した
ライブラリ1には、A,B,Cというセル名をもつセル
情報が含まれていたとする。一方、プロセス2の設計者
は、このライブラリ1から、セル名Bをもつセル情報を
流用し、更に独自のセル情報、すなわち、D,Eという
セル名をもつセル情報を追加し、別のライブラリ2を構
築したものとする。この場合、ライブラリ1はA,B,
Cなるセル名をもつセル情報からなり、ライブラリ2は
B,D,Eなるセル名をもつセル情報からなる。このよ
うに、ライブラリ1と2とでは、構成メンバーが異なる
ことになる。しかも、プロセス2の設計者は、流用した
セル名Bのセル情報を、一部修正して用いることがあ
る。たとえば、セルの大きさを変更したり、端子名を変
更したり、端子位置を変更したりする。このような変更
が行われると、同じセル名Bをもったセル情報であって
も、ライブラリ1内のものと、ライブラリ2内のものと
では、内容に不一致が生じていることになる。
ライブラリ1には、A,B,Cというセル名をもつセル
情報が含まれていたとする。一方、プロセス2の設計者
は、このライブラリ1から、セル名Bをもつセル情報を
流用し、更に独自のセル情報、すなわち、D,Eという
セル名をもつセル情報を追加し、別のライブラリ2を構
築したものとする。この場合、ライブラリ1はA,B,
Cなるセル名をもつセル情報からなり、ライブラリ2は
B,D,Eなるセル名をもつセル情報からなる。このよ
うに、ライブラリ1と2とでは、構成メンバーが異なる
ことになる。しかも、プロセス2の設計者は、流用した
セル名Bのセル情報を、一部修正して用いることがあ
る。たとえば、セルの大きさを変更したり、端子名を変
更したり、端子位置を変更したりする。このような変更
が行われると、同じセル名Bをもったセル情報であって
も、ライブラリ1内のものと、ライブラリ2内のものと
では、内容に不一致が生じていることになる。
【0005】このように、同じ名前がついたセル情報間
で、内容に不一致が生じていると、誤ったレイアウトが
行われる原因となる。すなわち、セル情報の内容と、セ
ル内部のマスクパターンの内容とに不一致が生じること
になり、その結果生じるマスクパターンの誤りは、後の
レイアウト検証工程まで発見されないことになる。した
がって、いくつかのライブラリへ派生していったセル情
報が、相互に一致しているか否かを検証し、これを管理
することは非常に重要である。しかしながら、一般的な
コンピュータのユーティリティとして用意されているフ
ァイル比較プログラムでは、このようなセル情報の内容
の検証を行うことは困難である。
で、内容に不一致が生じていると、誤ったレイアウトが
行われる原因となる。すなわち、セル情報の内容と、セ
ル内部のマスクパターンの内容とに不一致が生じること
になり、その結果生じるマスクパターンの誤りは、後の
レイアウト検証工程まで発見されないことになる。した
がって、いくつかのライブラリへ派生していったセル情
報が、相互に一致しているか否かを検証し、これを管理
することは非常に重要である。しかしながら、一般的な
コンピュータのユーティリティとして用意されているフ
ァイル比較プログラムでは、このようなセル情報の内容
の検証を行うことは困難である。
【0006】そこで本発明は、半導体集積回路の自動レ
イアウトに用いるセル情報をメンバーとする複数のセル
ライブラリ間で、内容の同一性を検証することができる
セル情報の検証装置を提供することを目的とする。
イアウトに用いるセル情報をメンバーとする複数のセル
ライブラリ間で、内容の同一性を検証することができる
セル情報の検証装置を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、半導体集積回
路の自動レイアウトに用いるセル情報をメンバーとする
第1のセルライブラリと、同様に構成された第2のセル
ライブラリと、の同一性を検証する装置において、第1
のセルライブラリを構成する各メンバーのセル名と第2
のセルライブラリを構成する各メンバーのセル名とを比
較し、この双方に存在するセル名をもったセル情報を分
類する分類手段と、この分類されたセル情報の1組を、
第1のセルライブラリから抽出して保持する第1のバッ
ファ手段と、第1のバッファ手段に保持されているセル
情報と同一のセル名を有する1組のセル情報を、第2の
セルライブラリから抽出して保持する第2のバッファ手
段と、第1のバッファ手段に保持されているセル情報
と、第2のバッファ手段に保持されているセル情報と、
を比較する比較手段と、分類手段による分類結果および
比較手段による比較結果を出力する出力手段と、を設け
たものである。
路の自動レイアウトに用いるセル情報をメンバーとする
第1のセルライブラリと、同様に構成された第2のセル
ライブラリと、の同一性を検証する装置において、第1
のセルライブラリを構成する各メンバーのセル名と第2
のセルライブラリを構成する各メンバーのセル名とを比
較し、この双方に存在するセル名をもったセル情報を分
類する分類手段と、この分類されたセル情報の1組を、
第1のセルライブラリから抽出して保持する第1のバッ
ファ手段と、第1のバッファ手段に保持されているセル
情報と同一のセル名を有する1組のセル情報を、第2の
セルライブラリから抽出して保持する第2のバッファ手
段と、第1のバッファ手段に保持されているセル情報
と、第2のバッファ手段に保持されているセル情報と、
を比較する比較手段と、分類手段による分類結果および
比較手段による比較結果を出力する出力手段と、を設け
たものである。
【0008】
【作 用】本発明による検証装置では、分類手段によ
り、2つのセルライブラリに同一セル名で登録されてい
るセル情報が認識される。そして、この同一セル名をも
つセル情報が、一方では、第1のセルライブラリから抽
出されて第1のバッファ手段に保持され、他方では、第
2のセルライブラリから抽出されて第2のバッファ手段
に保持される。最後に、両バッファ手段に保持されたセ
ル情報は、比較手段により比較される。こうして、得ら
れた分類結果および比較結果は出力手段によって出力さ
れる。したがって、設計者は、この出力結果から、2つ
のライブラリの構成メンバーの違い、および、同一セル
名をもつセル情報の内容の違いを認識することができ
る。
り、2つのセルライブラリに同一セル名で登録されてい
るセル情報が認識される。そして、この同一セル名をも
つセル情報が、一方では、第1のセルライブラリから抽
出されて第1のバッファ手段に保持され、他方では、第
2のセルライブラリから抽出されて第2のバッファ手段
に保持される。最後に、両バッファ手段に保持されたセ
ル情報は、比較手段により比較される。こうして、得ら
れた分類結果および比較結果は出力手段によって出力さ
れる。したがって、設計者は、この出力結果から、2つ
のライブラリの構成メンバーの違い、および、同一セル
名をもつセル情報の内容の違いを認識することができ
る。
【0009】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。図1は、本発明による検証装置の基本構成を示
すブロック図である。この装置は、第1のセルライブラ
リ1と第2のセルライブラリ2との同一性を検証する機
能を有する。各セルライブラリ1,2には、半導体集積
回路の自動レイアウトに用いる複数のセル情報がメンバ
ーとして登録されている。このセル情報は、各セルにつ
いて、大きさ、端子の名前、端子の位置、を示す情報で
あり、図2に、このセル情報の一例を示す。図2に示す
例は、セル名「A」という1セルについてのセル情報で
ある。1行目には、このセルの名が「A」である旨の記
述がなされ、2行目には、このセルの大きさの単位が示
されている(この例では、1単位が10μm)。続く3
行目に列記された8つの数値は、このセルの4頂点のx
y座標値に対応する。すなわち、(0,0) (0,2
0) (10,20) (10,0)という4組の座標
点を4頂点とする矩形がこのセルの輪郭となる。なお、
この座標値は、2行目に示された単位をもつ。4行目
は、これ以降に、セルの外部端子に関する情報が続くこ
とを示す記述である。すなわち、5〜14行目は、各行
が1つの端子に関する情報を示しており、端子名、端子
の位置および幅、属性、層情報、の順に列記されてい
る。たとえば、5行目は、この端子の名前が「I1」で
あり、(2,0)なる座標位置に配置されており、幅
「1」をもち、属性は「IN:入力端子」であり、層情
報は「POLY:ポリシリコン層」であることを示す。
最後の15行目は、このセルに関するセル情報の終りを
示す記述である。
明する。図1は、本発明による検証装置の基本構成を示
すブロック図である。この装置は、第1のセルライブラ
リ1と第2のセルライブラリ2との同一性を検証する機
能を有する。各セルライブラリ1,2には、半導体集積
回路の自動レイアウトに用いる複数のセル情報がメンバ
ーとして登録されている。このセル情報は、各セルにつ
いて、大きさ、端子の名前、端子の位置、を示す情報で
あり、図2に、このセル情報の一例を示す。図2に示す
例は、セル名「A」という1セルについてのセル情報で
ある。1行目には、このセルの名が「A」である旨の記
述がなされ、2行目には、このセルの大きさの単位が示
されている(この例では、1単位が10μm)。続く3
行目に列記された8つの数値は、このセルの4頂点のx
y座標値に対応する。すなわち、(0,0) (0,2
0) (10,20) (10,0)という4組の座標
点を4頂点とする矩形がこのセルの輪郭となる。なお、
この座標値は、2行目に示された単位をもつ。4行目
は、これ以降に、セルの外部端子に関する情報が続くこ
とを示す記述である。すなわち、5〜14行目は、各行
が1つの端子に関する情報を示しており、端子名、端子
の位置および幅、属性、層情報、の順に列記されてい
る。たとえば、5行目は、この端子の名前が「I1」で
あり、(2,0)なる座標位置に配置されており、幅
「1」をもち、属性は「IN:入力端子」であり、層情
報は「POLY:ポリシリコン層」であることを示す。
最後の15行目は、このセルに関するセル情報の終りを
示す記述である。
【0010】図2は、1つのセル「A」についてのセル
情報であるが、他のセルについてのセル情報も同様の形
式で記述されている。図1に示すブロック図では、第1
のセルライブラリ1には、A,B,C,D,E,F,G
なる7つのセルについてのセル情報が登録され、第2の
セルライブラリ2には、A,E,F,H,I,Jなる6
つのセルについてのセル情報が登録されている例が示さ
れている。
情報であるが、他のセルについてのセル情報も同様の形
式で記述されている。図1に示すブロック図では、第1
のセルライブラリ1には、A,B,C,D,E,F,G
なる7つのセルについてのセル情報が登録され、第2の
セルライブラリ2には、A,E,F,H,I,Jなる6
つのセルについてのセル情報が登録されている例が示さ
れている。
【0011】図1に示す検証装置は、第1のセルライブ
ラリ1内のセル情報と、第2のセルライブラリ2内のセ
ル情報との内容を検証するために、次のような構成要素
を有する。まず、分類手段3は、第1のセルライブラリ
1を構成する各メンバーのセル名と第2のセルライブラ
リ2を構成する各メンバーのセル名とを比較し、この双
方に存在するセル名をもったセル情報を分類する機能を
有する。第1のバッファ手段4は、この分類されたセル
情報の1組を、第1のセルライブラリ1から抽出して保
持し、第2のバッファ手段5は、第1のバッファ手段に
保持されているセル情報と同一のセル名を有する1組の
セル情報を、第2のセルライブラリ2から抽出して保持
する。そして、比較手段6は、第1のバッファ手段4に
保持されているセル情報と、第2のバッファ手段5に保
持されているセル情報とを比較し、この比較結果および
分類手段3による分類結果は、出力手段7によって出力
される。以上がこの検証装置の基本構成である。なお、
実際には、この検証装置のハードウエア構成は、コンピ
ュータおよびこれに接続された入出力機器によって実現
され、この検証装置の動作は、このコンピュータが実行
するソフトウエアによって支配される。
ラリ1内のセル情報と、第2のセルライブラリ2内のセ
ル情報との内容を検証するために、次のような構成要素
を有する。まず、分類手段3は、第1のセルライブラリ
1を構成する各メンバーのセル名と第2のセルライブラ
リ2を構成する各メンバーのセル名とを比較し、この双
方に存在するセル名をもったセル情報を分類する機能を
有する。第1のバッファ手段4は、この分類されたセル
情報の1組を、第1のセルライブラリ1から抽出して保
持し、第2のバッファ手段5は、第1のバッファ手段に
保持されているセル情報と同一のセル名を有する1組の
セル情報を、第2のセルライブラリ2から抽出して保持
する。そして、比較手段6は、第1のバッファ手段4に
保持されているセル情報と、第2のバッファ手段5に保
持されているセル情報とを比較し、この比較結果および
分類手段3による分類結果は、出力手段7によって出力
される。以上がこの検証装置の基本構成である。なお、
実際には、この検証装置のハードウエア構成は、コンピ
ュータおよびこれに接続された入出力機器によって実現
され、この検証装置の動作は、このコンピュータが実行
するソフトウエアによって支配される。
【0012】続いて、この装置の動作を、具体例に即し
て説明する。図1の例において、分類手段3は、第1の
セルライブラリ1および第2のセルライブラリ2からセ
ル名の一覧を抽出し、第1のセルライブラリ1にのみ存
在するセル名(B,C,D,G)、第2のセルライブラ
リ2にのみ存在するセル名(H,I,J)、そして、双
方に存在するセル名(A,E,F)、に分類する。続い
て、第1のバッファ手段4には、双方に存在するセル名
をもったセル情報の1組を、第1のセルライブラリ1か
ら抽出して保持する。たとえば、図2に示すようなセル
「A」のセル情報が保持される。一方、第2のバッファ
手段5には、第1のバッファ手段4に保持されているも
のと同一のセル名をもつセル情報を、第2のセルライブ
ラリ2から抽出して保持する。すなわち、同じくセル
「A」のセル情報が保持される。
て説明する。図1の例において、分類手段3は、第1の
セルライブラリ1および第2のセルライブラリ2からセ
ル名の一覧を抽出し、第1のセルライブラリ1にのみ存
在するセル名(B,C,D,G)、第2のセルライブラ
リ2にのみ存在するセル名(H,I,J)、そして、双
方に存在するセル名(A,E,F)、に分類する。続い
て、第1のバッファ手段4には、双方に存在するセル名
をもったセル情報の1組を、第1のセルライブラリ1か
ら抽出して保持する。たとえば、図2に示すようなセル
「A」のセル情報が保持される。一方、第2のバッファ
手段5には、第1のバッファ手段4に保持されているも
のと同一のセル名をもつセル情報を、第2のセルライブ
ラリ2から抽出して保持する。すなわち、同じくセル
「A」のセル情報が保持される。
【0013】続いて、これらのセル情報が、比較手段6
によって比較される。たとえば、図2に示すセル情報に
おいて、セルの大きさを比較するには、3行目の「OU
TLINE」に記された数値を両バッファ手段4,5か
ら抜き出して比較すればよい。このとき、2行目の「U
NIT」に記された単位を考慮する必要がある。これ
は、データが完全に一致していなくても、単位系を考慮
すれば実質的に同じ値を示している場合もありうるから
である。また、各端子については、次のような比較処理
を行えばよい。まず、第1のバッファ手段4内から1つ
の端子に関するデータ、たとえば、5行目の「I1
(2,0,1) IN, POLY」なるデータを抽出
し、第2のバッファ手段5内に、同じ端子名「I1」を
もったデータがあるか否かを検索する。もし、端子名
「I1」をもつデータがなければ、この端子名について
は不一致が生じていることが認識できる。端子名「I
1」をもつデータが検索できたら、更に、端子位置、
幅、属性などの各データを比較し、一致していることを
確認する。端子名「I1」のデータについての比較が完
了したら、別な端子についても同様の比較を行ってゆ
く。こうして全端子についての比較が終れば、このセル
「A」についての比較処理は完了であり、セル「E」,
「F」についても同様の比較処理を行う。
によって比較される。たとえば、図2に示すセル情報に
おいて、セルの大きさを比較するには、3行目の「OU
TLINE」に記された数値を両バッファ手段4,5か
ら抜き出して比較すればよい。このとき、2行目の「U
NIT」に記された単位を考慮する必要がある。これ
は、データが完全に一致していなくても、単位系を考慮
すれば実質的に同じ値を示している場合もありうるから
である。また、各端子については、次のような比較処理
を行えばよい。まず、第1のバッファ手段4内から1つ
の端子に関するデータ、たとえば、5行目の「I1
(2,0,1) IN, POLY」なるデータを抽出
し、第2のバッファ手段5内に、同じ端子名「I1」を
もったデータがあるか否かを検索する。もし、端子名
「I1」をもつデータがなければ、この端子名について
は不一致が生じていることが認識できる。端子名「I
1」をもつデータが検索できたら、更に、端子位置、
幅、属性などの各データを比較し、一致していることを
確認する。端子名「I1」のデータについての比較が完
了したら、別な端子についても同様の比較を行ってゆ
く。こうして全端子についての比較が終れば、このセル
「A」についての比較処理は完了であり、セル「E」,
「F」についても同様の比較処理を行う。
【0014】図3は、出力手段7による出力結果の一例
を示す。前述のように、出力手段7は、分類手段3によ
る分類結果と、比較手段6による比較結果とを出力す
る。この実施例では、分類結果の欄には、まず、ライブ
ラリ1を構成する全セル名と、ライブラリ2を構成する
全セル名とを記述し、続いて、ライブラリ1にのみ存在
するセル、ライブラリ2にのみ存在するセル、そして、
両ライブラリに存在するセル、という分類結果を出力し
ている。この分類結果より、設計者は各ライブラリの構
成の違いを容易に認識することができる。たとえば、ラ
イブラリ1に基づいて、ライブラリ2が作成された場
合、ライブラリ2では、どのセル情報が削除され、どの
セル情報が付加されたかということが一目で確認でき
る。
を示す。前述のように、出力手段7は、分類手段3によ
る分類結果と、比較手段6による比較結果とを出力す
る。この実施例では、分類結果の欄には、まず、ライブ
ラリ1を構成する全セル名と、ライブラリ2を構成する
全セル名とを記述し、続いて、ライブラリ1にのみ存在
するセル、ライブラリ2にのみ存在するセル、そして、
両ライブラリに存在するセル、という分類結果を出力し
ている。この分類結果より、設計者は各ライブラリの構
成の違いを容易に認識することができる。たとえば、ラ
イブラリ1に基づいて、ライブラリ2が作成された場
合、ライブラリ2では、どのセル情報が削除され、どの
セル情報が付加されたかということが一目で確認でき
る。
【0015】一方、比較結果の欄には、両ライブラリに
存在するセルA,E,Fについての比較結果が記述され
ている。この実施例では、セル情報の不一致を、ワーニ
ングとエラーとの2段階に分けて取り扱うようにしてい
る。ワーニングは、実質的には一致しているが、形式的
には不一致となる場合を言い、エラーは、実質的に不一
致の場合を言う。たとえば、図3では、セルAについて
2つのワーニングが生じた結果が示されている。ワーニ
ングの内容は「セル枠始点不一致」と「単位不一致」で
ある。「セル枠始点不一致」は、セルの大きさを示す座
標値の始点が一致していないことを示す。たとえば、図
2に示すセル情報では、3行目に(0,0) (0,2
0) (10,20) (10,0)という4組の座標
値が記述されており、1組目の座標値(0,0)を始点
として、セルの輪郭矩形が定義されている。同じ輪郭矩
形は、別な始点を用いても定義できる。たとえば、
(0,20)を始点として、(0,20) (10,2
0) (10,0)(0,0)という4組の座標値でも
記述できる。始点を変えると、形式的には不一致になる
が、実質的なセルの大きさは同じである。そこで、ワー
ニングという比較結果を出力して、設計者に注意を促し
ている。「単位不一致」は、座標値の単位が一致してい
ないことを示す。たとえば、図2に示すセル情報では、
2行目に「UNIT:10」なる記述があり、座標値の
単位が10μmとなっているが、これを5μmとして、
セル情報の座標値をすべて2倍の値にしても、形式的に
は不一致になるが、実質的な位置は全く同じである。こ
の場合にも、ワーニングという比較結果を出力して注意
を促している。これに対して、エラーは実質的な不一致
を示している。たとえば、一方には端子I1なる端子情
報が存在するが、他方にはこれが存在しないような場合
は、図3に示すようにエラーが出力される。この他、端
子の位置や属性などが異なっていた場合にも、エラーが
出力されることになる。こうして、比較結果の欄には、
両ライブラリに存在するすべてのセルについての比較結
果が出力される。
存在するセルA,E,Fについての比較結果が記述され
ている。この実施例では、セル情報の不一致を、ワーニ
ングとエラーとの2段階に分けて取り扱うようにしてい
る。ワーニングは、実質的には一致しているが、形式的
には不一致となる場合を言い、エラーは、実質的に不一
致の場合を言う。たとえば、図3では、セルAについて
2つのワーニングが生じた結果が示されている。ワーニ
ングの内容は「セル枠始点不一致」と「単位不一致」で
ある。「セル枠始点不一致」は、セルの大きさを示す座
標値の始点が一致していないことを示す。たとえば、図
2に示すセル情報では、3行目に(0,0) (0,2
0) (10,20) (10,0)という4組の座標
値が記述されており、1組目の座標値(0,0)を始点
として、セルの輪郭矩形が定義されている。同じ輪郭矩
形は、別な始点を用いても定義できる。たとえば、
(0,20)を始点として、(0,20) (10,2
0) (10,0)(0,0)という4組の座標値でも
記述できる。始点を変えると、形式的には不一致になる
が、実質的なセルの大きさは同じである。そこで、ワー
ニングという比較結果を出力して、設計者に注意を促し
ている。「単位不一致」は、座標値の単位が一致してい
ないことを示す。たとえば、図2に示すセル情報では、
2行目に「UNIT:10」なる記述があり、座標値の
単位が10μmとなっているが、これを5μmとして、
セル情報の座標値をすべて2倍の値にしても、形式的に
は不一致になるが、実質的な位置は全く同じである。こ
の場合にも、ワーニングという比較結果を出力して注意
を促している。これに対して、エラーは実質的な不一致
を示している。たとえば、一方には端子I1なる端子情
報が存在するが、他方にはこれが存在しないような場合
は、図3に示すようにエラーが出力される。この他、端
子の位置や属性などが異なっていた場合にも、エラーが
出力されることになる。こうして、比較結果の欄には、
両ライブラリに存在するすべてのセルについての比較結
果が出力される。
【0016】以上、本発明を図示する一実施例に基づい
て説明したが、本発明はこの実施例のみに限定されるも
のではなく、この他にも種々の態様で実施可能である。
特に、図2に示すセル情報のフォーマットや、図3に示
す分類結果や比較結果のフォーマットは、一例として示
すものであり、どのようなフォーマットを用いてもかま
わない。
て説明したが、本発明はこの実施例のみに限定されるも
のではなく、この他にも種々の態様で実施可能である。
特に、図2に示すセル情報のフォーマットや、図3に示
す分類結果や比較結果のフォーマットは、一例として示
すものであり、どのようなフォーマットを用いてもかま
わない。
【0017】
【発明の効果】以上のとおり、本発明による検証装置で
は、2つのセルライブラリに同一セル名で登録されてい
るセル情報を認識し、これを比較するようにしたため、
複数のセルライブラリ間での内容の同一性を検証するこ
とができる。
は、2つのセルライブラリに同一セル名で登録されてい
るセル情報を認識し、これを比較するようにしたため、
複数のセルライブラリ間での内容の同一性を検証するこ
とができる。
【図1】本発明に係る検証装置の基本構成を示すブロッ
ク図である。
ク図である。
【図2】セルライブラリに用意された一般的なセル情報
の一例を示す図である。
の一例を示す図である。
【図3】図1に示す装置により出力された分類結果およ
び比較結果の一例を示す図である。
び比較結果の一例を示す図である。
1…第1のセルライブラリ 2…第2のセルライブラリ 3…分類手段 4…第1のバッファ手段 5…第2のバッファ手段 6…比較手段 7…出力手段 A〜J…セル名
Claims (1)
- 【特許請求の範囲】 【請求項1】 半導体集積回路の自動レイアウトに用い
るセル情報をメンバーとする第1のセルライブラリと、
同様に構成された第2のセルライブラリと、の同一性を
検証する装置であって、 前記第1のセルライブラリを構成する各メンバーのセル
名と前記第2のセルライブラリを構成する各メンバーの
セル名とを比較し、この双方に存在するセル名をもった
セル情報を分類する分類手段と、 この分類されたセル情報の1組を、前記第1のセルライ
ブラリから抽出して保持する第1のバッファ手段と、 前記第1のバッファ手段に保持されているセル情報と同
一のセル名を有する1組のセル情報を、前記第2のセル
ライブラリから抽出して保持する第2のバッファ手段
と、 前記第1のバッファ手段に保持されているセル情報と、
前記第2のバッファ手段に保持されているセル情報と、
を比較する比較手段と、 前記分類手段による分類結果および前記比較手段による
比較結果を出力する出力手段と、 を備えることを特徴とする半導体集積回路の自動レイア
ウト用セル情報の検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19064591A JPH0513572A (ja) | 1991-07-04 | 1991-07-04 | 半導体集積回路の自動レイアウト用セル情報の検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19064591A JPH0513572A (ja) | 1991-07-04 | 1991-07-04 | 半導体集積回路の自動レイアウト用セル情報の検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513572A true JPH0513572A (ja) | 1993-01-22 |
Family
ID=16261527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19064591A Pending JPH0513572A (ja) | 1991-07-04 | 1991-07-04 | 半導体集積回路の自動レイアウト用セル情報の検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513572A (ja) |
-
1991
- 1991-07-04 JP JP19064591A patent/JPH0513572A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0513572A (ja) | 半導体集積回路の自動レイアウト用セル情報の検証装置 | |
| CN114064654A (zh) | 集成电路的逻辑关系系统的建立方法及查询方法 | |
| US20020026625A1 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| JP2933093B2 (ja) | シーケンスプログラムの照合方法 | |
| JP3042446B2 (ja) | 静電破壊検証ツール | |
| JP3219066B2 (ja) | アナログ部品削除情報付与システム | |
| JP2776267B2 (ja) | 回路図出力方法 | |
| JP2839574B2 (ja) | 不定値を含む論理回路の照合方式 | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP3297160B2 (ja) | プロセスフローチェック装置 | |
| JPH04182873A (ja) | 集積回路マスクパターンの検証方法 | |
| JPH0863508A (ja) | 高速図形処理装置 | |
| JP2000241514A (ja) | テストパターンの並列生成方法およびテストパターン生成装置 | |
| JP3247454B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0545861A (ja) | 集積回路マスクパターンの検証方法 | |
| JPH09204456A (ja) | 集積回路マスクパターンの検証方法 | |
| JPS6182276A (ja) | 集積回路マスク設計検証装置 | |
| JPH05264660A (ja) | テストデータ作成方法 | |
| JPS62251964A (ja) | 回路図出力方式 | |
| JPH05216949A (ja) | 電気系cadデータの検証方法 | |
| JPH05266126A (ja) | テストデータ端子名変換方式 | |
| JPH0520392A (ja) | Lsiシステムの設計支援装置 | |
| JPH01232740A (ja) | 図形接続検証システム | |
| JP2000181948A (ja) | 階層図面設計装置 |