JPH05136200A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPH05136200A JPH05136200A JP3298630A JP29863091A JPH05136200A JP H05136200 A JPH05136200 A JP H05136200A JP 3298630 A JP3298630 A JP 3298630A JP 29863091 A JP29863091 A JP 29863091A JP H05136200 A JPH05136200 A JP H05136200A
- Authority
- JP
- Japan
- Prior art keywords
- input
- power supply
- output
- ground
- circuit section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積装置の内部に発生する高周波雑音
の外部への輻射を低減させることができる半導体集積装
置を得ることを目的とする。 【構成】 入出力電源供給ワイヤ１２，入出力電源供給
パッド１３を設け、入出力回路部７には電源供給端子リ
ード１，入出力電源供給ワイヤ１２および入出力電源供
給パッド１３を介して電源電位を単独に供給する。ま
た、入出力接地パッド１４，入出力接地ワイヤ１５を設
け、入出力回路部７には接地端子リード１１，入出力接
地パッド１４および入出力接地ワイヤ１５を介して入出
力回路部７に接地電位を単独に供給にする。 【効果】 機能回路部６と電源Ｖccおよび接地電位との
間のインピーダンスと入出力回路部７と電源Ｖccおよび
接地電位との間のインピーダンスの共通インピーダンス
が低減するので、半導体集積装置内部に発生する高周波
雑音が低減し、そのため、高周波雑音の外部への輻射が
低減する。
の外部への輻射を低減させることができる半導体集積装
置を得ることを目的とする。 【構成】 入出力電源供給ワイヤ１２，入出力電源供給
パッド１３を設け、入出力回路部７には電源供給端子リ
ード１，入出力電源供給ワイヤ１２および入出力電源供
給パッド１３を介して電源電位を単独に供給する。ま
た、入出力接地パッド１４，入出力接地ワイヤ１５を設
け、入出力回路部７には接地端子リード１１，入出力接
地パッド１４および入出力接地ワイヤ１５を介して入出
力回路部７に接地電位を単独に供給にする。 【効果】 機能回路部６と電源Ｖccおよび接地電位との
間のインピーダンスと入出力回路部７と電源Ｖccおよび
接地電位との間のインピーダンスの共通インピーダンス
が低減するので、半導体集積装置内部に発生する高周波
雑音が低減し、そのため、高周波雑音の外部への輻射が
低減する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積装置の外
部への信号の輻射低減に関するものである。
部への信号の輻射低減に関するものである。
【０００２】
【従来の技術】図５は従来の半導体集積装置を示す構成
図である。図において、１は電源供給端子リード、２は
電源供給端子リード１にワイヤボンドされた電源供給ワ
イヤ、３はパッケージ内に封止されたシリコン片、４は
シリコン片３上に形成された電源供給パッドであり、電
源供給ワイヤ２がワイヤボンドされている。５は電源供
給パッド４に接続されたアルミニウム等の導体により構
成される電源配線である。６は機能回路部、７は機能回
路部６に信号を入力したり、機能回路部６からの信号を
出力したりする入出力回路部である。機能回路部６およ
び入出力回路部７には電源供給端子リード１，電源供給
ワイヤ２，電源供給パッド４および電源配線５を介して
電源電位が供給される。６２は入出力回路部７に信号を
入力したり入出力回路部７からの信号を出力したりする
入出力回路パッド、６３は入出力回路パッド６２と入出
力回路端子リード６４を接続する入出力回路ワイヤであ
る。
図である。図において、１は電源供給端子リード、２は
電源供給端子リード１にワイヤボンドされた電源供給ワ
イヤ、３はパッケージ内に封止されたシリコン片、４は
シリコン片３上に形成された電源供給パッドであり、電
源供給ワイヤ２がワイヤボンドされている。５は電源供
給パッド４に接続されたアルミニウム等の導体により構
成される電源配線である。６は機能回路部、７は機能回
路部６に信号を入力したり、機能回路部６からの信号を
出力したりする入出力回路部である。機能回路部６およ
び入出力回路部７には電源供給端子リード１，電源供給
ワイヤ２，電源供給パッド４および電源配線５を介して
電源電位が供給される。６２は入出力回路部７に信号を
入力したり入出力回路部７からの信号を出力したりする
入出力回路パッド、６３は入出力回路パッド６２と入出
力回路端子リード６４を接続する入出力回路ワイヤであ
る。
【０００３】８は電源配線５と同様の材料により構成さ
れた接地配線、９は接地配線８に接続された接地パッ
ド、１０は接地パッド９にワイヤボンドされた接地ワイ
ヤ、１１は接地ワイヤ１０がワイヤボンドされた接地端
子リードである。機能回路部６および入出力回路部７に
は接地端子リード１１，接地ワイヤ１０，接地パッド９
および接地配線８を介して接地電位が供給される。
れた接地配線、９は接地配線８に接続された接地パッ
ド、１０は接地パッド９にワイヤボンドされた接地ワイ
ヤ、１１は接地ワイヤ１０がワイヤボンドされた接地端
子リードである。機能回路部６および入出力回路部７に
は接地端子リード１１，接地ワイヤ１０，接地パッド９
および接地配線８を介して接地電位が供給される。
【０００４】図６，図７は入出力回路部７の回路構成例
を示す回路図である。図６において、３０は入力パッ
ド、３１，３２は電源ＶccとＧＮＤとの間に直列に接続
された入力保護用のダイオード、３３はダイオード３
１，３２の共通接続点と入力回路との間に接続された保
護抵抗である。
を示す回路図である。図６において、３０は入力パッ
ド、３１，３２は電源ＶccとＧＮＤとの間に直列に接続
された入力保護用のダイオード、３３はダイオード３
１，３２の共通接続点と入力回路との間に接続された保
護抵抗である。
【０００５】図７において、３４は出力パッド、３５は
出力パッド３４と出力回路との間に接続された出力バッ
ファ、４１，４２は電源ＶccとＧＮＤ間に直列に接続さ
れた出力保護用のダイオード、４３はダイオード４１，
４２の共通接続点とバッファ３５との間に接続された保
護抵抗である。
出力パッド３４と出力回路との間に接続された出力バッ
ファ、４１，４２は電源ＶccとＧＮＤ間に直列に接続さ
れた出力保護用のダイオード、４３はダイオード４１，
４２の共通接続点とバッファ３５との間に接続された保
護抵抗である。
【０００６】図８は機能回路部６の構成要素の一例を示
す回路図である。図において、９０はＰチャネルＭＯＳ
トランジスタ（以下ＰＭＯＳトランジスタという）、９
１はＮチャネルＭＯＳトランジスタ（以下ＮＭＯＳトラ
ンジスタという）であり、これらのトランジスタにより
ＣＭＯＳインバータが構成されている。ＰＭＯＳトラン
ジスタ９０は、ソースが電源Ｖccに、ゲートがＮＭＯＳ
トランジスタ９１のゲートに、各々接続されている。Ｎ
ＭＯＳトランジスタ９１は、ドレインがＰＭＯＳトラン
ジスタ９０のドレインに、ソースがＧＮＤに各々接続さ
れている。ＰＭＯＳトランジスタ９０とＮＭＯＳトラン
ジスタ９１のゲート共通接続点に入力信号が与えられ、
ＰＭＯＳトランジスタ９０とＮＭＯＳトランジスタ９１
のドレイン共通接続点から出力信号が出力される。
す回路図である。図において、９０はＰチャネルＭＯＳ
トランジスタ（以下ＰＭＯＳトランジスタという）、９
１はＮチャネルＭＯＳトランジスタ（以下ＮＭＯＳトラ
ンジスタという）であり、これらのトランジスタにより
ＣＭＯＳインバータが構成されている。ＰＭＯＳトラン
ジスタ９０は、ソースが電源Ｖccに、ゲートがＮＭＯＳ
トランジスタ９１のゲートに、各々接続されている。Ｎ
ＭＯＳトランジスタ９１は、ドレインがＰＭＯＳトラン
ジスタ９０のドレインに、ソースがＧＮＤに各々接続さ
れている。ＰＭＯＳトランジスタ９０とＮＭＯＳトラン
ジスタ９１のゲート共通接続点に入力信号が与えられ、
ＰＭＯＳトランジスタ９０とＮＭＯＳトランジスタ９１
のドレイン共通接続点から出力信号が出力される。
【０００７】図９は図８に示したＣＭＯＳインバータの
出力電圧特性および電流特性を示している。図９より図
８に示したＣＭＯＳインバータの出力が反転する過渡状
態において貫通電流が流れることがわかる。
出力電圧特性および電流特性を示している。図９より図
８に示したＣＭＯＳインバータの出力が反転する過渡状
態において貫通電流が流れることがわかる。
【０００８】図１０は図５に示した半導体集積装置にお
ける電源電流に対するインピーダンスに着目したモデル
を示す回路図である。図において、５０は半導体集積装
置が実装されるプリント基板上の第１のマイクロストリ
ップラインのインピーダンス、５１は半導体集積装置の
電源供給端子リード１のインピーダンス、５２は電源供
給ワイヤ２のインピーダンス、５３は電源供給パッド４
及び電源供給パッド４から電源配線５の共通接続点まで
のインピーダンス、５４は残りの電源配線５のインピー
ダンスを示している。
ける電源電流に対するインピーダンスに着目したモデル
を示す回路図である。図において、５０は半導体集積装
置が実装されるプリント基板上の第１のマイクロストリ
ップラインのインピーダンス、５１は半導体集積装置の
電源供給端子リード１のインピーダンス、５２は電源供
給ワイヤ２のインピーダンス、５３は電源供給パッド４
及び電源供給パッド４から電源配線５の共通接続点まで
のインピーダンス、５４は残りの電源配線５のインピー
ダンスを示している。
【０００９】５６は接地パッド９及び接地パッド９から
接地配線８の共通接続点までのインピーダンス、５５は
残りの接地配線８のインピーダンス、５７は接地ワイヤ
１０のインピーダンス、５８は接地端子リード１１のイ
ンピーダンス、５９は半導体集積装置が実装されるプリ
ント基板上の第２のマイクロストリップラインのインピ
ーダンスを示している。また、６５は半導体集積装置が
実装されるプリント基板上の第３のマイクロストリップ
ラインである。
接地配線８の共通接続点までのインピーダンス、５５は
残りの接地配線８のインピーダンス、５７は接地ワイヤ
１０のインピーダンス、５８は接地端子リード１１のイ
ンピーダンス、５９は半導体集積装置が実装されるプリ
ント基板上の第２のマイクロストリップラインのインピ
ーダンスを示している。また、６５は半導体集積装置が
実装されるプリント基板上の第３のマイクロストリップ
ラインである。
【００１０】次に動作について説明する。電源供給端子
リード１より供給される電源電流は、電源供給ワイヤ
２，シリコン片３上に形成された電源供給パッド４およ
び電源配線５を介して機能回路部６および入出力回路部
７に供給される。機能回路部６および入出力回路部７か
らの電流は、接地配線８，接地パッド９，接地ワイヤ１
０および接地端子リード１１を介してＧＮＤに流出され
る。
リード１より供給される電源電流は、電源供給ワイヤ
２，シリコン片３上に形成された電源供給パッド４およ
び電源配線５を介して機能回路部６および入出力回路部
７に供給される。機能回路部６および入出力回路部７か
らの電流は、接地配線８，接地パッド９，接地ワイヤ１
０および接地端子リード１１を介してＧＮＤに流出され
る。
【００１１】機能回路部６は図８で示したＣＭＯＳイン
バータにより構成されており、出力反転時に図９で示す
ように貫通電流を生じる。このため、機能回路部６の貫
通電流及びインピーダンス５０〜５３，５６〜５９によ
り高周波の電圧変動が生じ、この電圧変動が電源Ｖcc，
ＧＮＤを介して入出力回路部７に伝わり、入出力パッド
６２，入出力回路ワイヤ６３，入出力回路端子リード６
４からマイクロストリップライン６５を介して外部に輻
射される。
バータにより構成されており、出力反転時に図９で示す
ように貫通電流を生じる。このため、機能回路部６の貫
通電流及びインピーダンス５０〜５３，５６〜５９によ
り高周波の電圧変動が生じ、この電圧変動が電源Ｖcc，
ＧＮＤを介して入出力回路部７に伝わり、入出力パッド
６２，入出力回路ワイヤ６３，入出力回路端子リード６
４からマイクロストリップライン６５を介して外部に輻
射される。
【００１２】
【発明が解決しようとする課題】従来の半導体集積装置
は以上のように構成されているので、無線機器などの特
定の周波数の電波を用いる機器においては半導体集積装
置を外部にてシールドしたり、外部にコンデンサ，コイ
ル等を接続することにより半導体集積装置内部で発生す
る高周波雑音（高周波の電圧変動）が特定端子を介して
外部へ輻射するのを抑圧する等の対策が必要となるなど
の問題点があった。
は以上のように構成されているので、無線機器などの特
定の周波数の電波を用いる機器においては半導体集積装
置を外部にてシールドしたり、外部にコンデンサ，コイ
ル等を接続することにより半導体集積装置内部で発生す
る高周波雑音（高周波の電圧変動）が特定端子を介して
外部へ輻射するのを抑圧する等の対策が必要となるなど
の問題点があった。
【００１３】この発明は上記のような問題点を解決する
ためになされたもので、半導体集積装置の内部に発生す
る高周波雑音の外部輻射レベルを容易に低減できる半導
体集積装置を得ることを目的とする。
ためになされたもので、半導体集積装置の内部に発生す
る高周波雑音の外部輻射レベルを容易に低減できる半導
体集積装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】この発明に係る半導体集
積装置の第１の態様は、機能回路部と該機能回路部に信
号を入力したり、該機能回路部からの信号を出力したり
する入出力回路部を備えた半導体集積装置において、前
記機能回路部と前記入出力回路部に対する電源ラインお
よび接地ラインに、前記機能回路部と前記入出力回路部
とで専用かつ独立した電源ライン用パッドおよび電源ラ
イン用ワイヤと、専用かつ独立した接地ライン用パッド
および接地ライン用パッドを各々備えたことを特徴とす
る。
積装置の第１の態様は、機能回路部と該機能回路部に信
号を入力したり、該機能回路部からの信号を出力したり
する入出力回路部を備えた半導体集積装置において、前
記機能回路部と前記入出力回路部に対する電源ラインお
よび接地ラインに、前記機能回路部と前記入出力回路部
とで専用かつ独立した電源ライン用パッドおよび電源ラ
イン用ワイヤと、専用かつ独立した接地ライン用パッド
および接地ライン用パッドを各々備えたことを特徴とす
る。
【００１５】この発明に係る半導体集積装置に第２の態
様は、この発明の第１の態様に示した電源ラインおよび
接地ラインに、前記機能回路部と前記入出力回路部とで
専用かつ独立した電源ライン用リードおよび接地ライン
用リードを各々さらに備えたことを特徴とする。
様は、この発明の第１の態様に示した電源ラインおよび
接地ラインに、前記機能回路部と前記入出力回路部とで
専用かつ独立した電源ライン用リードおよび接地ライン
用リードを各々さらに備えたことを特徴とする。
【００１６】
【作用】この発明の第１の態様においては、機能回路部
と入出力回路部に対する電源ラインおよび接地ライン
に、機能回路部と入出力回路部とで専用かつ独立した電
源ライン用パッドおよび電源ライン用ワイヤと、専用か
つ独立した接地用パッドおよび接地ライン用パッドを各
々設けたので、機能回路部と電源電位および接地電位と
の間のインピーダンスと入出力回路部と電源電位および
接地電位との間のインピーダンスの共通インピーダンス
が低減する。
と入出力回路部に対する電源ラインおよび接地ライン
に、機能回路部と入出力回路部とで専用かつ独立した電
源ライン用パッドおよび電源ライン用ワイヤと、専用か
つ独立した接地用パッドおよび接地ライン用パッドを各
々設けたので、機能回路部と電源電位および接地電位と
の間のインピーダンスと入出力回路部と電源電位および
接地電位との間のインピーダンスの共通インピーダンス
が低減する。
【００１７】この発明の第２の態様においては、第１の
態様の示した電源ラインおよび接地ラインに、機能回路
部と入出力回路部とで専用かつ独立した電源ライン用リ
ードおよび接地ライン用リードをさらに各々設けたの
で、機能回路部と電源電位および接地電位との間のイン
ピーダンスと入出力回路部と電源電位および接地電位と
の間のインピーダンスの共通インピーダンスが前記第１
の態様よりさらに低減する。
態様の示した電源ラインおよび接地ラインに、機能回路
部と入出力回路部とで専用かつ独立した電源ライン用リ
ードおよび接地ライン用リードをさらに各々設けたの
で、機能回路部と電源電位および接地電位との間のイン
ピーダンスと入出力回路部と電源電位および接地電位と
の間のインピーダンスの共通インピーダンスが前記第１
の態様よりさらに低減する。
【００１８】
【実施例】図１はこの発明に係る半導体集積装置の一実
施例を示す構成図である。図において、図５に示した従
来装置との相違点は、電源供給ワイヤ２，電源供給パッ
ド４，接地パッド９および接地ワイヤ１０とは別に、入
出力回路部７の電源ラインに専用かつ独立の入出力電源
供給ワイヤ１２および入出力電源供給パッド１３を設け
るとともに、入出力回路部７の接地ラインに専用かつ独
立の入出力接地パッド１４および入出力接地ワイヤ１５
を新たに設けたことである。入出力電源供給パッド１３
は入出力電源供給ワイヤ１２を介して電源端子リード１
に接続されている。電源端子リード１，入出力電源供給
ワイヤ１２，入出力電源供給パッド１３および電源配線
１８を介して電源電位が入出力回路部７に供給される。
入出力接地パッド１４は入出力接地ワイヤ１５を介して
接地端子リード１１に接続されている。接地端子リード
１１，入出力接地ワイヤ１５，入出力接地パッド１４お
よび接地配線１９を介して接地電位が入出力回路部７に
供給される。その他の構成は図５に示した従来装置と同
じである。
施例を示す構成図である。図において、図５に示した従
来装置との相違点は、電源供給ワイヤ２，電源供給パッ
ド４，接地パッド９および接地ワイヤ１０とは別に、入
出力回路部７の電源ラインに専用かつ独立の入出力電源
供給ワイヤ１２および入出力電源供給パッド１３を設け
るとともに、入出力回路部７の接地ラインに専用かつ独
立の入出力接地パッド１４および入出力接地ワイヤ１５
を新たに設けたことである。入出力電源供給パッド１３
は入出力電源供給ワイヤ１２を介して電源端子リード１
に接続されている。電源端子リード１，入出力電源供給
ワイヤ１２，入出力電源供給パッド１３および電源配線
１８を介して電源電位が入出力回路部７に供給される。
入出力接地パッド１４は入出力接地ワイヤ１５を介して
接地端子リード１１に接続されている。接地端子リード
１１，入出力接地ワイヤ１５，入出力接地パッド１４お
よび接地配線１９を介して接地電位が入出力回路部７に
供給される。その他の構成は図５に示した従来装置と同
じである。
【００１９】図２は図１に示した半導体集積装置におけ
る電源電流に対するインピーダンスに着目したモデルを
示す回路図である。図において、７０は入出力電源供給
ワイヤ１２のインピーダンス、８０は入出力接地ワイヤ
１５のインピーダンス、５４ａは入出力電源供給パッド
１３及び電源配線１８の合計インピーダンス、５５ａは
入出力接地パッド１４及び接地配線１９の合計インピー
ダンスである。その他の構成は図１０に示した従来の等
価回路と同様である。
る電源電流に対するインピーダンスに着目したモデルを
示す回路図である。図において、７０は入出力電源供給
ワイヤ１２のインピーダンス、８０は入出力接地ワイヤ
１５のインピーダンス、５４ａは入出力電源供給パッド
１３及び電源配線１８の合計インピーダンス、５５ａは
入出力接地パッド１４及び接地配線１９の合計インピー
ダンスである。その他の構成は図１０に示した従来の等
価回路と同様である。
【００２０】この図において明らかなように、機能回路
部６と電源Ｖccおよび接地電位との間のインピーダンス
と入出力回路部７と電源Ｖccおよび接地電位との間のイ
ンピーダンスの共通インピーダンスが５０，５１，５
８，５９のみとなり、従来の回路（図５）よりも共通イ
ンピーダンスが減少している。そのため、従来と比較し
て内部で発生する高周波雑音のレベルが低減され、高周
波雑音の外部への輻射レベルが低減する。
部６と電源Ｖccおよび接地電位との間のインピーダンス
と入出力回路部７と電源Ｖccおよび接地電位との間のイ
ンピーダンスの共通インピーダンスが５０，５１，５
８，５９のみとなり、従来の回路（図５）よりも共通イ
ンピーダンスが減少している。そのため、従来と比較し
て内部で発生する高周波雑音のレベルが低減され、高周
波雑音の外部への輻射レベルが低減する。
【００２１】図３はこの発明の他の実施例を示す図であ
る。この実施例においては図１に示した実施例におい
て、入出力回路部７の電源ラインに専用かつ独立の電源
供給端子リード１６と入出力回路部７の接地ラインに専
用かつ独立の接地端子リード１７をさらに設けている。
電源供給端子リード１６は入出力電源供給パッド１３
に、接地端子リード１７は入出力接地パッド１４に各々
接続されている。その他の構成は図１に示した実施例と
同様である。
る。この実施例においては図１に示した実施例におい
て、入出力回路部７の電源ラインに専用かつ独立の電源
供給端子リード１６と入出力回路部７の接地ラインに専
用かつ独立の接地端子リード１７をさらに設けている。
電源供給端子リード１６は入出力電源供給パッド１３
に、接地端子リード１７は入出力接地パッド１４に各々
接続されている。その他の構成は図１に示した実施例と
同様である。
【００２２】図４は図３に示した半導体集積装置におけ
る電源電流に対するインピーダンスに着目したモデルを
示す回路図である。図において、７１は入出力電源端子
リード１６のインピーダンス、８１は接地端子リード１
７のインピーダンスである。その他の構成は図２に示し
た等価回路と同様である。この図において、機能回路部
６と電源Ｖccおよび接地電位との間のインピーダンスと
入出力回路部７と電源Ｖccおよび接地電位との間のイン
ピーダンスの共通インピーダンスが５０，５９のみとな
り、図２に示した等価回路よりも共通インピーダンスが
さらに減少している。そのため、図２の回路と比較して
内部で発生する高周波雑音のレベルがさらに低減され、
高周波雑音の外部輻射レベルがさらに低減する。
る電源電流に対するインピーダンスに着目したモデルを
示す回路図である。図において、７１は入出力電源端子
リード１６のインピーダンス、８１は接地端子リード１
７のインピーダンスである。その他の構成は図２に示し
た等価回路と同様である。この図において、機能回路部
６と電源Ｖccおよび接地電位との間のインピーダンスと
入出力回路部７と電源Ｖccおよび接地電位との間のイン
ピーダンスの共通インピーダンスが５０，５９のみとな
り、図２に示した等価回路よりも共通インピーダンスが
さらに減少している。そのため、図２の回路と比較して
内部で発生する高周波雑音のレベルがさらに低減され、
高周波雑音の外部輻射レベルがさらに低減する。
【００２３】
【発明の効果】以上のように請求項１に記載の発明によ
れば、機能回路部と入出力回路部に対する電源ラインお
よび接地ラインに、機能回路部と入出力回路部とで専用
かつ独立した電源ライン用パッドおよび電源ライン用ワ
イヤと、専用かつ独立した接地用パッドおよび接地ライ
ン用パッドを各々設けたので、機能回路部と電源電位お
よび接地電位との間のインピーダンスと入出力回路部と
電源電位および接地電位との間のインピーダンスの共通
インピーダンスが低減する。その結果、半導体集積装置
に内部に発生する高周波雑音が低減し、外部への高周波
雑音の輻射を低減させることができるという効果があ
る。
れば、機能回路部と入出力回路部に対する電源ラインお
よび接地ラインに、機能回路部と入出力回路部とで専用
かつ独立した電源ライン用パッドおよび電源ライン用ワ
イヤと、専用かつ独立した接地用パッドおよび接地ライ
ン用パッドを各々設けたので、機能回路部と電源電位お
よび接地電位との間のインピーダンスと入出力回路部と
電源電位および接地電位との間のインピーダンスの共通
インピーダンスが低減する。その結果、半導体集積装置
に内部に発生する高周波雑音が低減し、外部への高周波
雑音の輻射を低減させることができるという効果があ
る。
【００２４】請求項２に記載の発明によれば、請求項１
に記載の発明の電源ラインおよび接地ラインに、機能回
路部と入出力回路部とで専用かつ独立した電源ライン用
リードおよび接地ライン用リードをさらに各々設けたの
で、機能回路部と電源電位および接地電位との間のイン
ピーダンスと入出力回路部と電源電位および接地電位と
の間のインピーダンスの共通インピーダンスが請求項１
に記載の発明よりもさらに低減する。その結果、半導体
集積装置に内部に発生する高周波雑音が低減し、外部へ
の高周波雑音の輻射を請求項１に記載の発明よりもさら
に低減させることができるという効果がある。
に記載の発明の電源ラインおよび接地ラインに、機能回
路部と入出力回路部とで専用かつ独立した電源ライン用
リードおよび接地ライン用リードをさらに各々設けたの
で、機能回路部と電源電位および接地電位との間のイン
ピーダンスと入出力回路部と電源電位および接地電位と
の間のインピーダンスの共通インピーダンスが請求項１
に記載の発明よりもさらに低減する。その結果、半導体
集積装置に内部に発生する高周波雑音が低減し、外部へ
の高周波雑音の輻射を請求項１に記載の発明よりもさら
に低減させることができるという効果がある。
【図１】この発明に係る半導体集積装置の一実施例を示
す構成図である。
す構成図である。
【図２】図１に示した回路の電源電流に対するインピー
ダンスに着目した等価回路図である。
ダンスに着目した等価回路図である。
【図３】この発明の他の実施例を示す構成図である。
【図４】図３に示した回路の電源電流に対するインピー
ダンスに着目した等価回路図である。
ダンスに着目した等価回路図である。
【図５】従来の半導体集積装置を示す構成図である。
【図６】図５の入出力回路に含まれる回路の構成例を示
す回路図である。
す回路図である。
【図７】図５の入出力回路に含まれる回路の構成例を示
す回路図である。
す回路図である。
【図８】図５の機能回路部の構成要素の一例を示す回路
図でる。
図でる。
【図９】図８に示した回路の出力電圧特性および電流特
性を示すグラフである。
性を示すグラフである。
【図１０】図５に示した回路図の電源電流に対するイン
ピーダンスに着目した等価回路図である。
ピーダンスに着目した等価回路図である。
１，１６ 電源供給端子リード ２ 電源供給ワイヤ ４ 電源供給パッド ５ 電源供給配線 ６ 機能回路部 ７ 入出力回路部 ８ 接地配線 ９ 接地パッド １０ 接地ワイヤ １１，１７ 接地端子リード １２ 入出力電源供給ワイヤ １３ 入出力電源供給パッド １４ 入出力接地パッド １５ 入出力接地ワイヤ
Claims (2)
- 【請求項１】 機能回路部と、該機能回路部に信号を入
力したり、該機能回路部からの信号を出力したりする入
出力回路部を備えた半導体集積装置において、 前記機
能回路部と前記入出力回路部に対する電源ラインおよび
接地ラインに、前記機能回路部と前記入出力回路部とで
専用かつ独立した電源ライン用パッドおよび電源ライン
用ワイヤと、専用かつ独立した接地ライン用パッドおよ
び接地ライン用パッドを各々備えたことを特徴とする半
導体集積装置。 - 【請求項２】 前記機能回路部と前記入出力回路部に対
する電源ラインおよび接地ラインに、前記機能回路部と
前記入出力回路部とで専用かつ独立した電源ライン用リ
ードと接地ライン用リードを各々さらに備えた請求項１
に記載の半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298630A JPH05136200A (ja) | 1991-11-14 | 1991-11-14 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298630A JPH05136200A (ja) | 1991-11-14 | 1991-11-14 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136200A true JPH05136200A (ja) | 1993-06-01 |
Family
ID=17862225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3298630A Pending JPH05136200A (ja) | 1991-11-14 | 1991-11-14 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136200A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726601A (en) * | 1995-05-05 | 1998-03-10 | Siemens Aktiengesellschaft | Integrated circuit and method for producing the same |
-
1991
- 1991-11-14 JP JP3298630A patent/JPH05136200A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726601A (en) * | 1995-05-05 | 1998-03-10 | Siemens Aktiengesellschaft | Integrated circuit and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692492B2 (en) | Operational amplifier | |
| US5751173A (en) | Variable strength clock signal driver and method of manufacturing the same | |
| JP3055702B2 (ja) | 集積回路内の高周波供給電圧の変動を抑止する能動的バイパス | |
| JP2766920B2 (ja) | Ｉｃパッケージ及びその実装方法 | |
| JPS63262574A (ja) | テスト・モ−ド始動回路 | |
| US20240105761A1 (en) | Semiconductor device | |
| JP2834034B2 (ja) | 半導体装置 | |
| JP3886905B2 (ja) | Ｅｓｄ保護を備える半導体部品 | |
| US7763966B2 (en) | Resin molded semiconductor device and differential amplifier circuit | |
| CN100353553C (zh) | 半导体集成装置 | |
| US5315156A (en) | Transistor device layout | |
| JPH0595055A (ja) | 半導体集積回路 | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| WO2020159938A1 (en) | Output buffer circuit | |
| US11508686B2 (en) | Semiconductor device, receiver and transmitter | |
| JPH1098112A (ja) | 半導体集積回路 | |
| KR100505617B1 (ko) | 반도체 집적회로의 출력버퍼 | |
| JPH08331749A (ja) | サージ保護回路 | |
| JP2002093998A (ja) | 半導体集積回路装置 | |
| KR19990076169A (ko) | 반도체 장치의 레이 아웃 구조 | |
| JP2003124333A (ja) | 半導体ｉｃチップ | |
| KR20070118820A (ko) | 차동구조로 된 고주파 회로의 정전기 방지회로 | |
| JPH05167426A (ja) | 半導体集積回路装置 | |
| JPH05283656A (ja) | 半導体装置 | |
| JPH0548003A (ja) | 半導体集積装置 |