JPH0513622A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0513622A JPH0513622A JP3188349A JP18834991A JPH0513622A JP H0513622 A JPH0513622 A JP H0513622A JP 3188349 A JP3188349 A JP 3188349A JP 18834991 A JP18834991 A JP 18834991A JP H0513622 A JPH0513622 A JP H0513622A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- polyimide
- film
- polyimide resin
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Paints Or Removers (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 ワイヤボンディングの配線材料と配線パッド
部12との接合強度を上げることができ、信頼性の高い
デバイスを製造することができる半導体素子の製造方法
を提供することを目的とする。 【構成】 ポリイミド系樹脂、またはポリイミド・イソ
インドロ・キナリゾジオン樹脂16をウエハ全面に塗布
後所定温度で窒素や不活性ガス中で200℃,300℃
でそれぞれ連続1時間ずつアニール処理を行って膜硬化
させて成膜化し、ホトリソグラフィ/エッチング技術を
用いて、少なくともポリイミド系樹脂、またはポリイミ
ド・イソインドロ・キナリゾジオン樹脂をエッチングす
るようにしたものである。
部12との接合強度を上げることができ、信頼性の高い
デバイスを製造することができる半導体素子の製造方法
を提供することを目的とする。 【構成】 ポリイミド系樹脂、またはポリイミド・イソ
インドロ・キナリゾジオン樹脂16をウエハ全面に塗布
後所定温度で窒素や不活性ガス中で200℃,300℃
でそれぞれ連続1時間ずつアニール処理を行って膜硬化
させて成膜化し、ホトリソグラフィ/エッチング技術を
用いて、少なくともポリイミド系樹脂、またはポリイミ
ド・イソインドロ・キナリゾジオン樹脂をエッチングす
るようにしたものである。
Description
【0001】
【産業上の利用分野】この発明は、半導体素子における
湿度や熱あるいはα線による集積回路の誤動作を防止で
きる表面保護膜をエッチングしても、有機系の不純物が
ボンディング用のパッドへの付着を防止することができ
るようにした半導体素子の製造方法に関するものであ
る。
湿度や熱あるいはα線による集積回路の誤動作を防止で
きる表面保護膜をエッチングしても、有機系の不純物が
ボンディング用のパッドへの付着を防止することができ
るようにした半導体素子の製造方法に関するものであ
る。
【0002】
【従来の技術】一般に、半導体素子はセラミックパッケ
ージ若しくはプラスチックパッケージに封止される。こ
れらの材料には、数ppm程度のウラニウムやトリウム
などの放射性の不純物を含んでいる。
ージ若しくはプラスチックパッケージに封止される。こ
れらの材料には、数ppm程度のウラニウムやトリウム
などの放射性の不純物を含んでいる。
【0003】これらの不純物より放出されるα線はメモ
リ素子、たとえば、DRAM(Dynamic Random Access
Memory)などの蓄積電荷データを反転させ、誤動作(ソ
フトエラーと呼ばれている)を生ずることで、知られて
いる。このため、素子の信頼性を著しく低下させること
がある。
リ素子、たとえば、DRAM(Dynamic Random Access
Memory)などの蓄積電荷データを反転させ、誤動作(ソ
フトエラーと呼ばれている)を生ずることで、知られて
いる。このため、素子の信頼性を著しく低下させること
がある。
【0004】このソフトエラーを低減するためには、セ
ラミックパッケージやプラスチックパッケージの純度の
高い材料(低ウラニウム,低トリウム等)を使用すれば
よいが、コストの大幅な上昇を招くために、実用的では
ない。
ラミックパッケージやプラスチックパッケージの純度の
高い材料(低ウラニウム,低トリウム等)を使用すれば
よいが、コストの大幅な上昇を招くために、実用的では
ない。
【0005】このため、不純物等から飛来するα線を減
衰、吸収する手段として、半導体素子上にポリイミド系
樹脂またはポリイミド・イソインドロ・キナリゾジオン
(以下PIIという)樹脂を覆って保護することが広く
用いられており、たとえば、特開昭58−43545号
公報などにも記載されている。
衰、吸収する手段として、半導体素子上にポリイミド系
樹脂またはポリイミド・イソインドロ・キナリゾジオン
(以下PIIという)樹脂を覆って保護することが広く
用いられており、たとえば、特開昭58−43545号
公報などにも記載されている。
【0006】これらの樹脂は、半導体素子上の外部電極
接続のための電極パッド部に金ワイヤなどの配線(ワイ
ヤボンディング)が終了した後に、滴下するポッティン
グ法や、半導体素子が個々に切り出されていない(スク
ライビング)ウエハ段階で、ホトリソ技法等により形成
される。
接続のための電極パッド部に金ワイヤなどの配線(ワイ
ヤボンディング)が終了した後に、滴下するポッティン
グ法や、半導体素子が個々に切り出されていない(スク
ライビング)ウエハ段階で、ホトリソ技法等により形成
される。
【0007】前者は半導体素子個々に行うため、工数お
よびコストのアップとなる。また、大面積の半導体素子
(チップ)や2辺の比が大きい長方形の半導体素子で
は、樹脂が均一に半導体素子をコートできにくいなどの
問題点があり、このため、後者による方法が広く用いら
れつつある。
よびコストのアップとなる。また、大面積の半導体素子
(チップ)や2辺の比が大きい長方形の半導体素子で
は、樹脂が均一に半導体素子をコートできにくいなどの
問題点があり、このため、後者による方法が広く用いら
れつつある。
【0008】この例について、図3,図4を用いて説明
する。図3,図4はそれぞれ別の製造方法の工程断面図
であり、まず、図3の製造方法について説明する。
する。図3,図4はそれぞれ別の製造方法の工程断面図
であり、まず、図3の製造方法について説明する。
【0009】図3(a)に示すように、半導体基板内あ
るいは半導体基板上に、抵抗,トランジスタなどの各種
素子が形成された後、外部接続端子用の配線パッド2が
絶縁膜1(ホトリソグラフィ/エッチング工程の説明は
省略)上に形成する。
るいは半導体基板上に、抵抗,トランジスタなどの各種
素子が形成された後、外部接続端子用の配線パッド2が
絶縁膜1(ホトリソグラフィ/エッチング工程の説明は
省略)上に形成する。
【0010】この配線パッド膜は通常アルミニウム単体
またはSi,Cuの不純物を含むアルミニウムが用いら
れる。勿論、配線のみではなく、トランジスタ素子など
を形成する材料ともなり得る。
またはSi,Cuの不純物を含むアルミニウムが用いら
れる。勿論、配線のみではなく、トランジスタ素子など
を形成する材料ともなり得る。
【0011】次に、リンを含む酸化膜3,窒化シリコン
膜4を順次形成し、これを通常のホトリソグラフィエッ
チング技術を用い、配線パッド2上の酸化膜3,窒化シ
リコン膜4の一部を選択的にエッチングして除去し、開
口部5を形成する。
膜4を順次形成し、これを通常のホトリソグラフィエッ
チング技術を用い、配線パッド2上の酸化膜3,窒化シ
リコン膜4の一部を選択的にエッチングして除去し、開
口部5を形成する。
【0012】次に、図3(b)に示すように、ポリイミ
ド系樹脂6を全面に塗布し、次いで、プリベークを行
う。次に、レジストを塗布し、パターニングする(図示
せず)。このパターニングされたレジストをマスクにし
て、ヒドラジン系エッチャントやドライエッチング技術
を用いて、選択的にポリイミド系樹脂6をエッチング
し、レジストを除去することにより、開口部7を形成す
る。かくして、図3(b)のような構造が得られる。
ド系樹脂6を全面に塗布し、次いで、プリベークを行
う。次に、レジストを塗布し、パターニングする(図示
せず)。このパターニングされたレジストをマスクにし
て、ヒドラジン系エッチャントやドライエッチング技術
を用いて、選択的にポリイミド系樹脂6をエッチング
し、レジストを除去することにより、開口部7を形成す
る。かくして、図3(b)のような構造が得られる。
【0013】この後、200℃,300℃各々1時間窒
素もしくは不活性ガス中にて、アニールすることによ
り、膜硬化を行い、ポリイミド系樹脂6が成膜され、図
3(c)に示すようになる。
素もしくは不活性ガス中にて、アニールすることによ
り、膜硬化を行い、ポリイミド系樹脂6が成膜され、図
3(c)に示すようになる。
【0014】次に、図4の例について述べる。この図4
において、図3と同一部分には、同一符号を付して述べ
る。まず、図4(a)に示すように、図3(a)の場合
と同様にして、半導体基板上において、絶縁膜1上に形
成された配線パッド2上にリンを含む酸化膜3,窒化シ
リコン膜4を順次形成する。
において、図3と同一部分には、同一符号を付して述べ
る。まず、図4(a)に示すように、図3(a)の場合
と同様にして、半導体基板上において、絶縁膜1上に形
成された配線パッド2上にリンを含む酸化膜3,窒化シ
リコン膜4を順次形成する。
【0015】続いて、ポリイミド系樹脂6を塗布して、
必要に応じてプリベークを行い、次にレジスト(図示せ
ず)を塗布してパターニングし、これをマスクに連続ま
たは順次ポリイミド樹脂6,窒化シリコン膜4,酸化膜
3をエッチングにより除去して、開口部5を形成し、レ
ジストを除去することにより、図4(a)に示すような
構造とする。
必要に応じてプリベークを行い、次にレジスト(図示せ
ず)を塗布してパターニングし、これをマスクに連続ま
たは順次ポリイミド樹脂6,窒化シリコン膜4,酸化膜
3をエッチングにより除去して、開口部5を形成し、レ
ジストを除去することにより、図4(a)に示すような
構造とする。
【0016】この後、200℃,300℃で、それぞれ
一時間ずつ窒素もしくは不活性ガス中でアニール処理を
行うことにより、ポリイミド系樹脂6を膜硬化させ、成
膜化することにより、図4(b)のようになる。
一時間ずつ窒素もしくは不活性ガス中でアニール処理を
行うことにより、ポリイミド系樹脂6を膜硬化させ、成
膜化することにより、図4(b)のようになる。
【0017】なお、この図3,図4の例では、レジスト
を用いて、ポリイミド系樹脂6をパターニングしている
が、レジストを用いずに、感光性ポリイミド系樹脂を用
いることも可能である。
を用いて、ポリイミド系樹脂6をパターニングしている
が、レジストを用いずに、感光性ポリイミド系樹脂を用
いることも可能である。
【0018】
【発明が解決しようとする課題】しかしながら、以上述
べた製造方法では、図3,図4のいずれの方法でも、パ
ターニングされたポリイミド系樹脂6をアニールして硬
化させるための熱処理中に、ポリイミド系樹脂に含まれ
る溶媒や低分子のポリイミド前駆体などの有機系物質が
膜中より離脱し、これらの物質(カーボンがほとんど)
が配線パッド2上に図3(c)および図4(b)に示す
ように有機系物質8として付着することが発見された。
この有機系物質8は勿論、配線パッド2上のみならず、
ポリイミド系樹脂6上や、開口部の窒化シリコン膜4上
にも付着する。
べた製造方法では、図3,図4のいずれの方法でも、パ
ターニングされたポリイミド系樹脂6をアニールして硬
化させるための熱処理中に、ポリイミド系樹脂に含まれ
る溶媒や低分子のポリイミド前駆体などの有機系物質が
膜中より離脱し、これらの物質(カーボンがほとんど)
が配線パッド2上に図3(c)および図4(b)に示す
ように有機系物質8として付着することが発見された。
この有機系物質8は勿論、配線パッド2上のみならず、
ポリイミド系樹脂6上や、開口部の窒化シリコン膜4上
にも付着する。
【0019】図5はこのような有機系物質8が配線パッ
ド2上に付着した状態で、金線9によるボンディングを
行った状態を示す断面図である。ある条件下でボンディ
ングしたこの金線8のシア(Shear)強度を測定すると、
100g以下になっている。
ド2上に付着した状態で、金線9によるボンディングを
行った状態を示す断面図である。ある条件下でボンディ
ングしたこの金線8のシア(Shear)強度を測定すると、
100g以下になっている。
【0020】一方、ポリイミド系樹脂6を用いない(た
とえば、図3(a))配線パッド2へ同条件でボンディ
ングした金線8のシア強度は130gを越えている。シ
ア強度の低下は半導体素子をプラスチックパッケージに
封入する際(あるいはモールドする際)に、溶融モール
ド材との接触圧力や温度によるストレスにより、ボンデ
ィング配線の剥離を起こすため、半導体素子の信頼性を
劣化させる。
とえば、図3(a))配線パッド2へ同条件でボンディ
ングした金線8のシア強度は130gを越えている。シ
ア強度の低下は半導体素子をプラスチックパッケージに
封入する際(あるいはモールドする際)に、溶融モール
ド材との接触圧力や温度によるストレスにより、ボンデ
ィング配線の剥離を起こすため、半導体素子の信頼性を
劣化させる。
【0021】ボンディング強度を増すには、ボンディン
グ時の温度,時間,圧力を上げればよいが、熱や圧力に
よるストレスで配線パッド2の部分またはその近傍にク
ラック(割れ)を引き起こす。
グ時の温度,時間,圧力を上げればよいが、熱や圧力に
よるストレスで配線パッド2の部分またはその近傍にク
ラック(割れ)を引き起こす。
【0022】この発明は前記従来技術が持っている問題
点のうち、熱処理中に有機系物質が配線パッド上に付着
してシア強度の低下を招来し、半導体素子の信頼性を劣
化させる点と、ボンディング強度を増すと配線パッド部
またはその近傍でクラックが生じるという点について解
決した半導体素子の製造方法を提供するものである。
点のうち、熱処理中に有機系物質が配線パッド上に付着
してシア強度の低下を招来し、半導体素子の信頼性を劣
化させる点と、ボンディング強度を増すと配線パッド部
またはその近傍でクラックが生じるという点について解
決した半導体素子の製造方法を提供するものである。
【0023】
【課題を解決するための手段】この発明は前記問題点を
解決するために、半導体素子の製造方法において、ウエ
ハ全面にポリイミド系またはPII樹脂を塗布して所定
温度範囲内で順次高温側に一定温度で段階的に熱処理を
行う工程と、熱処理後にレジストを塗布してパターニン
グすることにより少なくともポリイミド系樹脂またはP
II樹脂をエッチングする工程とを導入したものであ
る。
解決するために、半導体素子の製造方法において、ウエ
ハ全面にポリイミド系またはPII樹脂を塗布して所定
温度範囲内で順次高温側に一定温度で段階的に熱処理を
行う工程と、熱処理後にレジストを塗布してパターニン
グすることにより少なくともポリイミド系樹脂またはP
II樹脂をエッチングする工程とを導入したものであ
る。
【0024】
【作用】この発明によれば、半導体素子の製造方法にお
いて、以上のような工程を導入したので、ポリイミド系
樹脂またはPII樹脂をウエハ全面に塗布後、まず熱硬
化処理を行い、成膜化して硬膜化した保護膜を形成し、
その後レジストを塗布してパターン化、そのパターン化
されたレジストをマスクにして、ホトリソグラフィ/エ
ッチング技術により少なくともポリイミド系樹脂あるい
はPII樹脂の保護膜をエッチングしたので、ポリイミ
ド系樹脂あるいはPII樹脂がエッチング前に硬膜化さ
れ、その後エッチングを行っても、有機系物質が配線パ
ッドに付着されなくなり、したがって、前記問題点が除
去できる。
いて、以上のような工程を導入したので、ポリイミド系
樹脂またはPII樹脂をウエハ全面に塗布後、まず熱硬
化処理を行い、成膜化して硬膜化した保護膜を形成し、
その後レジストを塗布してパターン化、そのパターン化
されたレジストをマスクにして、ホトリソグラフィ/エ
ッチング技術により少なくともポリイミド系樹脂あるい
はPII樹脂の保護膜をエッチングしたので、ポリイミ
ド系樹脂あるいはPII樹脂がエッチング前に硬膜化さ
れ、その後エッチングを行っても、有機系物質が配線パ
ッドに付着されなくなり、したがって、前記問題点が除
去できる。
【0025】
【実施例】以下、この発明の半導体素子の製造方法の実
施例について図面に基づき説明する。図1(a)〜図1
(c)はこの発明の第1の実施例の工程断面図である。
施例について図面に基づき説明する。図1(a)〜図1
(c)はこの発明の第1の実施例の工程断面図である。
【0026】まず、図1(a)に示すように、半導体基
板(図示せず)内あるいはこの半導体基板の上面に抵
抗,トランジスタなどの各種素子が形成された後、外部
接続端子用の配線パッド12が絶縁膜11上に形成され
る。
板(図示せず)内あるいはこの半導体基板の上面に抵
抗,トランジスタなどの各種素子が形成された後、外部
接続端子用の配線パッド12が絶縁膜11上に形成され
る。
【0027】この配線パッド12は通常アルミニウム単
体またはSi,Cuを不純物として含むアルミニウムが
広く用いられている。勿論、配線のみでなく、トランジ
スタを形成する材料ともなり得る。
体またはSi,Cuを不純物として含むアルミニウムが
広く用いられている。勿論、配線のみでなく、トランジ
スタを形成する材料ともなり得る。
【0028】次に、リンを含むシリコン酸化膜13,窒
化シリコン膜14を順次形成し、これを通常のホトリソ
グラフィ/エッチング技術を用いて、配線パッド12上
のシリコン酸化膜13および窒化シリコン膜14を選択
的にエッチングにより除去し、開口部15を形成する。
さらに、ポリイミド系樹脂16を10μm程度の厚さに
塗布する。
化シリコン膜14を順次形成し、これを通常のホトリソ
グラフィ/エッチング技術を用いて、配線パッド12上
のシリコン酸化膜13および窒化シリコン膜14を選択
的にエッチングにより除去し、開口部15を形成する。
さらに、ポリイミド系樹脂16を10μm程度の厚さに
塗布する。
【0029】なお、このポリイミド系樹脂16を半導体
素子領域上に10μm以上被覆することに関しては、特
開昭58−116755号公報に記載されている。
素子領域上に10μm以上被覆することに関しては、特
開昭58−116755号公報に記載されている。
【0030】次に、200℃,300℃で各々連続に1
時間ずつ窒素もしくは不活性ガス中でアニール、膜硬化
を行う。すなわち、温度を順次ステップ的に上げてアニ
ールする。この処理により、ポリイミド系樹脂16の溶
剤が脱ガスを起こすとともに、イミド化が促進され、ポ
リイミドとなる。このとき、ポリイミドは5μm程度に
濃縮される。
時間ずつ窒素もしくは不活性ガス中でアニール、膜硬化
を行う。すなわち、温度を順次ステップ的に上げてアニ
ールする。この処理により、ポリイミド系樹脂16の溶
剤が脱ガスを起こすとともに、イミド化が促進され、ポ
リイミドとなる。このとき、ポリイミドは5μm程度に
濃縮される。
【0031】次に、図1(b)に示すように、表面にレ
ジスト17を塗布するとともに、レジスト17をパター
ニングすることにより、図1(b)のごとき形状とな
る。
ジスト17を塗布するとともに、レジスト17をパター
ニングすることにより、図1(b)のごとき形状とな
る。
【0032】次に、図1(c)に示すように、このパタ
ーン化されたレジスト17をマスクにして、ポリイミド
系樹脂16をドライエッチングして除去した後、レジス
ト17を除去する。
ーン化されたレジスト17をマスクにして、ポリイミド
系樹脂16をドライエッチングして除去した後、レジス
ト17を除去する。
【0033】このように、この発明では、ポリイミド系
樹脂16のエッチング前にまず先に硬化アニール処理を
行っているので、硬化によりエッチングレートが下がっ
て、スループットが下がるが、ある程度のスループット
は犠牲にして、逆にボンディング条件を苛酷にするため
によるボンディングスループット低下、クラック発生な
どを防止できる。
樹脂16のエッチング前にまず先に硬化アニール処理を
行っているので、硬化によりエッチングレートが下がっ
て、スループットが下がるが、ある程度のスループット
は犠牲にして、逆にボンディング条件を苛酷にするため
によるボンディングスループット低下、クラック発生な
どを防止できる。
【0034】次に、この発明の第2の実施例について説
明する。図2(a)ないし図2(c)はこの第2の実施
例の工程断面図である。この図2(a)〜図2(c)に
おいて、図1(a)〜図1(c)と同一部分には同一符
号を付して述べる。
明する。図2(a)ないし図2(c)はこの第2の実施
例の工程断面図である。この図2(a)〜図2(c)に
おいて、図1(a)〜図1(c)と同一部分には同一符
号を付して述べる。
【0035】まず、図2(a)に示すように、絶縁膜1
1上にパターニングされたAlボンディングパッドによ
る配線パッド12を形成し、この配線パッド12上にリ
ンを含むシリコン酸化膜13,窒化シリコン膜14を順
次形成して、その上面にポリイミド系樹脂16を塗布す
る。
1上にパターニングされたAlボンディングパッドによ
る配線パッド12を形成し、この配線パッド12上にリ
ンを含むシリコン酸化膜13,窒化シリコン膜14を順
次形成して、その上面にポリイミド系樹脂16を塗布す
る。
【0036】次に、200℃,300℃でそれぞれ連続
して1時間ずつ窒素もしくは不活性ガス中でアニール処
理により、膜硬化を行い、図2(a)のような構造にす
る。
して1時間ずつ窒素もしくは不活性ガス中でアニール処
理により、膜硬化を行い、図2(a)のような構造にす
る。
【0037】次に、図2(b)に示すように、レジスト
17を塗布してパターニングして、このレジスト17を
マスクにして、ポリイミド系樹脂16,窒化シリコン膜
14,シリコン酸化膜13を順次エッチングにより除去
する。しかる後に、レジスト17を除去することによ
り、図2(c)に示すような構造となる。
17を塗布してパターニングして、このレジスト17を
マスクにして、ポリイミド系樹脂16,窒化シリコン膜
14,シリコン酸化膜13を順次エッチングにより除去
する。しかる後に、レジスト17を除去することによ
り、図2(c)に示すような構造となる。
【0038】このようにしても、上記第1の実施例と同
様に、ポリイミド系樹脂16の硬化を行った後、エッチ
ングするので、有機系物質の不純物が配線パッド12上
に付着することを防止できる。
様に、ポリイミド系樹脂16の硬化を行った後、エッチ
ングするので、有機系物質の不純物が配線パッド12上
に付着することを防止できる。
【0039】なお、レジスト17でポリイミド系樹脂1
6のみをエッチングしてレジスト17の除去後、ポリイ
ミド系樹脂16をエッチングマスクとして、下層の窒化
シリコン膜14,シリコン酸化膜13をエッチングする
ことも可能である。
6のみをエッチングしてレジスト17の除去後、ポリイ
ミド系樹脂16をエッチングマスクとして、下層の窒化
シリコン膜14,シリコン酸化膜13をエッチングする
ことも可能である。
【0040】また、レジスト17をマスクとして、ポリ
イミド系樹脂16,窒化シリコン膜14をエッチング
後、レジスト17を除去し、ポリイミド系樹脂16をマ
スクにシリコン酸化膜13をエッチングすることも可能
である。
イミド系樹脂16,窒化シリコン膜14をエッチング
後、レジスト17を除去し、ポリイミド系樹脂16をマ
スクにシリコン酸化膜13をエッチングすることも可能
である。
【0041】さらに、上記各実施例では、ポリイミド系
樹脂16を使用する場合について例示したが、PII樹
脂でもよいことは勿論である。
樹脂16を使用する場合について例示したが、PII樹
脂でもよいことは勿論である。
【0042】
【発明の効果】以上詳細に説明したように、この発明に
よれば、ポリイミド系樹脂またはPII樹脂をウエハ全
面に塗布後、これの硬化アニールを目的で熱処理を先に
行った後、このポリイミド系樹脂またはPII樹脂のエ
ッチングを行うようにしたので、このエッチング時に有
機系物質の不純物が配線パッド上に付着することがなく
なり、配線パッドへのワイヤボンディングの接合強度を
上げることができるとともに、ボンディングスループッ
トの低下、クラック発生などを防止でき、信頼性の高い
デバイスが実現できる。
よれば、ポリイミド系樹脂またはPII樹脂をウエハ全
面に塗布後、これの硬化アニールを目的で熱処理を先に
行った後、このポリイミド系樹脂またはPII樹脂のエ
ッチングを行うようにしたので、このエッチング時に有
機系物質の不純物が配線パッド上に付着することがなく
なり、配線パッドへのワイヤボンディングの接合強度を
上げることができるとともに、ボンディングスループッ
トの低下、クラック発生などを防止でき、信頼性の高い
デバイスが実現できる。
【図1】この発明の半導体素子の製造方法の第1の実施
例の工程断面図。
例の工程断面図。
【図2】この発明の半導体素子の製造方法の第2の実施
例の工程断面図。
例の工程断面図。
【図3】従来の半導体素子の製造方法の工程断面図。
【図4】従来の別の半導体素子の製造方法の工程断面
図。
図。
【図5】図4の半導体素子の製造方法で製造された半導
体素子の断面図。
体素子の断面図。
11 絶縁物 12 配線パッド 13 シリコン酸化膜 14 窒化シリコン膜 15 開口部 16 ポリイミド系樹脂 17 レジスト
Claims (1)
- 【特許請求の範囲】 【請求項1】 ポリイミド系樹脂、またはポリイミド・
イソインドロ・キナリゾジオン樹脂をウエハ全面に塗布
する工程と、 上記ポリイミド系樹脂、またはポリイミド・イソインド
ロ・キナリゾジオン樹脂を、窒素または不活性ガス中で
熱処理を行うことにより硬化させ成膜化する工程と、 上記熱処理により成膜化された、少なくとも上記ポリイ
ミド系樹脂、またはポリイミド・イソインドロ・キナリ
ゾジオン樹脂をホトリソグラフィ/エッチング技術を用
いてエッチングする工程と、よりなる半導体素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188349A JPH0513622A (ja) | 1991-07-03 | 1991-07-03 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188349A JPH0513622A (ja) | 1991-07-03 | 1991-07-03 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513622A true JPH0513622A (ja) | 1993-01-22 |
Family
ID=16222071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188349A Pending JPH0513622A (ja) | 1991-07-03 | 1991-07-03 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513622A (ja) |
-
1991
- 1991-07-03 JP JP3188349A patent/JPH0513622A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4328262A (en) | Method of manufacturing semiconductor devices having photoresist film as a permanent layer | |
| JP3767398B2 (ja) | 半導体装置およびその製造方法 | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| US6500764B1 (en) | Method for thinning a semiconductor substrate | |
| JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
| GB2378578A (en) | Semiconductor device encapsulation | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| US6852617B2 (en) | Semiconductor device fabrication method | |
| JPH0513622A (ja) | 半導体素子の製造方法 | |
| US20230092132A1 (en) | Wafer level processing for microelectronic device package with cavity | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| JPS61241932A (ja) | 半導体装置およびその製造方法 | |
| JPH04307937A (ja) | 半導体素子の製造方法 | |
| US20050023682A1 (en) | High reliability chip scale package | |
| JP2535890B2 (ja) | 半導体装置の製造方法 | |
| KR950001298B1 (ko) | 와이어 본딩 패드 형성방법 | |
| KR20050011353A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| JPS6255696B2 (ja) | ||
| JP2003282614A (ja) | 半導体装置及びその製造方法 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| KR0134647B1 (ko) | 멀티 칩 패키지 및 그 제조방법 | |
| JPH0582679A (ja) | 樹脂封止型半導体装置 | |
| JPH06236920A (ja) | 半導体チップ | |
| US20020106903A1 (en) | Manufacturing method of semiconductor device | |
| JPH05326618A (ja) | 半導体装置 |