JPH0582679A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0582679A JPH0582679A JP24208091A JP24208091A JPH0582679A JP H0582679 A JPH0582679 A JP H0582679A JP 24208091 A JP24208091 A JP 24208091A JP 24208091 A JP24208091 A JP 24208091A JP H0582679 A JPH0582679 A JP H0582679A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- semiconductor chip
- semiconductor device
- dense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止型半導体装置における半導体チップ
表面の保護構造に関し、樹脂封止に際して、封止用樹脂
に含まれる硬度の高いフィラー粒子によって半導体チッ
プ表面に及ぼされるストレスを大幅に減衰させ、樹脂封
止型半導体装置の歩留り及び信頼性を向上することを目
的とする。 【構成】 回路パターン２が形成されパッシベーション
膜３で覆われた半導体チップ１の少なくともワイヤボン
ディング部を除く領域上を、緻密な第１の樹脂膜４と気
泡を含む第２の樹脂膜５とにより順次覆った後、樹脂封
止６がなされた構成を有する。
表面の保護構造に関し、樹脂封止に際して、封止用樹脂
に含まれる硬度の高いフィラー粒子によって半導体チッ
プ表面に及ぼされるストレスを大幅に減衰させ、樹脂封
止型半導体装置の歩留り及び信頼性を向上することを目
的とする。 【構成】 回路パターン２が形成されパッシベーション
膜３で覆われた半導体チップ１の少なくともワイヤボン
ディング部を除く領域上を、緻密な第１の樹脂膜４と気
泡を含む第２の樹脂膜５とにより順次覆った後、樹脂封
止６がなされた構成を有する。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置、
特に樹脂封止型半導体装置における半導体チップ表面の
保護構造に関する。
特に樹脂封止型半導体装置における半導体チップ表面の
保護構造に関する。
【０００２】近年の半導体装置の高集積化に伴い、素子
が微細化され、半導体チップ上に形成される回路パター
ンの物理的強度が減少している。そのため、樹脂封止型
半導体装置においては、樹脂封止に際してのストレスか
ら上記回路パターンを保護してその歩留りや信頼性を高
めるために、樹脂封止される半導体チップ上を予め樹脂
膜で覆う構造が提案されているが、その効果が十分でな
く改善が望まれている。
が微細化され、半導体チップ上に形成される回路パター
ンの物理的強度が減少している。そのため、樹脂封止型
半導体装置においては、樹脂封止に際してのストレスか
ら上記回路パターンを保護してその歩留りや信頼性を高
めるために、樹脂封止される半導体チップ上を予め樹脂
膜で覆う構造が提案されているが、その効果が十分でな
く改善が望まれている。
【０００３】
【従来の技術】従来の樹脂封止型半導体装置における半
導体チップ表面の封止ストレスからの保護は、図４に示
す模式断面図のように、例えばアルミニウム(Al)配線52
が形成され、その上が例えば燐珪酸ガラス（ＰＳＧ）膜
と窒化シリコン（Si3N4)膜とからなるパッシベーション
膜53で覆われた前記半導体チップ51の表面に、ポリイミ
ド等の緻密な単層の樹脂膜54を形成した後に樹脂封止を
行うことによってなされていた。しかし緻密な樹脂膜は
可塑性に乏しいために、モールド樹脂56等により封止
（パッケージング）がなされる際、モールド樹脂等の中
にその熱抵抗を下げるために添加されているシリカ等の
高硬度を有するフィラーの粒子55の圧接によって上記保
護用樹脂膜54の表面に大きなストレス（Ｓ）が加わる
と、そのストレスが殆ど減衰せずに半導体チップ51の表
面に加わって半導体チップ表面の前記Al配線52等で形成
されている回路パターンを破壊したり、また保護用樹脂
膜54中にストレスが残りこの残留ストレスにより経時的
に回路パターンを劣化させるという問題が生じていた。
導体チップ表面の封止ストレスからの保護は、図４に示
す模式断面図のように、例えばアルミニウム(Al)配線52
が形成され、その上が例えば燐珪酸ガラス（ＰＳＧ）膜
と窒化シリコン（Si3N4)膜とからなるパッシベーション
膜53で覆われた前記半導体チップ51の表面に、ポリイミ
ド等の緻密な単層の樹脂膜54を形成した後に樹脂封止を
行うことによってなされていた。しかし緻密な樹脂膜は
可塑性に乏しいために、モールド樹脂56等により封止
（パッケージング）がなされる際、モールド樹脂等の中
にその熱抵抗を下げるために添加されているシリカ等の
高硬度を有するフィラーの粒子55の圧接によって上記保
護用樹脂膜54の表面に大きなストレス（Ｓ）が加わる
と、そのストレスが殆ど減衰せずに半導体チップ51の表
面に加わって半導体チップ表面の前記Al配線52等で形成
されている回路パターンを破壊したり、また保護用樹脂
膜54中にストレスが残りこの残留ストレスにより経時的
に回路パターンを劣化させるという問題が生じていた。
【０００４】
【発明が解決しようとする課題】そこで本発明は、モー
ルド樹脂等による封止（パッケージング）に際して、封
止用樹脂に含まれる硬度の高いフィラー粒子によって半
導体チップ表面に及ぼされるストレスを大幅に減衰させ
て、樹脂封止型半導体装置の歩留り及び信頼性を向上す
ることを目的とする。
ルド樹脂等による封止（パッケージング）に際して、封
止用樹脂に含まれる硬度の高いフィラー粒子によって半
導体チップ表面に及ぼされるストレスを大幅に減衰させ
て、樹脂封止型半導体装置の歩留り及び信頼性を向上す
ることを目的とする。
【０００５】
【課題を解決するための手段】上記課題の解決は、回路
パターンが形成されパッシベーション膜で覆われた半導
体チップの少なくともワイヤボンディング部を除く領域
上を、緻密な第１の樹脂膜と気泡を含む第２の樹脂膜と
により順次覆った後、樹脂封止がなされてなる本発明に
よる樹脂封止型半導体装置によって達成される。
パターンが形成されパッシベーション膜で覆われた半導
体チップの少なくともワイヤボンディング部を除く領域
上を、緻密な第１の樹脂膜と気泡を含む第２の樹脂膜と
により順次覆った後、樹脂封止がなされてなる本発明に
よる樹脂封止型半導体装置によって達成される。
【０００６】
【作用】図１は、本発明の原理説明用模式断面図であ
る。同図において、１は半導体チップ、２は回路パター
ンを模したAl配線、３は無機絶縁膜からなるパッシベー
ション膜、４は緻密な第１の樹脂膜、５は気泡を含む第
２の樹脂膜、６はモールド樹脂、７はモールド樹脂に含
まれる硬度の高いフィラー粒子を示す。
る。同図において、１は半導体チップ、２は回路パター
ンを模したAl配線、３は無機絶縁膜からなるパッシベー
ション膜、４は緻密な第１の樹脂膜、５は気泡を含む第
２の樹脂膜、６はモールド樹脂、７はモールド樹脂に含
まれる硬度の高いフィラー粒子を示す。
【０００７】本発明に係る樹脂封止型半導体装置におい
ては、図１に示すように、樹脂封止される半導体チップ
１のAl配線２等による回路パターンが形成されている表
面が、該表面に直に付着する緻密な第１の樹脂膜４とそ
の上に付着する気泡を含む第２の樹脂膜５とからなる２
層構造の表面保護用樹脂膜で覆われる。
ては、図１に示すように、樹脂封止される半導体チップ
１のAl配線２等による回路パターンが形成されている表
面が、該表面に直に付着する緻密な第１の樹脂膜４とそ
の上に付着する気泡を含む第２の樹脂膜５とからなる２
層構造の表面保護用樹脂膜で覆われる。
【０００８】これによって、例えば樹脂モールドによっ
て樹脂封止（パッケージング）がなされるに際に、モー
ルド樹脂中に熱抵抗を減少させるために混入されている
高硬度のフィラー粒子７が、チップ上に強く圧接されて
も、この圧接のストレス（Ｓ）は気泡を含み可塑性を有
する第２の樹脂膜６によって大部分吸収されて、緻密な
樹脂膜７を介しその下部のAl配線２等よりなる回路パタ
ーンに及ぼされるストレス（Ｓ′）は非常に軽微にな
る。従って樹脂封止過程における回路パターンの破損が
防止され歩留りが向上する。また、樹脂封止に際し上記
表面保護用の樹脂膜中にめり込んだフィラー粒子７によ
るストレスは、上記気泡を含み可塑性を有する樹脂膜５
中の気泡によって吸収されて上記樹脂膜５及び６内に残
留するストレスは大幅に減少する。従って、上記樹脂膜
５及び６内の残留ストレスに起因する経時的な回路パタ
ーンの劣化も防止されて、信頼性が向上する。
て樹脂封止（パッケージング）がなされるに際に、モー
ルド樹脂中に熱抵抗を減少させるために混入されている
高硬度のフィラー粒子７が、チップ上に強く圧接されて
も、この圧接のストレス（Ｓ）は気泡を含み可塑性を有
する第２の樹脂膜６によって大部分吸収されて、緻密な
樹脂膜７を介しその下部のAl配線２等よりなる回路パタ
ーンに及ぼされるストレス（Ｓ′）は非常に軽微にな
る。従って樹脂封止過程における回路パターンの破損が
防止され歩留りが向上する。また、樹脂封止に際し上記
表面保護用の樹脂膜中にめり込んだフィラー粒子７によ
るストレスは、上記気泡を含み可塑性を有する樹脂膜５
中の気泡によって吸収されて上記樹脂膜５及び６内に残
留するストレスは大幅に減少する。従って、上記樹脂膜
５及び６内の残留ストレスに起因する経時的な回路パタ
ーンの劣化も防止されて、信頼性が向上する。
【０００９】
【実施例】以下本発明を、図示実施例により具体的に説
明する。図２は本発明に係る樹脂封止型半導体装置の一
実施例の模式断面図で、図３は同半導体装置の一実施例
に係る製造工程断面図である。
明する。図２は本発明に係る樹脂封止型半導体装置の一
実施例の模式断面図で、図３は同半導体装置の一実施例
に係る製造工程断面図である。
【００１０】全図を通じ同一対象物は同一符合で示す。
本発明に係る樹脂封止型半導体装置の一実施例を示す図
１において、11は半導体チップ、12S はAl配線等よりな
る回路パターン、12P はボンディングパッド、13はＰＳ
Ｇ膜及びSi3N4 膜からなる無機質パッシベーション膜、
14は緻密な第１のポリイミド膜、15は気泡を含む第２の
ポリイミド膜、16はモールド樹脂、17はフィラーとして
含有するシリカ粒子、18はリードフレームのチップステ
ージ、19はリードフレームの外部リード、20は導電性接
着材、21は金（Au)等よりなるボンディングワイヤ、22
は樹脂パッケージを示す。
本発明に係る樹脂封止型半導体装置の一実施例を示す図
１において、11は半導体チップ、12S はAl配線等よりな
る回路パターン、12P はボンディングパッド、13はＰＳ
Ｇ膜及びSi3N4 膜からなる無機質パッシベーション膜、
14は緻密な第１のポリイミド膜、15は気泡を含む第２の
ポリイミド膜、16はモールド樹脂、17はフィラーとして
含有するシリカ粒子、18はリードフレームのチップステ
ージ、19はリードフレームの外部リード、20は導電性接
着材、21は金（Au)等よりなるボンディングワイヤ、22
は樹脂パッケージを示す。
【００１１】この実施例の樹脂封止型半導体装置は、図
２のように、回路パターン12S が形成され、ボンディン
グパッド12P 部を除く領域上が無機質パッシベーション
膜13で覆わた半導体チップ11上に、前記ボンディングパ
ッド12P 上を除いて、前記無機質パッシベーション膜13
上に直に付着する厚さ２〜３μｍ程度の緻密な第１のポ
リイミド膜14とその上に付着する厚さ２〜３μｍ程度の
気泡を含む第２のポリイミド膜15とからなる２層の樹脂
膜で覆われてなる半導体チップが用いられている。そし
て通常通り、上記半導体チップが、リードフレームのチ
ップステージ18上に例えば導電性接着材によって固着さ
れ、そのボンディングパッド12Pがリードフレームの外
部リード19とボンディングワイヤ21により接続され、例
えば粒径２μｍ程度のシリカ粒子17をフィラーとして含
んだエポキシ等のモールド樹脂16によって樹脂モールド
（パッケージング）された構造を有する。
２のように、回路パターン12S が形成され、ボンディン
グパッド12P 部を除く領域上が無機質パッシベーション
膜13で覆わた半導体チップ11上に、前記ボンディングパ
ッド12P 上を除いて、前記無機質パッシベーション膜13
上に直に付着する厚さ２〜３μｍ程度の緻密な第１のポ
リイミド膜14とその上に付着する厚さ２〜３μｍ程度の
気泡を含む第２のポリイミド膜15とからなる２層の樹脂
膜で覆われてなる半導体チップが用いられている。そし
て通常通り、上記半導体チップが、リードフレームのチ
ップステージ18上に例えば導電性接着材によって固着さ
れ、そのボンディングパッド12Pがリードフレームの外
部リード19とボンディングワイヤ21により接続され、例
えば粒径２μｍ程度のシリカ粒子17をフィラーとして含
んだエポキシ等のモールド樹脂16によって樹脂モールド
（パッケージング）された構造を有する。
【００１２】この構造においては、樹脂モールドに際
し、モールド樹脂16中にフィラーとして含まれる高硬度
を有するシリカ粒子17によって半導体チップ11に向かっ
て及ぼされるストレスは、半導体チップ11の最上部に形
成された気泡を含む第２のポリイミド膜15中の気泡によ
って吸収されるので、半導体チップ11に形成されている
回路パターン12S に直に大きなストレスを及ぼすことが
なくなり、樹脂モールド工程における特性劣化による歩
留り低下は防止される。また樹脂モールドに際し気泡を
含む第２のポリイミド膜15にめり込んだ上記シリカ粒子
17によって及ぼされるストレスも、このポリイミド膜15
中に含まれる気泡によって吸収されるので、ポリイミド
膜15及び14中に上記シリカ粒子17によるストレスが残留
することもなくなり、この残留ストレスによる、経時的
な回路パターン12S の性能劣化による信頼性の低下も防
止される。
し、モールド樹脂16中にフィラーとして含まれる高硬度
を有するシリカ粒子17によって半導体チップ11に向かっ
て及ぼされるストレスは、半導体チップ11の最上部に形
成された気泡を含む第２のポリイミド膜15中の気泡によ
って吸収されるので、半導体チップ11に形成されている
回路パターン12S に直に大きなストレスを及ぼすことが
なくなり、樹脂モールド工程における特性劣化による歩
留り低下は防止される。また樹脂モールドに際し気泡を
含む第２のポリイミド膜15にめり込んだ上記シリカ粒子
17によって及ぼされるストレスも、このポリイミド膜15
中に含まれる気泡によって吸収されるので、ポリイミド
膜15及び14中に上記シリカ粒子17によるストレスが残留
することもなくなり、この残留ストレスによる、経時的
な回路パターン12S の性能劣化による信頼性の低下も防
止される。
【００１３】上記実施例に用いた緻密な第１のポリイミ
ド膜14と気泡を含む第２のポリイミド膜15とよりなる２
層構造の表面保護用樹脂膜を有する半導体チップは、例
えば下記に示す方法により形成される。
ド膜14と気泡を含む第２のポリイミド膜15とよりなる２
層構造の表面保護用樹脂膜を有する半導体チップは、例
えば下記に示す方法により形成される。
【００１４】図３(a) 参照 即ち、半導体素子の形成が終わり、Al配線等による回路
パターン12S及びボンディングパッド12P の形成が完了
し、通常通りダイシングライン23の部分を除く上面が前
記ＰＳＧ膜及びSi3N4 膜からなる無機質パッシベーショ
ン膜13で覆われてなる半導体基板111の全面上に、例え
ばN-メチルピロリドン等の溶媒に溶解してなるポリイミ
ド液をスピンコート法により所要の厚さに塗布し、この
塗布膜に例えば 120℃,1.5分、 150℃,1.5分のステップ
乾燥処理を施して、厚さ２μｍ程度の緻密なポリイミド
膜14を形成する。なお、ダイシングライン23上のパッシ
ベーション膜13の除去は、後に行われるワイヤボンディ
ング用開孔の形成の際に同時に行うこともある。
パターン12S及びボンディングパッド12P の形成が完了
し、通常通りダイシングライン23の部分を除く上面が前
記ＰＳＧ膜及びSi3N4 膜からなる無機質パッシベーショ
ン膜13で覆われてなる半導体基板111の全面上に、例え
ばN-メチルピロリドン等の溶媒に溶解してなるポリイミ
ド液をスピンコート法により所要の厚さに塗布し、この
塗布膜に例えば 120℃,1.5分、 150℃,1.5分のステップ
乾燥処理を施して、厚さ２μｍ程度の緻密なポリイミド
膜14を形成する。なお、ダイシングライン23上のパッシ
ベーション膜13の除去は、後に行われるワイヤボンディ
ング用開孔の形成の際に同時に行うこともある。
【００１５】図３(b) 参照 次いで上記基板上に再び同様の条件でポリイミド液を塗
布し、例えば 150℃、３分の急速乾燥を行い、上記緻密
な第１のポリイミド膜14上に厚さ２μｍ程度の気泡を含
んだ第２のポリイミド膜15を形成する。
布し、例えば 150℃、３分の急速乾燥を行い、上記緻密
な第１のポリイミド膜14上に厚さ２μｍ程度の気泡を含
んだ第２のポリイミド膜15を形成する。
【００１６】図３(c) 参照 次いで上記気泡を含む第２のポリイミド膜15を有する半
導体基板上111 上に例えば２μｍ程度の厚さに例えばノ
ボラック系のポジレジスト膜24を塗布し、次いでボンデ
ィングパッド12P 及びダイシングライン23の上部に露光
を行い、次いで例えばエチルセルソルブアセテートによ
り現像を行う。ここで、上記レジスト膜23の露光部に開
孔125A、125B、125C、125D等が形成され、且つその下部
の第１、第２のポリイミド膜14、15にも開孔125A、125
B、125C、125D等が形成される。
導体基板上111 上に例えば２μｍ程度の厚さに例えばノ
ボラック系のポジレジスト膜24を塗布し、次いでボンデ
ィングパッド12P 及びダイシングライン23の上部に露光
を行い、次いで例えばエチルセルソルブアセテートによ
り現像を行う。ここで、上記レジスト膜23の露光部に開
孔125A、125B、125C、125D等が形成され、且つその下部
の第１、第２のポリイミド膜14、15にも開孔125A、125
B、125C、125D等が形成される。
【００１７】図３(d) 参照 次いで、上記ポジレジスト膜24をマスクにし弗素系のガ
スによるリアクティブイオンエッチング処理を行い、無
機質パッシベーション膜13にダイシングライン23及びボ
ンディングパッド12P を表出する開孔を形成し、次いで
レジスト膜24を除去し、洗浄を行った後、この基板を 3
50〜400 ℃に加熱して第１のポリイミド膜14と第２のポ
リイミド膜15のキュアーを行う。
スによるリアクティブイオンエッチング処理を行い、無
機質パッシベーション膜13にダイシングライン23及びボ
ンディングパッド12P を表出する開孔を形成し、次いで
レジスト膜24を除去し、洗浄を行った後、この基板を 3
50〜400 ℃に加熱して第１のポリイミド膜14と第２のポ
リイミド膜15のキュアーを行う。
【００１８】ここで、半導体基板111 上に積層されてい
るパッシベーション膜13、緻密な第１のポリイミド膜14
及び気泡を有する第２のポリイミド膜15に、ダイシング
ライン23を表出する開孔25A 、25D 等及びボンディング
パッド12P を表出する開孔25B 、25C 等を有する半導体
基板111 が形成される。
るパッシベーション膜13、緻密な第１のポリイミド膜14
及び気泡を有する第２のポリイミド膜15に、ダイシング
ライン23を表出する開孔25A 、25D 等及びボンディング
パッド12P を表出する開孔25B 、25C 等を有する半導体
基板111 が形成される。
【００１９】図３(e) 参照 次いで、上記半導体基板基板111 をダイシングライン23
でダイシングし、回路パターン12S が形成され、ボンデ
ィングパッド12P 部を除く領域上が無機質パッシベーシ
ョン膜13で覆われ、且つ前記ボンディングパッド12P 上
を除いて、前記無機質パッシベーション膜13上が厚さ２
〜３μｍ程度の緻密な第１のポリイミド膜14と厚さ２〜
３μｍ程度の気泡を含む第２のポリイミド膜15とにより
順次覆われた前記実施例に係る半導体チップが完成す
る。
でダイシングし、回路パターン12S が形成され、ボンデ
ィングパッド12P 部を除く領域上が無機質パッシベーシ
ョン膜13で覆われ、且つ前記ボンディングパッド12P 上
を除いて、前記無機質パッシベーション膜13上が厚さ２
〜３μｍ程度の緻密な第１のポリイミド膜14と厚さ２〜
３μｍ程度の気泡を含む第２のポリイミド膜15とにより
順次覆われた前記実施例に係る半導体チップが完成す
る。
【００２０】なお本発明において、半導体チップ上を覆
う緻密な第１の樹脂膜及び気泡を有する第２の樹脂膜
は、上記ポリイミドに限らず、弗素樹脂、エポキシ樹脂
等により形成してもよい。
う緻密な第１の樹脂膜及び気泡を有する第２の樹脂膜
は、上記ポリイミドに限らず、弗素樹脂、エポキシ樹脂
等により形成してもよい。
【００２１】また本発明の構造はモールド封止に限ら
ず、キャステイング封止、ポッティング封止にも適用さ
れる。
ず、キャステイング封止、ポッティング封止にも適用さ
れる。
【００２２】
【発明の効果】以上実施例に示したように、本発明に係
る構造においては、モールド等の樹脂封止に際し、封止
用樹脂中に含まれる高硬度のフィラー粒子によって半導
体チップに向かって及ぼされる強いストレスは、半導体
チップの最上部に形成された気泡を含む第２のポリイミ
ド膜中の気泡によって吸収されるので、半導体チップに
形成されている回路パターンに直に大きなストレスを及
ぼすことがなくなり、樹脂封止工程における特性劣化に
よる歩留り低下は防止される。また樹脂封止に際し気泡
を含む第２のポリイミド膜にめり込んだ上記フィラー粒
子によって及ぼされるストレスも、このポリイミド膜中
に含まれる気泡によって吸収されるので、ポリイミド膜
中にストレスが残留することもなくなり、この残留スト
レスによる、経時的な回路パターン12S の性能劣化によ
る信頼性の低下も防止される。
る構造においては、モールド等の樹脂封止に際し、封止
用樹脂中に含まれる高硬度のフィラー粒子によって半導
体チップに向かって及ぼされる強いストレスは、半導体
チップの最上部に形成された気泡を含む第２のポリイミ
ド膜中の気泡によって吸収されるので、半導体チップに
形成されている回路パターンに直に大きなストレスを及
ぼすことがなくなり、樹脂封止工程における特性劣化に
よる歩留り低下は防止される。また樹脂封止に際し気泡
を含む第２のポリイミド膜にめり込んだ上記フィラー粒
子によって及ぼされるストレスも、このポリイミド膜中
に含まれる気泡によって吸収されるので、ポリイミド膜
中にストレスが残留することもなくなり、この残留スト
レスによる、経時的な回路パターン12S の性能劣化によ
る信頼性の低下も防止される。
【図面の簡単な説明】
【図１】 本発明の原理説明用模式断面図
【図２】 本発明の一実施例の模式断面図
【図３】 本発明の一実施例に係る製造工程断面図
【図４】 従来構造の模式断面図
１ 半導体チップ ２ 回路パターンを模したAl配線 ３ 無機絶縁膜からなるパッシベーション膜 ４ 緻密な第１の樹脂膜 ５ 気泡を含む第２の樹脂膜 ６ モールド樹脂 ７ 硬度の高いフィラー粒子
Claims (2)
- 【請求項１】 回路パターンが形成されパッシベーショ
ン膜で覆われた半導体チップの少なくともワイヤボンデ
ィング部を除く領域上を、緻密な第１の樹脂膜と気泡を
含む第２の樹脂膜とにより順次覆った後、樹脂封止がな
されてなることを特徴とする樹脂封止型半導体装置。 - 【請求項２】 前記緻密な第１の樹脂膜及び気泡を有す
る第２の樹脂膜がポリイミド樹脂よりなることを特徴と
する請求項１記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24208091A JPH0582679A (ja) | 1991-09-20 | 1991-09-20 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24208091A JPH0582679A (ja) | 1991-09-20 | 1991-09-20 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582679A true JPH0582679A (ja) | 1993-04-02 |
Family
ID=17083991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24208091A Withdrawn JPH0582679A (ja) | 1991-09-20 | 1991-09-20 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582679A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332576A (ja) * | 2005-04-25 | 2006-12-07 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
| CN113764382A (zh) * | 2020-06-02 | 2021-12-07 | 苏州敏芯微电子技术股份有限公司 | 封装方法、晶片、器件、待封装的芯片结构及其制造方法 |
| CN114420867A (zh) * | 2022-01-11 | 2022-04-29 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
-
1991
- 1991-09-20 JP JP24208091A patent/JPH0582679A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332576A (ja) * | 2005-04-25 | 2006-12-07 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
| CN113764382A (zh) * | 2020-06-02 | 2021-12-07 | 苏州敏芯微电子技术股份有限公司 | 封装方法、晶片、器件、待封装的芯片结构及其制造方法 |
| CN114420867A (zh) * | 2022-01-11 | 2022-04-29 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4705784B2 (ja) | イメージセンサデバイスの製造方法 | |
| JP5095114B2 (ja) | 固体撮像装置の製造方法 | |
| JPH05190584A (ja) | 接着性を改善したトランスファ成形された半導体パッケージ | |
| US20050037537A1 (en) | Method for manufacturing semiconductor devices | |
| US8058677B2 (en) | Stress buffer layer for ferroelectric random access memory | |
| US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
| JP3756689B2 (ja) | 半導体装置及びその製造方法 | |
| KR20220136153A (ko) | 검출 장치 및 검출 장치의 제조 방법 | |
| JP2002110721A (ja) | 半導体装置の製造方法 | |
| JP3485513B2 (ja) | 半導体装置の製造方法 | |
| JPH0582679A (ja) | 樹脂封止型半導体装置 | |
| WO1999049512A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4649792B2 (ja) | 半導体装置 | |
| JP3468386B2 (ja) | 半導体装置の製造方法 | |
| JP3741670B2 (ja) | 半導体装置の製造方法 | |
| JPH0345542B2 (ja) | ||
| US20240395731A1 (en) | Electronic device with a reinforcing layer | |
| US20090283896A1 (en) | Package structure and method | |
| JPH05326618A (ja) | 半導体装置 | |
| CN201134426Y (zh) | 芯片封装结构 | |
| JP3468406B2 (ja) | 半導体装置の実装方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPS6163042A (ja) | 樹脂封止半導体装置 | |
| JPH0846094A (ja) | 半導体装置およびその製造方法 | |
| JP4230833B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |