JPH05136332A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05136332A
JPH05136332A JP3300612A JP30061291A JPH05136332A JP H05136332 A JPH05136332 A JP H05136332A JP 3300612 A JP3300612 A JP 3300612A JP 30061291 A JP30061291 A JP 30061291A JP H05136332 A JPH05136332 A JP H05136332A
Authority
JP
Japan
Prior art keywords
semiconductor device
carrier tape
semiconductor
film carrier
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3300612A
Other languages
Japanese (ja)
Inventor
Tomonori Nishino
友規 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3300612A priority Critical patent/JPH05136332A/en
Publication of JPH05136332A publication Critical patent/JPH05136332A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 占有面積に対する集積密度を高くし、配線密
度を低くできる半導体装置を得る。 【構成】 第1の半導体チップ7から引き出された第1
のフィルムキャリアテープ1の第1のアウターリード1
0をコの字状に折り曲げ、第1のベースフィルム2に対
向するように貼り合わせ、第1のベースフィルム2に上
に形成された裏面パターン15に第2の半導体チップ1
7を接続した第2のアウターリード21の一部を接合す
る。
(57) [Abstract] [Purpose] To obtain a semiconductor device capable of increasing the integration density with respect to the occupied area and reducing the wiring density. [Structure] First semiconductor chip extracted from first semiconductor chip 7
Film carrier tape 1 of the first outer lead 1
0 is bent in a U shape and is attached so as to face the first base film 2, and the second semiconductor chip 1 is formed on the back surface pattern 15 formed on the first base film 2.
A part of the second outer lead 21 to which 7 is connected is joined.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置、特に複数
の半導体チップをフィルムキャリアテープを用いて接合
し、樹脂封止した半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a plurality of semiconductor chips are bonded together using a film carrier tape and sealed with resin.

【0002】[0002]

【従来の技術】樹脂封止型半導体装置は一般に一個の半
導体チップを樹脂封止したもので、この樹脂封止した半
導体記憶装置や半導体制御装置などの半導体装置を、マ
ザーボードと呼ばれるプリント配線板に平面的に配置し
て実装していた。また、フィルムキャリアテープに接続
された一個の半導体チップを樹脂封止した半導体記憶装
置をプリント配線板に複数個立体的に積重ねて実装する
技術が特開平2−134859号公報において開示され
ている。
2. Description of the Related Art Generally, a resin-encapsulated semiconductor device is obtained by encapsulating a single semiconductor chip with a resin. The resin-encapsulated semiconductor device such as a semiconductor memory device or a semiconductor controller is mounted on a printed wiring board called a mother board. It was mounted on a plane. Further, Japanese Unexamined Patent Publication No. 2-134859 discloses a technique for three-dimensionally stacking and mounting a plurality of semiconductor memory devices in which one semiconductor chip connected to a film carrier tape is resin-sealed on a printed wiring board.

【0003】ところで、樹脂封止型半導体装置から引き
出される各配線がプリント配線板に占める割合は、近年
ますます大きくなる傾向にある。特にデータバスが多ビ
ット化する程データ線が、メモリが大容量化する程アド
レス線の数が増えるのでその傾向が強くなる。一方、樹
脂封止型半導体装置搭載の電子機器には一般に小型化が
要求され、配線はますます高密度化される。したがっ
て、プリント配線板の配線パターンはますます長く、か
つ、ますます細くせざるを得なくなり、回路の高速化、
耐ノイズ性の向上が制約される。また、特開平2−13
4859号公報において開示された複数個の樹脂封止型
半導体装置を立体的に積重ねて実装する技術において
は、個々の半導体チップをトランスファーモールドによ
る樹脂封止を行いにくく、樹脂肉厚が薄いために、樹脂
封止型半導体装置の信頼性の向上が制約される。
By the way, in recent years, the proportion of each wiring drawn out from the resin-sealed semiconductor device in the printed wiring board tends to increase more and more. In particular, as the data bus has more bits, the number of data lines increases, and as the capacity of the memory increases, the number of address lines increases. On the other hand, electronic equipment equipped with a resin-encapsulated semiconductor device is generally required to be downsized, and the wiring density is further increased. Therefore, the wiring pattern of the printed wiring board must be made longer and thinner, and the circuit speed must be increased.
Improvement of noise resistance is restricted. In addition, Japanese Patent Laid-Open No. 2-13
In the technique of stacking and mounting a plurality of resin-sealed semiconductor devices three-dimensionally disclosed in Japanese Patent No. 4859, it is difficult to perform resin molding of individual semiconductor chips by transfer molding, and the resin wall thickness is thin. However, improvement in reliability of the resin-sealed semiconductor device is restricted.

【0004】本発明は、先に述べたような課題を解決す
べく為されたものであり、占有面積に対する集積密度を
高くし、半導体装置を搭載するプリント配線板の小型
化、配線密度の緩和を可能とし、同時に信頼性の高い半
導体装置を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and increases the integration density with respect to the occupied area, downsizes a printed wiring board on which a semiconductor device is mounted, and relaxes the wiring density. It is an object of the present invention to provide a highly reliable semiconductor device.

【0005】[0005]

【課題を解決するための手段】本発明の半導体装置は、
第1のフィルムキャリアテープに第1の半導体チップを
電気的に接続し、第1のフィルムキャリアテープに開口
を設けた第1の半導体装置と、別体の第2のフィルムキ
ャリアテープに第2の半導体チップを電気的に接続し、
第2のフィルムキャリアテープのアウターリードの一部
をコの字状に折り曲げ、ベースフィルムを対抗するよう
に貼り合わせた第2の半導体装置を、開口において合金
接合し、樹脂封止したことを特徴とする。
The semiconductor device of the present invention comprises:
The first semiconductor chip is electrically connected to the first film carrier tape, and the first semiconductor device having the opening formed in the first film carrier tape and the second film carrier tape provided separately from the first semiconductor device. Electrically connecting the semiconductor chips,
A second semiconductor device in which a part of the outer lead of the second film carrier tape is bent in a U-shape, and the base film is attached so as to face the second semiconductor device is alloy-bonded in the opening and resin-sealed. And

【0006】[0006]

【作用】すなわち、第1の半導体チップをインナーリー
ドに電気的に接続した第1の半導体装置において、アウ
ターリードの一部を折り曲げて、片面配線の第1のフィ
ルムキャリアテープから裏面パターンを形成し、この裏
面パターンと、第2の半導体チップを第2のフィルムキ
ャリアテープのインナーリードに電気的に接続した第2
の半導体装置のベースフィルムに設けた開口をまたぐ表
面パターンとを合金接合することにより、第1の半導体
装置と第2の半導体装置をフィルムキャリアテープ状態
で一体化できるようになる。そして、フィルムキャリア
テープ状態で一体化された第1の半導体装置と第2の半
導体装置をトランスファーモールドによる樹脂封止を行
うことができるようになり、半導体装置の信頼性を高め
ることができる。
In other words, in the first semiconductor device in which the first semiconductor chip is electrically connected to the inner leads, a part of the outer leads is bent to form a back surface pattern from the first film carrier tape with single-sided wiring. , The second pattern in which this back surface pattern and the second semiconductor chip are electrically connected to the inner leads of the second film carrier tape.
By alloy-bonding the surface pattern formed on the base film of the semiconductor device to the opening, the first semiconductor device and the second semiconductor device can be integrated in a film carrier tape state. Then, the first semiconductor device and the second semiconductor device integrated in the film carrier tape state can be resin-sealed by transfer molding, and the reliability of the semiconductor device can be improved.

【0007】[0007]

【実施例】以下、本発明の半導体装置を図示実施例にも
とづいて説明する。図1および図2は本発明の半導体装
置の第1の実施例を示すもので、図1は分解斜視図、図
2は断面図である。図1において、1は第1のフィルム
キャリアテープ、2は第1のフィルムキャリアテープ1
の第1のベースフィルムで、例えばポリイミド樹脂から
なる。3、3─は第1のベースフィルム2の表面に形成
された銅薄膜のリード、4は第1のベースフィルム2に
形成されたデバイスホールである。リード3、3─はデ
バイスホール4の第1のフィルムキャリアテープ1の長
手方向の相対する辺の近傍からフィルムキャリアテープ
端へとほぼ平行に伸びるように形成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The semiconductor device of the present invention will be described below with reference to the illustrated embodiments. 1 and 2 show a first embodiment of a semiconductor device of the present invention. FIG. 1 is an exploded perspective view and FIG. 2 is a sectional view. In FIG. 1, 1 is a first film carrier tape, 2 is a first film carrier tape 1
Is a first base film made of, for example, a polyimide resin. 3 and 3 are leads of a copper thin film formed on the surface of the first base film 2, and 4 is a device hole formed in the first base film 2. The leads 3 and 3 are formed so as to extend from the vicinity of the sides of the device hole 4 opposite to each other in the longitudinal direction of the first film carrier tape 1 to the ends of the film carrier tape substantially in parallel.

【0008】リード3、3─は、デバイスホール4の端
面から内側にそのまま突設せしめられた第1のインナー
リード5、5─を形成している。この第1のインナーリ
ード5、5─は例えば金からなる突起電極6、6─を介
して、デバイスホール4に収められた第1の半導体チッ
プ7上のパッド電極(図示せず)と電気的に接続して、
第1の半導体装置8として機能するように構成される。
また、リード3、3─の他端側は、第1のベースフィル
ム2に形成されたアウターリード孔9をまたぐようにフ
ィルムキャリアテープ1の端部近傍まで引き延ばされて
おり、アウターリード孔9に形成されたリード3、3─
が本発明の半導体装置の第1のアウターリード10、1
0─になる。図1中の一点鎖線枠は樹脂封止部11の形
成する部位を示しており、樹脂封止後にアウターリード
孔9において所定の長さの第1のアウターリード10と
なるようにリード3は切断される。なお、第1のベース
フィルム2を支持するサポートフィルム12も、樹脂封
止後に切断される。
The leads 3, 3-form first inner leads 5, 5-which are provided so as to project inward from the end faces of the device holes 4 as they are. The first inner leads 5 and 5− are electrically connected to a pad electrode (not shown) on the first semiconductor chip 7 housed in the device hole 4 through the protruding electrodes 6 and 6− made of gold, for example. Connect to
It is configured to function as the first semiconductor device 8.
The other ends of the leads 3 and 3 are extended to the vicinity of the ends of the film carrier tape 1 so as to straddle the outer lead holes 9 formed in the first base film 2, and the outer lead holes are formed. Leads 3 and 3 formed on 9
Are the first outer leads 10 and 1 of the semiconductor device of the present invention.
It becomes 0-. The dashed-dotted line frame in FIG. 1 indicates a portion formed by the resin sealing portion 11. The lead 3 is cut so that the outer lead hole 9 becomes the first outer lead 10 having a predetermined length after the resin sealing. To be done. The support film 12 supporting the first base film 2 is also cut after the resin sealing.

【0009】ここで、第1のインナーリード5と第1の
アウタリード10の間の第1のベースフィルム2には、
開口13が形成されており、この開口13をまたぐリー
ド3、3─がつぎに述べる第2の半導体装置14に形成
された裏面パターン15と合金接合される。
Here, in the first base film 2 between the first inner lead 5 and the first outer lead 10,
An opening 13 is formed, and the leads 3, 3 that cross the opening 13 are alloy-bonded to the back surface pattern 15 formed on the second semiconductor device 14 described below.

【0010】つぎに、第2の半導体装置14について、
図3および図4にもとづいて説明する。図3および図4
は第2の半導体装置14の説明図であり、それぞれAは
平面図、Bは断面図である。第2の半導体装置14は、
別体の第2のフィルムキャリアテープ16と第2の半導
体チップ17とから構成することができる。この第2の
フィルムキャリアテープ16の第2のベースフィルム1
8に形成されたリード3、3─は、前述の第1の半導体
装置8をなすリード3、3─とほぼ同一設計になってい
る。これは、第1の半導体チップ7と第2の半導体チッ
プ16に、例えばミラー反転、すなわち線対称の回路形
成面を有する半導体記憶素子チップを用いたとき、アド
レス線、入出力データ線、電源線、制御線(但しチップ
選択線を除く)が共通にすることができるために、第1
のフィルムキャリアテープ1と第2のフィルムキャリア
テープ16のリードを互いに接合できるようにするため
である。第2の半導体チップ17は、突起電極を介し
て、第2のフィルムキャリアテープ16の第2のインナ
ーリード19と接続されており、第2のベースフィルム
18に形成されたデバイスホール20は第1のフィルム
キャリアテープ1のデバイスホール4と同一の大きさと
なっている。
Next, regarding the second semiconductor device 14,
A description will be given based on FIGS. 3 and 4. 3 and 4
3A and 3B are explanatory views of the second semiconductor device 14, where A is a plan view and B is a cross-sectional view. The second semiconductor device 14 is
It can be composed of the second film carrier tape 16 and the second semiconductor chip 17 which are separate bodies. The second base film 1 of this second film carrier tape 16
The leads 3, 3 formed on the lead 8 have substantially the same design as the leads 3, 3 forming the first semiconductor device 8 described above. This is because when semiconductor memory element chips having, for example, mirror inversion, that is, a line-symmetrical circuit forming surface are used for the first semiconductor chip 7 and the second semiconductor chip 16, address lines, input / output data lines, and power supply lines are used. Since the control lines (excluding the chip selection line) can be made common, the first
This is because the leads of the film carrier tape 1 and the second film carrier tape 16 can be joined to each other. The second semiconductor chip 17 is connected to the second inner leads 19 of the second film carrier tape 16 via the protruding electrodes, and the device hole 20 formed in the second base film 18 is the first hole. It has the same size as the device hole 4 of the film carrier tape 1.

【0011】また、第2のベースフィルム18からフィ
ルムキャリアテープ端近傍まで引き延ばされた第2のア
ウターリード21の中間部には棒状ベースフィルム18
が形成され、この棒状ベースフィルム18は不要なサポ
ーフィルム12を切断することにより得られる。そし
て、不要な第2のアウターリード21は、棒状ベースフ
ィルム18の端部で切断されている。この後、さらに不
要なサポートフィルム12を切断されることにより、第
2の半導体装置14をなす主部がフィルムキャリアテー
プから切り出される。このようにして得られた第2の半
導体装置14の主部は、つぎに第2のアウターリード2
1の一部が90ずつ折り曲げられ、インナーリード側の
ベースフィルムとアウターリード側の棒状ベースフィル
ム18を対向させるようにエポキシ系接着剤を用いて接
着せしめられ、図4A、Bに示すような第2の半導体装
置14が得られる。
Further, the rod-shaped base film 18 is provided in the middle portion of the second outer lead 21 extended from the second base film 18 to the vicinity of the end of the film carrier tape.
Is formed, and the rod-shaped base film 18 is obtained by cutting the unnecessary support film 12. The unnecessary second outer lead 21 is cut at the end of the rod-shaped base film 18. After that, the unnecessary support film 12 is further cut, so that the main portion forming the second semiconductor device 14 is cut out from the film carrier tape. The main part of the second semiconductor device 14 obtained in this way is then the second outer lead 2
A part of 1 is bent by 90, and the base film on the inner lead side and the rod-shaped base film 18 on the outer lead side are bonded with an epoxy adhesive so as to face each other. The second semiconductor device 14 is obtained.

【0012】この第2の半導体装置14では、第2のフ
ィルムキャリアテープ16の片面主面上に形成されたリ
ード3は主面とは反対側の裏面にまで引き延ばされるこ
とになり、前述の棒状ベースフィルム18上に裏面パタ
ーン15が形成される。
In the second semiconductor device 14, the leads 3 formed on the one-side main surface of the second film carrier tape 16 are extended to the back surface opposite to the main surface. The back surface pattern 15 is formed on the rod-shaped base film 18.

【0013】この裏面パターン15は、第2の半導体装
置14を裏返しにし、第1の半導体チップ7と第2の半
導体チップが背中合わせになるようにして、前述したよ
うに第1のフィルムキャリアテープ1の開口13に形成
されたリード3に合金接合される。そして、裏面パター
ン15が形成された棒状ベースフィルム18は第1のフ
ィルムキャリアテープの開口13の中に収納される。な
お、このように第2の半導体装置14を合金接合により
フィルムキャリアテープ状態の第1の半導体装置7へ一
体化させた後に、既に説明したとおりフィルムキャリア
状態でトランスファーモールドによる樹脂封止がなさ
れ、サポートフィルム12および第1のアウターリード
10から切り離すことにより、本発明の半導体装置が完
成する。
The back surface pattern 15 turns the second semiconductor device 14 over so that the first semiconductor chip 7 and the second semiconductor chip are back-to-back, and as described above, the first film carrier tape 1 is formed. It is alloy-bonded to the lead 3 formed in the opening 13. Then, the rod-shaped base film 18 on which the back surface pattern 15 is formed is housed in the opening 13 of the first film carrier tape. In addition, after the second semiconductor device 14 is integrated with the first semiconductor device 7 in the film carrier tape state by alloy joining in this manner, resin sealing by transfer molding is performed in the film carrier state as described above. By separating from the support film 12 and the first outer lead 10, the semiconductor device of the present invention is completed.

【0014】なお、第1のフィルムキャリアテープ1お
よび第2のフィルムキャリアテープ16には、その表面
を保護するための光感光性のソルダレジスト(図示せ
ず)がコーティングされており、樹脂封止時の樹脂漏れ
およびリードのマイグレーションを防いでいる。また、
ソルダレジストから露出したリード3、すなわち、第1
のインナーリード5、第2のインナーリード19、第1
のアウターリード10、第2のアウターリード21およ
び裏面パターン15には、金メッキ膜が施されている。
The first film carrier tape 1 and the second film carrier tape 16 are coated with a photo-sensitive solder resist (not shown) for protecting their surfaces, and resin sealing is performed. It prevents resin leakage and lead migration at the time. Also,
The lead 3 exposed from the solder resist, that is, the first
Inner lead 5, second inner lead 19, first
The outer leads 10, the second outer leads 21, and the back surface pattern 15 are coated with a gold plating film.

【0015】このような半導体装置によれば、2つの第
1の半導体チップ7および第2の半導体チップ17を背
中合わせに配置してトランスファーモールドによる樹脂
封止をしているので、半導体装置の占有面積を広くする
ことなくマルチチップ化して半導体装置の回路集積密度
を高めることができる。そして、半導体装置内部の第1
の半導体チップ7および第2の半導体チップ17との間
における電気的な接続は、樹脂封止部11の内部で行わ
れることになり、半導体装置を搭載するプリント配線板
の配線で行う必要はない。したがって、プリント配線板
を大型に、その配線長を長くすることなく、また、配線
密度を高くすることなく大容量の回路を実装できる。ま
た、トランスファーモールドの樹脂封止が行えることに
なり、半導体装置の信頼性を高めることができる。
According to such a semiconductor device, since the two first semiconductor chips 7 and the second semiconductor chips 17 are arranged back to back and resin-molded by transfer molding, the area occupied by the semiconductor device is large. It is possible to increase the circuit integration density of the semiconductor device by making it into a multi-chip without widening. The first inside of the semiconductor device
The electrical connection between the semiconductor chip 7 and the second semiconductor chip 17 is performed inside the resin sealing portion 11, and it is not necessary to use the wiring of the printed wiring board on which the semiconductor device is mounted. .. Therefore, a large-capacity circuit can be mounted without enlarging the wiring length and increasing the wiring density of the printed wiring board. Further, resin molding of the transfer mold can be performed, and the reliability of the semiconductor device can be improved.

【0016】つぎに、本発明の半導体装置の第1の実施
例の変形例について図5にもとづいて説明する。図5は
第1の実施例の変形例の断面図である。本変形例では、
既に説明した第1の実施例における第1の半導体チップ
7の半導体記憶素子チップの代わりに半導体制御素子チ
ップを適用した例を示している。すなわち、半導体記憶
素子の記憶容量のみを大きくするのではなく、半導体制
御素子チップと半導体記憶素子チップを一つの半導体装
置内に一体化させて、大容量の記憶容量をもつ制御素子
を構成させた例である。
Next, a modified example of the first embodiment of the semiconductor device of the present invention will be described with reference to FIG. FIG. 5 is a sectional view of a modification of the first embodiment. In this modification,
An example is shown in which a semiconductor control element chip is applied instead of the semiconductor memory element chip of the first semiconductor chip 7 in the first embodiment already described. That is, instead of increasing only the storage capacity of the semiconductor memory element, the semiconductor control element chip and the semiconductor memory element chip are integrated into one semiconductor device to form a control element having a large memory capacity. Here is an example.

【0017】この変形例は、第1の実施例で説明した第
1のフィルムキャリアテープ1のリードパターンが4辺
に形成されたものおよび第1の半導体チップ7上のパッ
ド電極が4辺近傍に配置されたものを用いていることに
おいて第1の実施例と異なる。しかし、半導体記憶素子
チップである第2の半導体チップ17の第2のアウター
リード21に対応する裏面パターン15と半導体制御素
子チップである第1の半導体チップ7の第1のアウター
リード10との位置を同一にして合金接合することによ
り第1の実施例と同様に得られる。また、この変形例に
おける効果は第1の実施例における効果と同一であるこ
とは言うまでもない。
In this modification, the lead patterns of the first film carrier tape 1 described in the first embodiment are formed on four sides, and the pad electrodes on the first semiconductor chip 7 are arranged near the four sides. It differs from the first embodiment in that it is arranged. However, the positions of the back surface pattern 15 corresponding to the second outer leads 21 of the second semiconductor chip 17 which is a semiconductor memory device chip and the first outer leads 10 of the first semiconductor chip 7 which is a semiconductor control device chip. The same can be obtained as in the first embodiment by alloying the same. Needless to say, the effect of this modification is the same as the effect of the first embodiment.

【0018】つぎに、本発明の半導体装置の第2の実施
例を図6にもとづいて説明する。図6は本発明の半導体
装置の第2の実施例を説明するための分解斜視図であ
る。 図6によれば、第1の半導体装置8を構成する第
1のフィルムキャリアテープ1にはインナーリードを有
さず、かつ、第1のアウターリード10に係合したダミ
ーリード23が開口13をまたがって配設されているこ
とのみが、第1の実施例とは異なる。このダミーリード
23と、下側の第2の半導体装置14の入出力データ線
となる裏面パターン15を接続することにより、第1の
半導体チップ7、第2の半導体チップ17の回路を変更
することなく、本発明の半導体装置の第1のアウターリ
ード10からは、2倍の入出力データ線が取り出せるこ
とになり、かつ、記憶容量も2倍にすることができる。
なお、ダミーリード23は前述の入出力データ線の他に
チップ選択線についても適用できる。
Next, a second embodiment of the semiconductor device of the present invention will be described with reference to FIG. FIG. 6 is an exploded perspective view for explaining the second embodiment of the semiconductor device of the present invention. According to FIG. 6, the first film carrier tape 1 constituting the first semiconductor device 8 has no inner lead, and the dummy lead 23 engaged with the first outer lead 10 has the opening 13 formed therein. The only difference from the first embodiment is that they are arranged over. By changing the circuit of the first semiconductor chip 7 and the second semiconductor chip 17 by connecting the dummy lead 23 and the back surface pattern 15 which becomes the input / output data line of the second semiconductor device 14 on the lower side. Therefore, twice the input / output data lines can be taken out from the first outer lead 10 of the semiconductor device of the present invention, and the storage capacity can be doubled.
The dummy lead 23 can be applied not only to the input / output data line described above but also to a chip selection line.

【0019】最後に、本発明の半導体装置の第3の実施
例を図7にもとづいて説明する。図7は本発明の半導体
装置の第3の実施例の断面図である。図7によれば、第
2の半導体装置17のベースフィルム18と棒状ベース
フィルム22の間に強化板24を挿入した例を示してい
る。強化板24は例えばアルミナ等の薄板からなるが、
この薄板は棒状薄板であっても良いし、第2の半導体チ
ップ17の周囲にあるベースフィルム18とほぼ同一形
状の枠状薄板であっても良い。また、強化板24は上下
のベースフィルムとエポキシ系接着剤により固着されて
いる。強化板24は、第2の半導体装置14の機械的強
度を高め、かつ、半導体チップの厚みに第1の半導体装
置8の第1のインナーリード5の高さを合わせるスペー
サとなっている。
Finally, a third embodiment of the semiconductor device of the present invention will be described with reference to FIG. FIG. 7 is a sectional view of the third embodiment of the semiconductor device of the present invention. FIG. 7 shows an example in which the reinforcing plate 24 is inserted between the base film 18 and the rod-shaped base film 22 of the second semiconductor device 17. The reinforcing plate 24 is made of a thin plate such as alumina,
This thin plate may be a rod-shaped thin plate or a frame-shaped thin plate having substantially the same shape as the base film 18 around the second semiconductor chip 17. Further, the reinforcing plate 24 is fixed to the upper and lower base films with an epoxy adhesive. The reinforcing plate 24 serves as a spacer that enhances the mechanical strength of the second semiconductor device 14 and adjusts the height of the first inner lead 5 of the first semiconductor device 8 to the thickness of the semiconductor chip.

【0020】本実施例における強化板24を挿入したこ
とにより、第2の半導体装置17のハンドリング性は向
上し、樹脂封止後の半導体装置の機械的強度を高めるこ
とができる。さらに、第1のインナーリード5が第1の
半導体チップ7のエッジにおいて半導体チップと短絡す
ることも回避できる。
By inserting the reinforcing plate 24 in the present embodiment, the handling property of the second semiconductor device 17 is improved, and the mechanical strength of the semiconductor device after resin sealing can be increased. Further, it is possible to prevent the first inner lead 5 from short-circuiting with the semiconductor chip at the edge of the first semiconductor chip 7.

【0021】[0021]

【発明の効果】本発明により得られる効果を簡単に説明
すれば、半導体装置の占有面積を広くすることなくマル
チチップ化して半導体装置内部の回路集積密度を高める
ことができる。そして、トランスファモールドの樹脂封
止を行った半導体装置内部の半導体チップ相互間におけ
る電気的接続は、半導体装置内部で行われ、半導体装置
を搭載するプリント配線板により行う必要はなく、プリ
ント配線板の小型化、配線密度の緩和を図りながら大容
量の回路をなすことができる半導体装置を提供できる。
また、トランスファーモールドによる樹脂封止を行うこ
とにより、高信頼性の半導体装置を提供できる。
To briefly explain the effect obtained by the present invention, it is possible to increase the circuit integration density inside a semiconductor device by making it into a multi-chip without increasing the occupied area of the semiconductor device. The electrical connection between the semiconductor chips inside the semiconductor device in which the resin molding of the transfer mold is performed is performed inside the semiconductor device and does not need to be performed by the printed wiring board on which the semiconductor device is mounted. It is possible to provide a semiconductor device capable of forming a large-capacity circuit while achieving downsizing and reduction of wiring density.
In addition, a highly reliable semiconductor device can be provided by performing resin sealing by transfer molding.

【0022】更に、ダミーリードの有無により半導体装
置のアウターリードへの回路を切り換えることができる
ようになり、半導体チップの回路を変更することなく、
簡単に半導体装置の回路を切り換えることができる。
Furthermore, it becomes possible to switch the circuit to the outer lead of the semiconductor device depending on the presence or absence of the dummy lead, without changing the circuit of the semiconductor chip.
The circuits of the semiconductor device can be easily switched.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の第1の実施例の分解斜視
図である。
FIG. 1 is an exploded perspective view of a first embodiment of a semiconductor device of the present invention.

【図2】本発明の半導体装置の第1の実施例の断面図で
ある。
FIG. 2 is a sectional view of a first embodiment of a semiconductor device of the present invention.

【図3】本発明の半導体装置の第1の実施例の第2の半
導体装置14の説明図であり、Aは平面図、Bは断面図
である。
FIG. 3 is an explanatory view of a second semiconductor device 14 of the first embodiment of the semiconductor device of the present invention, A is a plan view and B is a sectional view.

【図4】本発明の半導体装置の第1の実施例の第2の半
導体装置14の説明図であり、Aは平面図、Bは断面図
である。
FIG. 4 is an explanatory view of a second semiconductor device 14 of the first embodiment of the semiconductor device of the present invention, where A is a plan view and B is a sectional view.

【図5】本発明の半導体装置の第1の実施例の変形例の
断面図である。
FIG. 5 is a cross-sectional view of a modification of the first embodiment of the semiconductor device of the present invention.

【図6】本発明の半導体装置の第2の実施例の分解斜視
図である。
FIG. 6 is an exploded perspective view of a second embodiment of the semiconductor device of the present invention.

【図7】本発明の半導体装置の第3の実施例の断面図で
ある。
FIG. 7 is a cross-sectional view of a third embodiment of the semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

1 第1のフィルムキャリアテープ 2 第1のベースフィルム 3 リード 4 デバイスホール 5 第1のインナーリード 6 突起電極 7 第1の半導体チップ 8 第1の半導体装置 9 アウターリード孔 10 第1のアウターリード 11 樹脂封止部 12 サポートフィルム 13 開口 14 第2の半導体装置 15 裏面パターン 16 第2のフィルムキャリアテープ 17 第2の半導体チップ 18 第2のベースフィルム 19 第2のインナーリード 20 デバイスホール 21 第2のアウターリード 22 棒状ベースフィルム 23 ダミーリード 24 強化板 1 1st film carrier tape 2 1st base film 3 lead 4 device hole 5 1st inner lead 6 protruding electrode 7 1st semiconductor chip 8 1st semiconductor device 9 outer lead hole 10 1st outer lead 11 Resin sealing part 12 Support film 13 Opening 14 Second semiconductor device 15 Back surface pattern 16 Second film carrier tape 17 Second semiconductor chip 18 Second base film 19 Second inner lead 20 Device hole 21 Second Outer lead 22 Bar-shaped base film 23 Dummy lead 24 Reinforcement plate

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 S 9272−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 23/50 S 9272-4M

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1のフィルムキャリアテープに第1の
半導体チップを電気的に接続し、前記第1のフィルムキ
ャリアテープのベースフィルムに開口を設けた第1の半
導体装置と、別体の第2のフィルムキャリアテープに第
2の半導体チップを電気的に接続し、前記第2のフィル
ムキャリアテープのアウターリードの一部をコの字状に
折り曲げ、ベースフィルムを対向するように貼り合わせ
た第2の半導体装置を、前記開口において合金接合し、
樹脂封止したことを特徴とする半導体装置。
1. A first semiconductor device electrically connected to a first semiconductor chip to a first film carrier tape, the first semiconductor device having an opening formed in a base film of the first film carrier tape, and a separate semiconductor device. A second semiconductor chip is electrically connected to the second film carrier tape, a part of the outer lead of the second film carrier tape is bent in a U-shape, and the base films are attached so as to face each other. The semiconductor device of 2 is alloy-bonded at the opening,
A semiconductor device characterized by being resin-sealed.
【請求項2】 前記第1のフィルムキャリアテープに
は、インナーリードを有さず、かつ、アウターリードに
係合したダミーリードが前記開口部をまたがって配設さ
れていることを特徴とする請求項1記載の半導体装置
2. The first film carrier tape has no inner leads, and dummy leads engaged with outer leads are arranged across the opening. Item 1. The semiconductor device according to Item 1.
JP3300612A 1991-11-15 1991-11-15 Semiconductor device Pending JPH05136332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3300612A JPH05136332A (en) 1991-11-15 1991-11-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3300612A JPH05136332A (en) 1991-11-15 1991-11-15 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05136332A true JPH05136332A (en) 1993-06-01

Family

ID=17886955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3300612A Pending JPH05136332A (en) 1991-11-15 1991-11-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05136332A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227251B2 (en) 1997-09-29 2007-06-05 Elpida Memory, Inc. Semiconductor device and a memory system including a plurality of IC chips in a common package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227251B2 (en) 1997-09-29 2007-06-05 Elpida Memory, Inc. Semiconductor device and a memory system including a plurality of IC chips in a common package

Similar Documents

Publication Publication Date Title
US5352632A (en) Multichip packaged semiconductor device and method for manufacturing the same
EP0594299A2 (en) Multi-layered lead frame assembly and method for integrated circuits
EP0595021A1 (en) Improved lead frame package for electronic devices
JPH07288309A (en) Semiconductor device, manufacturing method thereof, and semiconductor module
JPH09246465A (en) Multilayer chip package of LOC type semiconductor chip
JP2509027B2 (en) Semiconductor device
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JPH1145959A (en) Printed circuit board for chip-on-board package and chip-on-board package using the same
JPH0786526A (en) Memory device
KR100788341B1 (en) Chip Stacked Semiconductor Packages
JPH05343602A (en) High density mounted semiconductor device and semiconductor module using the same
JP2834676B2 (en) Semiconductor assembly
JPH05343608A (en) Hybrid integrated circuit device
JP2524482B2 (en) QFP structure semiconductor device
JP2897696B2 (en) Semiconductor module
JPH0517709B2 (en)
JPH02134859A (en) Multi-chip semiconductor device and manufacture
JPH10173087A (en) Semiconductor integrated circuit device
JP3016049B2 (en) Semiconductor device
JPH07122701A (en) Semiconductor device, manufacturing method thereof, and lead frame for PGA
JPH07283274A (en) Semiconductor device and bonding sheet
JP2005142284A (en) Semiconductor device
JPH06224369A (en) Semiconductor device
JPH04267361A (en) Leadless chip carrier
JP2990120B2 (en) Semiconductor device