JPH05136332A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05136332A JPH05136332A JP3300612A JP30061291A JPH05136332A JP H05136332 A JPH05136332 A JP H05136332A JP 3300612 A JP3300612 A JP 3300612A JP 30061291 A JP30061291 A JP 30061291A JP H05136332 A JPH05136332 A JP H05136332A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- carrier tape
- semiconductor
- film carrier
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 占有面積に対する集積密度を高くし、配線密
度を低くできる半導体装置を得る。 【構成】 第１の半導体チップ７から引き出された第１
のフィルムキャリアテープ１の第１のアウターリード１
０をコの字状に折り曲げ、第１のベースフィルム２に対
向するように貼り合わせ、第１のベースフィルム２に上
に形成された裏面パターン１５に第２の半導体チップ１
７を接続した第２のアウターリード２１の一部を接合す
る。
度を低くできる半導体装置を得る。 【構成】 第１の半導体チップ７から引き出された第１
のフィルムキャリアテープ１の第１のアウターリード１
０をコの字状に折り曲げ、第１のベースフィルム２に対
向するように貼り合わせ、第１のベースフィルム２に上
に形成された裏面パターン１５に第２の半導体チップ１
７を接続した第２のアウターリード２１の一部を接合す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に複数
の半導体チップをフィルムキャリアテープを用いて接合
し、樹脂封止した半導体装置に関する。
の半導体チップをフィルムキャリアテープを用いて接合
し、樹脂封止した半導体装置に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は一般に一個の半
導体チップを樹脂封止したもので、この樹脂封止した半
導体記憶装置や半導体制御装置などの半導体装置を、マ
ザーボードと呼ばれるプリント配線板に平面的に配置し
て実装していた。また、フィルムキャリアテープに接続
された一個の半導体チップを樹脂封止した半導体記憶装
置をプリント配線板に複数個立体的に積重ねて実装する
技術が特開平２−１３４８５９号公報において開示され
ている。
導体チップを樹脂封止したもので、この樹脂封止した半
導体記憶装置や半導体制御装置などの半導体装置を、マ
ザーボードと呼ばれるプリント配線板に平面的に配置し
て実装していた。また、フィルムキャリアテープに接続
された一個の半導体チップを樹脂封止した半導体記憶装
置をプリント配線板に複数個立体的に積重ねて実装する
技術が特開平２−１３４８５９号公報において開示され
ている。
【０００３】ところで、樹脂封止型半導体装置から引き
出される各配線がプリント配線板に占める割合は、近年
ますます大きくなる傾向にある。特にデータバスが多ビ
ット化する程データ線が、メモリが大容量化する程アド
レス線の数が増えるのでその傾向が強くなる。一方、樹
脂封止型半導体装置搭載の電子機器には一般に小型化が
要求され、配線はますます高密度化される。したがっ
て、プリント配線板の配線パターンはますます長く、か
つ、ますます細くせざるを得なくなり、回路の高速化、
耐ノイズ性の向上が制約される。また、特開平２−１３
４８５９号公報において開示された複数個の樹脂封止型
半導体装置を立体的に積重ねて実装する技術において
は、個々の半導体チップをトランスファーモールドによ
る樹脂封止を行いにくく、樹脂肉厚が薄いために、樹脂
封止型半導体装置の信頼性の向上が制約される。
出される各配線がプリント配線板に占める割合は、近年
ますます大きくなる傾向にある。特にデータバスが多ビ
ット化する程データ線が、メモリが大容量化する程アド
レス線の数が増えるのでその傾向が強くなる。一方、樹
脂封止型半導体装置搭載の電子機器には一般に小型化が
要求され、配線はますます高密度化される。したがっ
て、プリント配線板の配線パターンはますます長く、か
つ、ますます細くせざるを得なくなり、回路の高速化、
耐ノイズ性の向上が制約される。また、特開平２−１３
４８５９号公報において開示された複数個の樹脂封止型
半導体装置を立体的に積重ねて実装する技術において
は、個々の半導体チップをトランスファーモールドによ
る樹脂封止を行いにくく、樹脂肉厚が薄いために、樹脂
封止型半導体装置の信頼性の向上が制約される。
【０００４】本発明は、先に述べたような課題を解決す
べく為されたものであり、占有面積に対する集積密度を
高くし、半導体装置を搭載するプリント配線板の小型
化、配線密度の緩和を可能とし、同時に信頼性の高い半
導体装置を提供することを目的とする。
べく為されたものであり、占有面積に対する集積密度を
高くし、半導体装置を搭載するプリント配線板の小型
化、配線密度の緩和を可能とし、同時に信頼性の高い半
導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
第１のフィルムキャリアテープに第１の半導体チップを
電気的に接続し、第１のフィルムキャリアテープに開口
を設けた第１の半導体装置と、別体の第２のフィルムキ
ャリアテープに第２の半導体チップを電気的に接続し、
第２のフィルムキャリアテープのアウターリードの一部
をコの字状に折り曲げ、ベースフィルムを対抗するよう
に貼り合わせた第２の半導体装置を、開口において合金
接合し、樹脂封止したことを特徴とする。
第１のフィルムキャリアテープに第１の半導体チップを
電気的に接続し、第１のフィルムキャリアテープに開口
を設けた第１の半導体装置と、別体の第２のフィルムキ
ャリアテープに第２の半導体チップを電気的に接続し、
第２のフィルムキャリアテープのアウターリードの一部
をコの字状に折り曲げ、ベースフィルムを対抗するよう
に貼り合わせた第２の半導体装置を、開口において合金
接合し、樹脂封止したことを特徴とする。
【０００６】
【作用】すなわち、第１の半導体チップをインナーリー
ドに電気的に接続した第１の半導体装置において、アウ
ターリードの一部を折り曲げて、片面配線の第１のフィ
ルムキャリアテープから裏面パターンを形成し、この裏
面パターンと、第２の半導体チップを第２のフィルムキ
ャリアテープのインナーリードに電気的に接続した第２
の半導体装置のベースフィルムに設けた開口をまたぐ表
面パターンとを合金接合することにより、第１の半導体
装置と第２の半導体装置をフィルムキャリアテープ状態
で一体化できるようになる。そして、フィルムキャリア
テープ状態で一体化された第１の半導体装置と第２の半
導体装置をトランスファーモールドによる樹脂封止を行
うことができるようになり、半導体装置の信頼性を高め
ることができる。
ドに電気的に接続した第１の半導体装置において、アウ
ターリードの一部を折り曲げて、片面配線の第１のフィ
ルムキャリアテープから裏面パターンを形成し、この裏
面パターンと、第２の半導体チップを第２のフィルムキ
ャリアテープのインナーリードに電気的に接続した第２
の半導体装置のベースフィルムに設けた開口をまたぐ表
面パターンとを合金接合することにより、第１の半導体
装置と第２の半導体装置をフィルムキャリアテープ状態
で一体化できるようになる。そして、フィルムキャリア
テープ状態で一体化された第１の半導体装置と第２の半
導体装置をトランスファーモールドによる樹脂封止を行
うことができるようになり、半導体装置の信頼性を高め
ることができる。
【０００７】
【実施例】以下、本発明の半導体装置を図示実施例にも
とづいて説明する。図１および図２は本発明の半導体装
置の第１の実施例を示すもので、図１は分解斜視図、図
２は断面図である。図１において、１は第１のフィルム
キャリアテープ、２は第１のフィルムキャリアテープ１
の第１のベースフィルムで、例えばポリイミド樹脂から
なる。３、３─は第１のベースフィルム２の表面に形成
された銅薄膜のリード、４は第１のベースフィルム２に
形成されたデバイスホールである。リード３、３─はデ
バイスホール４の第１のフィルムキャリアテープ１の長
手方向の相対する辺の近傍からフィルムキャリアテープ
端へとほぼ平行に伸びるように形成されている。
とづいて説明する。図１および図２は本発明の半導体装
置の第１の実施例を示すもので、図１は分解斜視図、図
２は断面図である。図１において、１は第１のフィルム
キャリアテープ、２は第１のフィルムキャリアテープ１
の第１のベースフィルムで、例えばポリイミド樹脂から
なる。３、３─は第１のベースフィルム２の表面に形成
された銅薄膜のリード、４は第１のベースフィルム２に
形成されたデバイスホールである。リード３、３─はデ
バイスホール４の第１のフィルムキャリアテープ１の長
手方向の相対する辺の近傍からフィルムキャリアテープ
端へとほぼ平行に伸びるように形成されている。
【０００８】リード３、３─は、デバイスホール４の端
面から内側にそのまま突設せしめられた第１のインナー
リード５、５─を形成している。この第１のインナーリ
ード５、５─は例えば金からなる突起電極６、６─を介
して、デバイスホール４に収められた第１の半導体チッ
プ７上のパッド電極（図示せず）と電気的に接続して、
第１の半導体装置８として機能するように構成される。
また、リード３、３─の他端側は、第１のベースフィル
ム２に形成されたアウターリード孔９をまたぐようにフ
ィルムキャリアテープ１の端部近傍まで引き延ばされて
おり、アウターリード孔９に形成されたリード３、３─
が本発明の半導体装置の第１のアウターリード１０、１
０─になる。図１中の一点鎖線枠は樹脂封止部１１の形
成する部位を示しており、樹脂封止後にアウターリード
孔９において所定の長さの第１のアウターリード１０と
なるようにリード３は切断される。なお、第１のベース
フィルム２を支持するサポートフィルム１２も、樹脂封
止後に切断される。
面から内側にそのまま突設せしめられた第１のインナー
リード５、５─を形成している。この第１のインナーリ
ード５、５─は例えば金からなる突起電極６、６─を介
して、デバイスホール４に収められた第１の半導体チッ
プ７上のパッド電極（図示せず）と電気的に接続して、
第１の半導体装置８として機能するように構成される。
また、リード３、３─の他端側は、第１のベースフィル
ム２に形成されたアウターリード孔９をまたぐようにフ
ィルムキャリアテープ１の端部近傍まで引き延ばされて
おり、アウターリード孔９に形成されたリード３、３─
が本発明の半導体装置の第１のアウターリード１０、１
０─になる。図１中の一点鎖線枠は樹脂封止部１１の形
成する部位を示しており、樹脂封止後にアウターリード
孔９において所定の長さの第１のアウターリード１０と
なるようにリード３は切断される。なお、第１のベース
フィルム２を支持するサポートフィルム１２も、樹脂封
止後に切断される。
【０００９】ここで、第１のインナーリード５と第１の
アウタリード１０の間の第１のベースフィルム２には、
開口１３が形成されており、この開口１３をまたぐリー
ド３、３─がつぎに述べる第２の半導体装置１４に形成
された裏面パターン１５と合金接合される。
アウタリード１０の間の第１のベースフィルム２には、
開口１３が形成されており、この開口１３をまたぐリー
ド３、３─がつぎに述べる第２の半導体装置１４に形成
された裏面パターン１５と合金接合される。
【００１０】つぎに、第２の半導体装置１４について、
図３および図４にもとづいて説明する。図３および図４
は第２の半導体装置１４の説明図であり、それぞれＡは
平面図、Ｂは断面図である。第２の半導体装置１４は、
別体の第２のフィルムキャリアテープ１６と第２の半導
体チップ１７とから構成することができる。この第２の
フィルムキャリアテープ１６の第２のベースフィルム１
８に形成されたリード３、３─は、前述の第１の半導体
装置８をなすリード３、３─とほぼ同一設計になってい
る。これは、第１の半導体チップ７と第２の半導体チッ
プ１６に、例えばミラー反転、すなわち線対称の回路形
成面を有する半導体記憶素子チップを用いたとき、アド
レス線、入出力データ線、電源線、制御線（但しチップ
選択線を除く）が共通にすることができるために、第１
のフィルムキャリアテープ１と第２のフィルムキャリア
テープ１６のリードを互いに接合できるようにするため
である。第２の半導体チップ１７は、突起電極を介し
て、第２のフィルムキャリアテープ１６の第２のインナ
ーリード１９と接続されており、第２のベースフィルム
１８に形成されたデバイスホール２０は第１のフィルム
キャリアテープ１のデバイスホール４と同一の大きさと
なっている。
図３および図４にもとづいて説明する。図３および図４
は第２の半導体装置１４の説明図であり、それぞれＡは
平面図、Ｂは断面図である。第２の半導体装置１４は、
別体の第２のフィルムキャリアテープ１６と第２の半導
体チップ１７とから構成することができる。この第２の
フィルムキャリアテープ１６の第２のベースフィルム１
８に形成されたリード３、３─は、前述の第１の半導体
装置８をなすリード３、３─とほぼ同一設計になってい
る。これは、第１の半導体チップ７と第２の半導体チッ
プ１６に、例えばミラー反転、すなわち線対称の回路形
成面を有する半導体記憶素子チップを用いたとき、アド
レス線、入出力データ線、電源線、制御線（但しチップ
選択線を除く）が共通にすることができるために、第１
のフィルムキャリアテープ１と第２のフィルムキャリア
テープ１６のリードを互いに接合できるようにするため
である。第２の半導体チップ１７は、突起電極を介し
て、第２のフィルムキャリアテープ１６の第２のインナ
ーリード１９と接続されており、第２のベースフィルム
１８に形成されたデバイスホール２０は第１のフィルム
キャリアテープ１のデバイスホール４と同一の大きさと
なっている。
【００１１】また、第２のベースフィルム１８からフィ
ルムキャリアテープ端近傍まで引き延ばされた第２のア
ウターリード２１の中間部には棒状ベースフィルム１８
が形成され、この棒状ベースフィルム１８は不要なサポ
ーフィルム１２を切断することにより得られる。そし
て、不要な第２のアウターリード２１は、棒状ベースフ
ィルム１８の端部で切断されている。この後、さらに不
要なサポートフィルム１２を切断されることにより、第
２の半導体装置１４をなす主部がフィルムキャリアテー
プから切り出される。このようにして得られた第２の半
導体装置１４の主部は、つぎに第２のアウターリード２
１の一部が９０ずつ折り曲げられ、インナーリード側の
ベースフィルムとアウターリード側の棒状ベースフィル
ム１８を対向させるようにエポキシ系接着剤を用いて接
着せしめられ、図４Ａ、Ｂに示すような第２の半導体装
置１４が得られる。
ルムキャリアテープ端近傍まで引き延ばされた第２のア
ウターリード２１の中間部には棒状ベースフィルム１８
が形成され、この棒状ベースフィルム１８は不要なサポ
ーフィルム１２を切断することにより得られる。そし
て、不要な第２のアウターリード２１は、棒状ベースフ
ィルム１８の端部で切断されている。この後、さらに不
要なサポートフィルム１２を切断されることにより、第
２の半導体装置１４をなす主部がフィルムキャリアテー
プから切り出される。このようにして得られた第２の半
導体装置１４の主部は、つぎに第２のアウターリード２
１の一部が９０ずつ折り曲げられ、インナーリード側の
ベースフィルムとアウターリード側の棒状ベースフィル
ム１８を対向させるようにエポキシ系接着剤を用いて接
着せしめられ、図４Ａ、Ｂに示すような第２の半導体装
置１４が得られる。
【００１２】この第２の半導体装置１４では、第２のフ
ィルムキャリアテープ１６の片面主面上に形成されたリ
ード３は主面とは反対側の裏面にまで引き延ばされるこ
とになり、前述の棒状ベースフィルム１８上に裏面パタ
ーン１５が形成される。
ィルムキャリアテープ１６の片面主面上に形成されたリ
ード３は主面とは反対側の裏面にまで引き延ばされるこ
とになり、前述の棒状ベースフィルム１８上に裏面パタ
ーン１５が形成される。
【００１３】この裏面パターン１５は、第２の半導体装
置１４を裏返しにし、第１の半導体チップ７と第２の半
導体チップが背中合わせになるようにして、前述したよ
うに第１のフィルムキャリアテープ１の開口１３に形成
されたリード３に合金接合される。そして、裏面パター
ン１５が形成された棒状ベースフィルム１８は第１のフ
ィルムキャリアテープの開口１３の中に収納される。な
お、このように第２の半導体装置１４を合金接合により
フィルムキャリアテープ状態の第１の半導体装置７へ一
体化させた後に、既に説明したとおりフィルムキャリア
状態でトランスファーモールドによる樹脂封止がなさ
れ、サポートフィルム１２および第１のアウターリード
１０から切り離すことにより、本発明の半導体装置が完
成する。
置１４を裏返しにし、第１の半導体チップ７と第２の半
導体チップが背中合わせになるようにして、前述したよ
うに第１のフィルムキャリアテープ１の開口１３に形成
されたリード３に合金接合される。そして、裏面パター
ン１５が形成された棒状ベースフィルム１８は第１のフ
ィルムキャリアテープの開口１３の中に収納される。な
お、このように第２の半導体装置１４を合金接合により
フィルムキャリアテープ状態の第１の半導体装置７へ一
体化させた後に、既に説明したとおりフィルムキャリア
状態でトランスファーモールドによる樹脂封止がなさ
れ、サポートフィルム１２および第１のアウターリード
１０から切り離すことにより、本発明の半導体装置が完
成する。
【００１４】なお、第１のフィルムキャリアテープ１お
よび第２のフィルムキャリアテープ１６には、その表面
を保護するための光感光性のソルダレジスト（図示せ
ず）がコーティングされており、樹脂封止時の樹脂漏れ
およびリードのマイグレーションを防いでいる。また、
ソルダレジストから露出したリード３、すなわち、第１
のインナーリード５、第２のインナーリード１９、第１
のアウターリード１０、第２のアウターリード２１およ
び裏面パターン１５には、金メッキ膜が施されている。
よび第２のフィルムキャリアテープ１６には、その表面
を保護するための光感光性のソルダレジスト（図示せ
ず）がコーティングされており、樹脂封止時の樹脂漏れ
およびリードのマイグレーションを防いでいる。また、
ソルダレジストから露出したリード３、すなわち、第１
のインナーリード５、第２のインナーリード１９、第１
のアウターリード１０、第２のアウターリード２１およ
び裏面パターン１５には、金メッキ膜が施されている。
【００１５】このような半導体装置によれば、２つの第
１の半導体チップ７および第２の半導体チップ１７を背
中合わせに配置してトランスファーモールドによる樹脂
封止をしているので、半導体装置の占有面積を広くする
ことなくマルチチップ化して半導体装置の回路集積密度
を高めることができる。そして、半導体装置内部の第１
の半導体チップ７および第２の半導体チップ１７との間
における電気的な接続は、樹脂封止部１１の内部で行わ
れることになり、半導体装置を搭載するプリント配線板
の配線で行う必要はない。したがって、プリント配線板
を大型に、その配線長を長くすることなく、また、配線
密度を高くすることなく大容量の回路を実装できる。ま
た、トランスファーモールドの樹脂封止が行えることに
なり、半導体装置の信頼性を高めることができる。
１の半導体チップ７および第２の半導体チップ１７を背
中合わせに配置してトランスファーモールドによる樹脂
封止をしているので、半導体装置の占有面積を広くする
ことなくマルチチップ化して半導体装置の回路集積密度
を高めることができる。そして、半導体装置内部の第１
の半導体チップ７および第２の半導体チップ１７との間
における電気的な接続は、樹脂封止部１１の内部で行わ
れることになり、半導体装置を搭載するプリント配線板
の配線で行う必要はない。したがって、プリント配線板
を大型に、その配線長を長くすることなく、また、配線
密度を高くすることなく大容量の回路を実装できる。ま
た、トランスファーモールドの樹脂封止が行えることに
なり、半導体装置の信頼性を高めることができる。
【００１６】つぎに、本発明の半導体装置の第１の実施
例の変形例について図５にもとづいて説明する。図５は
第１の実施例の変形例の断面図である。本変形例では、
既に説明した第１の実施例における第１の半導体チップ
７の半導体記憶素子チップの代わりに半導体制御素子チ
ップを適用した例を示している。すなわち、半導体記憶
素子の記憶容量のみを大きくするのではなく、半導体制
御素子チップと半導体記憶素子チップを一つの半導体装
置内に一体化させて、大容量の記憶容量をもつ制御素子
を構成させた例である。
例の変形例について図５にもとづいて説明する。図５は
第１の実施例の変形例の断面図である。本変形例では、
既に説明した第１の実施例における第１の半導体チップ
７の半導体記憶素子チップの代わりに半導体制御素子チ
ップを適用した例を示している。すなわち、半導体記憶
素子の記憶容量のみを大きくするのではなく、半導体制
御素子チップと半導体記憶素子チップを一つの半導体装
置内に一体化させて、大容量の記憶容量をもつ制御素子
を構成させた例である。
【００１７】この変形例は、第１の実施例で説明した第
１のフィルムキャリアテープ１のリードパターンが４辺
に形成されたものおよび第１の半導体チップ７上のパッ
ド電極が４辺近傍に配置されたものを用いていることに
おいて第１の実施例と異なる。しかし、半導体記憶素子
チップである第２の半導体チップ１７の第２のアウター
リード２１に対応する裏面パターン１５と半導体制御素
子チップである第１の半導体チップ７の第１のアウター
リード１０との位置を同一にして合金接合することによ
り第１の実施例と同様に得られる。また、この変形例に
おける効果は第１の実施例における効果と同一であるこ
とは言うまでもない。
１のフィルムキャリアテープ１のリードパターンが４辺
に形成されたものおよび第１の半導体チップ７上のパッ
ド電極が４辺近傍に配置されたものを用いていることに
おいて第１の実施例と異なる。しかし、半導体記憶素子
チップである第２の半導体チップ１７の第２のアウター
リード２１に対応する裏面パターン１５と半導体制御素
子チップである第１の半導体チップ７の第１のアウター
リード１０との位置を同一にして合金接合することによ
り第１の実施例と同様に得られる。また、この変形例に
おける効果は第１の実施例における効果と同一であるこ
とは言うまでもない。
【００１８】つぎに、本発明の半導体装置の第２の実施
例を図６にもとづいて説明する。図６は本発明の半導体
装置の第２の実施例を説明するための分解斜視図であ
る。 図６によれば、第１の半導体装置８を構成する第
１のフィルムキャリアテープ１にはインナーリードを有
さず、かつ、第１のアウターリード１０に係合したダミ
ーリード２３が開口１３をまたがって配設されているこ
とのみが、第１の実施例とは異なる。このダミーリード
２３と、下側の第２の半導体装置１４の入出力データ線
となる裏面パターン１５を接続することにより、第１の
半導体チップ７、第２の半導体チップ１７の回路を変更
することなく、本発明の半導体装置の第１のアウターリ
ード１０からは、２倍の入出力データ線が取り出せるこ
とになり、かつ、記憶容量も２倍にすることができる。
なお、ダミーリード２３は前述の入出力データ線の他に
チップ選択線についても適用できる。
例を図６にもとづいて説明する。図６は本発明の半導体
装置の第２の実施例を説明するための分解斜視図であ
る。 図６によれば、第１の半導体装置８を構成する第
１のフィルムキャリアテープ１にはインナーリードを有
さず、かつ、第１のアウターリード１０に係合したダミ
ーリード２３が開口１３をまたがって配設されているこ
とのみが、第１の実施例とは異なる。このダミーリード
２３と、下側の第２の半導体装置１４の入出力データ線
となる裏面パターン１５を接続することにより、第１の
半導体チップ７、第２の半導体チップ１７の回路を変更
することなく、本発明の半導体装置の第１のアウターリ
ード１０からは、２倍の入出力データ線が取り出せるこ
とになり、かつ、記憶容量も２倍にすることができる。
なお、ダミーリード２３は前述の入出力データ線の他に
チップ選択線についても適用できる。
【００１９】最後に、本発明の半導体装置の第３の実施
例を図７にもとづいて説明する。図７は本発明の半導体
装置の第３の実施例の断面図である。図７によれば、第
２の半導体装置１７のベースフィルム１８と棒状ベース
フィルム２２の間に強化板２４を挿入した例を示してい
る。強化板２４は例えばアルミナ等の薄板からなるが、
この薄板は棒状薄板であっても良いし、第２の半導体チ
ップ１７の周囲にあるベースフィルム１８とほぼ同一形
状の枠状薄板であっても良い。また、強化板２４は上下
のベースフィルムとエポキシ系接着剤により固着されて
いる。強化板２４は、第２の半導体装置１４の機械的強
度を高め、かつ、半導体チップの厚みに第１の半導体装
置８の第１のインナーリード５の高さを合わせるスペー
サとなっている。
例を図７にもとづいて説明する。図７は本発明の半導体
装置の第３の実施例の断面図である。図７によれば、第
２の半導体装置１７のベースフィルム１８と棒状ベース
フィルム２２の間に強化板２４を挿入した例を示してい
る。強化板２４は例えばアルミナ等の薄板からなるが、
この薄板は棒状薄板であっても良いし、第２の半導体チ
ップ１７の周囲にあるベースフィルム１８とほぼ同一形
状の枠状薄板であっても良い。また、強化板２４は上下
のベースフィルムとエポキシ系接着剤により固着されて
いる。強化板２４は、第２の半導体装置１４の機械的強
度を高め、かつ、半導体チップの厚みに第１の半導体装
置８の第１のインナーリード５の高さを合わせるスペー
サとなっている。
【００２０】本実施例における強化板２４を挿入したこ
とにより、第２の半導体装置１７のハンドリング性は向
上し、樹脂封止後の半導体装置の機械的強度を高めるこ
とができる。さらに、第１のインナーリード５が第１の
半導体チップ７のエッジにおいて半導体チップと短絡す
ることも回避できる。
とにより、第２の半導体装置１７のハンドリング性は向
上し、樹脂封止後の半導体装置の機械的強度を高めるこ
とができる。さらに、第１のインナーリード５が第１の
半導体チップ７のエッジにおいて半導体チップと短絡す
ることも回避できる。
【００２１】
【発明の効果】本発明により得られる効果を簡単に説明
すれば、半導体装置の占有面積を広くすることなくマル
チチップ化して半導体装置内部の回路集積密度を高める
ことができる。そして、トランスファモールドの樹脂封
止を行った半導体装置内部の半導体チップ相互間におけ
る電気的接続は、半導体装置内部で行われ、半導体装置
を搭載するプリント配線板により行う必要はなく、プリ
ント配線板の小型化、配線密度の緩和を図りながら大容
量の回路をなすことができる半導体装置を提供できる。
また、トランスファーモールドによる樹脂封止を行うこ
とにより、高信頼性の半導体装置を提供できる。
すれば、半導体装置の占有面積を広くすることなくマル
チチップ化して半導体装置内部の回路集積密度を高める
ことができる。そして、トランスファモールドの樹脂封
止を行った半導体装置内部の半導体チップ相互間におけ
る電気的接続は、半導体装置内部で行われ、半導体装置
を搭載するプリント配線板により行う必要はなく、プリ
ント配線板の小型化、配線密度の緩和を図りながら大容
量の回路をなすことができる半導体装置を提供できる。
また、トランスファーモールドによる樹脂封止を行うこ
とにより、高信頼性の半導体装置を提供できる。
【００２２】更に、ダミーリードの有無により半導体装
置のアウターリードへの回路を切り換えることができる
ようになり、半導体チップの回路を変更することなく、
簡単に半導体装置の回路を切り換えることができる。
置のアウターリードへの回路を切り換えることができる
ようになり、半導体チップの回路を変更することなく、
簡単に半導体装置の回路を切り換えることができる。
【図１】本発明の半導体装置の第１の実施例の分解斜視
図である。
図である。
【図２】本発明の半導体装置の第１の実施例の断面図で
ある。
ある。
【図３】本発明の半導体装置の第１の実施例の第２の半
導体装置１４の説明図であり、Ａは平面図、Ｂは断面図
である。
導体装置１４の説明図であり、Ａは平面図、Ｂは断面図
である。
【図４】本発明の半導体装置の第１の実施例の第２の半
導体装置１４の説明図であり、Ａは平面図、Ｂは断面図
である。
導体装置１４の説明図であり、Ａは平面図、Ｂは断面図
である。
【図５】本発明の半導体装置の第１の実施例の変形例の
断面図である。
断面図である。
【図６】本発明の半導体装置の第２の実施例の分解斜視
図である。
図である。
【図７】本発明の半導体装置の第３の実施例の断面図で
ある。
ある。
１ 第１のフィルムキャリアテープ ２ 第１のベースフィルム ３ リード ４ デバイスホール ５ 第１のインナーリード ６ 突起電極 ７ 第１の半導体チップ ８ 第１の半導体装置 ９ アウターリード孔 １０ 第１のアウターリード １１ 樹脂封止部 １２ サポートフィルム １３ 開口 １４ 第２の半導体装置 １５ 裏面パターン １６ 第２のフィルムキャリアテープ １７ 第２の半導体チップ １８ 第２のベースフィルム １９ 第２のインナーリード ２０ デバイスホール ２１ 第２のアウターリード ２２ 棒状ベースフィルム ２３ ダミーリード ２４ 強化板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｓ 9272−4Ｍ
Claims (2)
- 【請求項１】 第１のフィルムキャリアテープに第１の
半導体チップを電気的に接続し、前記第１のフィルムキ
ャリアテープのベースフィルムに開口を設けた第１の半
導体装置と、別体の第２のフィルムキャリアテープに第
２の半導体チップを電気的に接続し、前記第２のフィル
ムキャリアテープのアウターリードの一部をコの字状に
折り曲げ、ベースフィルムを対向するように貼り合わせ
た第２の半導体装置を、前記開口において合金接合し、
樹脂封止したことを特徴とする半導体装置。 - 【請求項２】 前記第１のフィルムキャリアテープに
は、インナーリードを有さず、かつ、アウターリードに
係合したダミーリードが前記開口部をまたがって配設さ
れていることを特徴とする請求項１記載の半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300612A JPH05136332A (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300612A JPH05136332A (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136332A true JPH05136332A (ja) | 1993-06-01 |
Family
ID=17886955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300612A Pending JPH05136332A (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227251B2 (en) | 1997-09-29 | 2007-06-05 | Elpida Memory, Inc. | Semiconductor device and a memory system including a plurality of IC chips in a common package |
-
1991
- 1991-11-15 JP JP3300612A patent/JPH05136332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227251B2 (en) | 1997-09-29 | 2007-06-05 | Elpida Memory, Inc. | Semiconductor device and a memory system including a plurality of IC chips in a common package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352632A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| EP0594299A2 (en) | Multi-layered lead frame assembly and method for integrated circuits | |
| EP0595021A1 (en) | Improved lead frame package for electronic devices | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JPH09246465A (ja) | Ｌｏｃ型半導体チップの積層チップパッケージ | |
| JP2509027B2 (ja) | 半導体装置 | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH1145959A (ja) | チップオンボードパッケージ用印刷回路基板及びそれを用いたチップオンボードパッケージ | |
| KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
| JPH05136332A (ja) | 半導体装置 | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP2834676B2 (ja) | 半導体アセンブリ | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JP2897696B2 (ja) | 半導体モジュール | |
| JPH0517709B2 (ja) | ||
| JPH02134859A (ja) | マルチチップ半導体装置とその製造方法 | |
| JPH10173087A (ja) | 半導体集積回路装置 | |
| JP3016049B2 (ja) | 半導体装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP2005142284A (ja) | 半導体装置 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH04350961A (ja) | 半導体集積回路装置およびその製造方法 |