JPH0513768A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH0513768A JPH0513768A JP16604391A JP16604391A JPH0513768A JP H0513768 A JPH0513768 A JP H0513768A JP 16604391 A JP16604391 A JP 16604391A JP 16604391 A JP16604391 A JP 16604391A JP H0513768 A JPH0513768 A JP H0513768A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- region
- diode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】エミッタ電極とコレクタ電極の間に逆並列接続
される電流回生用ダイオードをＩＧＢＴ本体と同一の半
導体素体に内蔵させる。 【構成】ベース層の表面層にチャネル領域と同一導電型
の領域を形成し、その間のｐｎ接合によるダイオードの
一方の電極にその領域に接触しエミッタ電極に接続され
る電極を、他方の電極にベース層に隣接するそれと同一
導電型のバッファ層に接触し、コレクタ層にも接触して
それと短絡する電極をあてることにより、前記ダイオー
ドがエミッタ電極とコレクタ電極に接続される電流回生
用ダイオードとなる。
される電流回生用ダイオードをＩＧＢＴ本体と同一の半
導体素体に内蔵させる。 【構成】ベース層の表面層にチャネル領域と同一導電型
の領域を形成し、その間のｐｎ接合によるダイオードの
一方の電極にその領域に接触しエミッタ電極に接続され
る電極を、他方の電極にベース層に隣接するそれと同一
導電型のバッファ層に接触し、コレクタ層にも接触して
それと短絡する電極をあてることにより、前記ダイオー
ドがエミッタ電極とコレクタ電極に接続される電流回生
用ダイオードとなる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば電子レンジの電
源回路など種々のインバータ回路に用いられる絶縁ゲー
ト型バイポーラトランジスタ (以下ＩＧＢＴと記す) に
関する。
源回路など種々のインバータ回路に用いられる絶縁ゲー
ト型バイポーラトランジスタ (以下ＩＧＢＴと記す) に
関する。
【０００２】
【従来の技術】インバータ回路に用いられるスイッチン
グ素子に逆電圧が印加されたときに電流を流すバイパス
を形成する電流回生用ダイオードを逆並列に接続するこ
とが知られている。そのような電流回生用ダイオードを
主素子と同一チップに内蔵するものも知られている。例
えば図２に示す縦形ＭＯＳトランジスタでは、ｎ- 層21
に形成されるｐ+ チャネル領域22と同一のｐ+ 領域23を
形成し、このｐ+ 領域23とｎ- 層21の間のｐｎ接合によ
るダイオードを電流回生用ダイオードとして利用する。
ｐ+ 領域23に接触する電極24がダイオードのアノード電
極となり、ｎ- 層１の下のｎ+ ドレイン層25に接触する
ドレイン電極26がカソード電極を兼ねるので、電極22と
ＭＯＳトランジスタのソース電極27と導体28で接続すれ
ば、ＭＯＳトランジスタに電流回生用ダイオードが逆並
列接続される。バイポーラトランジスタにおいても、ベ
ース領域と同導電型の領域とコレクタ層との間にダイオ
ードを内蔵電流回生用ダイオードとすることができる。
しかし、図３のような構造のＩＧＢＴではｎ- 層１の下
にｎ+ 層２を介してｐ+ コレクタ層３が存在するため、
同様にして内蔵ダイオードを形成することができないた
め、図４の等価回路に示すＩＧＢＴ31に逆並列接続され
る電流回生用ダイオード32は、ＩＧＢＴチップと別のチ
ップに構成して外付けする。図３において、ｐ+ 領域４
はチャネル領域、その表面層内に形成されるｎ+ 領域５
がエミッタ領域であり、チャネル領域４のエミッタ領域
５とｎ- 層１にはさまれた部分の上まで延びるゲート電
極７がゲート電極膜６を介して設けられる。そして、ｐ
+ 領域４とｎ+ 領域５に共通にエミッタ電極８、コレク
タ層３にはコレクタ電極９が接触している。
グ素子に逆電圧が印加されたときに電流を流すバイパス
を形成する電流回生用ダイオードを逆並列に接続するこ
とが知られている。そのような電流回生用ダイオードを
主素子と同一チップに内蔵するものも知られている。例
えば図２に示す縦形ＭＯＳトランジスタでは、ｎ- 層21
に形成されるｐ+ チャネル領域22と同一のｐ+ 領域23を
形成し、このｐ+ 領域23とｎ- 層21の間のｐｎ接合によ
るダイオードを電流回生用ダイオードとして利用する。
ｐ+ 領域23に接触する電極24がダイオードのアノード電
極となり、ｎ- 層１の下のｎ+ ドレイン層25に接触する
ドレイン電極26がカソード電極を兼ねるので、電極22と
ＭＯＳトランジスタのソース電極27と導体28で接続すれ
ば、ＭＯＳトランジスタに電流回生用ダイオードが逆並
列接続される。バイポーラトランジスタにおいても、ベ
ース領域と同導電型の領域とコレクタ層との間にダイオ
ードを内蔵電流回生用ダイオードとすることができる。
しかし、図３のような構造のＩＧＢＴではｎ- 層１の下
にｎ+ 層２を介してｐ+ コレクタ層３が存在するため、
同様にして内蔵ダイオードを形成することができないた
め、図４の等価回路に示すＩＧＢＴ31に逆並列接続され
る電流回生用ダイオード32は、ＩＧＢＴチップと別のチ
ップに構成して外付けする。図３において、ｐ+ 領域４
はチャネル領域、その表面層内に形成されるｎ+ 領域５
がエミッタ領域であり、チャネル領域４のエミッタ領域
５とｎ- 層１にはさまれた部分の上まで延びるゲート電
極７がゲート電極膜６を介して設けられる。そして、ｐ
+ 領域４とｎ+ 領域５に共通にエミッタ電極８、コレク
タ層３にはコレクタ電極９が接触している。
【０００３】
【発明が解決しようとする課題】上述のようにＩＧＢＴ
の場合はＩＧＢＴチップとダイオードチップが別個であ
り、同一容器内に集積しても、各チップの周縁部に耐圧
構造が設けられるため、どちらかの耐圧構造分だけ面積
効率が不利となり、集積化の限界を招く。また、別容器
のときは装置自体の大型化を招く。
の場合はＩＧＢＴチップとダイオードチップが別個であ
り、同一容器内に集積しても、各チップの周縁部に耐圧
構造が設けられるため、どちらかの耐圧構造分だけ面積
効率が不利となり、集積化の限界を招く。また、別容器
のときは装置自体の大型化を招く。
【０００４】本発明の目的は、上述の問題を解決し、同
一チップ内に電流回生用ダイオードを内蔵したＩＧＢＴ
を提供することにある。
一チップ内に電流回生用ダイオードを内蔵したＩＧＢＴ
を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体素体が第一導電型の第一層、そ
の第一層の一面側の表面層内に選択的に形成された第二
導電型の第一領域、その第一領域の表面層内に選択的に
形成された第一導電型の第二領域および第一層の他面側
に第一導電型で第一層より高不純物濃度の第二層を介し
て形成された第二導電型の第三層を有し、その半導体素
体の第一層と第二領域にはさまれた第一領域表面上に絶
縁膜を介してゲート電極が設けられ、第一領域および第
二領域に共通にエミッタ電極が、第三層にコレクタ電極
がそれぞれ接触するＩＧＢＴにおいて、半導体素体の第
一層の表面層内に第二導電型の第三領域が形成され、そ
の第三領域にエミッタ電極に接続されるダイオード第一
電極が、第二層および第三層に共通にダイオード第二電
極がそれぞれ接触するものとする。そして、ダイオード
第二電極が半導体素体縁部において第二層および第三層
にわたって形成された半導体素体主面に対する傾斜面に
被着した電極であるか、あるいは半導体素体縁部におい
て第二層および第三層にわたって階段状に形成されたそ
れぞれ半導体素体主面に平行な面およびその間の段差面
に被着した電極であることが有効である。
めに、本発明は、半導体素体が第一導電型の第一層、そ
の第一層の一面側の表面層内に選択的に形成された第二
導電型の第一領域、その第一領域の表面層内に選択的に
形成された第一導電型の第二領域および第一層の他面側
に第一導電型で第一層より高不純物濃度の第二層を介し
て形成された第二導電型の第三層を有し、その半導体素
体の第一層と第二領域にはさまれた第一領域表面上に絶
縁膜を介してゲート電極が設けられ、第一領域および第
二領域に共通にエミッタ電極が、第三層にコレクタ電極
がそれぞれ接触するＩＧＢＴにおいて、半導体素体の第
一層の表面層内に第二導電型の第三領域が形成され、そ
の第三領域にエミッタ電極に接続されるダイオード第一
電極が、第二層および第三層に共通にダイオード第二電
極がそれぞれ接触するものとする。そして、ダイオード
第二電極が半導体素体縁部において第二層および第三層
にわたって形成された半導体素体主面に対する傾斜面に
被着した電極であるか、あるいは半導体素体縁部におい
て第二層および第三層にわたって階段状に形成されたそ
れぞれ半導体素体主面に平行な面およびその間の段差面
に被着した電極であることが有効である。
【０００６】
【作用】第一層の表面層に形成された第二導電型の第三
領域と第一導電型の第一層および第二層とからなるダイ
オードは、第三領域に接触する電極がＩＧＢＴのエミッ
タ電極に接続され、第二層が第三層と共通に接触する電
極により第三層を介してＩＧＢＴコレクタ電極に接続さ
れることにより、ＩＧＢＴに逆並列に接続される電流回
生用ダイオードの働きをもつ。しかし、第二層, 第三層
の半導体素体側面への露出面積は小さいので、素体縁部
に傾斜面もしくは階段状面を形成することにより、ダイ
オード第二電極の接触面積を大きくすることが有利であ
る。
領域と第一導電型の第一層および第二層とからなるダイ
オードは、第三領域に接触する電極がＩＧＢＴのエミッ
タ電極に接続され、第二層が第三層と共通に接触する電
極により第三層を介してＩＧＢＴコレクタ電極に接続さ
れることにより、ＩＧＢＴに逆並列に接続される電流回
生用ダイオードの働きをもつ。しかし、第二層, 第三層
の半導体素体側面への露出面積は小さいので、素体縁部
に傾斜面もしくは階段状面を形成することにより、ダイ
オード第二電極の接触面積を大きくすることが有利であ
る。
【０００７】
【実施例】以下、図３と共通の部分に同一の符号を付し
たＩＧＢＴチップ縁部近傍の図を引用して本発明の実施
例について説明する。図１において、ＩＧＢＴのシリコ
ンチップの縁部には表面からのエッチングによりメサ状
の傾斜面10が形成されている。その傾斜面10の上縁には
ｎ+ チャネルストッパ領域11が形成され、その領域にチ
ップ側面を介してコレクタ電極９と等電位になるチャネ
ルストッパ電極12が接触している。そして、チャネルス
トッパ領域10と距離をおいて図３に示したチャネル領域
４と同時にｐ+ 領域13が形成されており、このｐ+ 領域
13にエミッタ電極８の延長部が接触している。チャネル
ストッパ電極12とエミッタ電極８の間のｎ- ベース層１
の表面は絶縁膜６で覆われている。一方、傾斜面10の下
方にはエミッタ電極８, チャネルストッパ電極12と同時
に形成できる電極14が被着し、ｎ- ベース層１, ｎ+ バ
ッファ層２およびｐ+ コレクタ層３に接触している。ｐ
+ 領域13, ｎ- 層１およびｎ+ 層２はｐ+ −ｎ- −ｎ+
ダイオードを形成するので、電極８がアノード電極、電
極14がカソード電極となる。カソード電極14はｎ + 層２
とコレクタ層３を短絡しているのでコレクタ電極９に電
気的に接続され、上記のダイオードはＩＧＢＴの電極８
とコレクタ電極９に並列接続される電流回生用ダイオー
ドとしてＩＧＢＴチップに内蔵される。なお、ｐ+ 領域
13はチャネル領域４と連結されてもよい。
たＩＧＢＴチップ縁部近傍の図を引用して本発明の実施
例について説明する。図１において、ＩＧＢＴのシリコ
ンチップの縁部には表面からのエッチングによりメサ状
の傾斜面10が形成されている。その傾斜面10の上縁には
ｎ+ チャネルストッパ領域11が形成され、その領域にチ
ップ側面を介してコレクタ電極９と等電位になるチャネ
ルストッパ電極12が接触している。そして、チャネルス
トッパ領域10と距離をおいて図３に示したチャネル領域
４と同時にｐ+ 領域13が形成されており、このｐ+ 領域
13にエミッタ電極８の延長部が接触している。チャネル
ストッパ電極12とエミッタ電極８の間のｎ- ベース層１
の表面は絶縁膜６で覆われている。一方、傾斜面10の下
方にはエミッタ電極８, チャネルストッパ電極12と同時
に形成できる電極14が被着し、ｎ- ベース層１, ｎ+ バ
ッファ層２およびｐ+ コレクタ層３に接触している。ｐ
+ 領域13, ｎ- 層１およびｎ+ 層２はｐ+ −ｎ- −ｎ+
ダイオードを形成するので、電極８がアノード電極、電
極14がカソード電極となる。カソード電極14はｎ + 層２
とコレクタ層３を短絡しているのでコレクタ電極９に電
気的に接続され、上記のダイオードはＩＧＢＴの電極８
とコレクタ電極９に並列接続される電流回生用ダイオー
ドとしてＩＧＢＴチップに内蔵される。なお、ｐ+ 領域
13はチャネル領域４と連結されてもよい。
【０００８】図５に示す実施例では、ＩＧＢＴチップの
縁部がドライエッチングで加工されてｎ- 層の端に水平
面15が形成され、さらにその水平面15からドライエッチ
ングで凹溝16が掘られている。エミッタ電極８などと同
時に形成できるカソード電極14は水平面15から凹溝16内
面にかけて被着してｎ+ 層２およびｐ+層３を短絡して
いる。
縁部がドライエッチングで加工されてｎ- 層の端に水平
面15が形成され、さらにその水平面15からドライエッチ
ングで凹溝16が掘られている。エミッタ電極８などと同
時に形成できるカソード電極14は水平面15から凹溝16内
面にかけて被着してｎ+ 層２およびｐ+層３を短絡して
いる。
【０００９】図６に示す実施例ではｐ+ コレクタ層側の
エッチングにより傾斜面10が形成され、その傾斜面10に
被着するカソード電極14は、コレクタ電極９と同時に形
成でき、ｎ+ 層２およびｐ+ 層３を短絡している。また
図７に示す実施例では、ｐ+コレクタ層側からのドライ
エッチングでｐ+ 層３に水平面17が形成されており、さ
らにその面からのドライエッチングでｎ+ 層２の水平面
15が形成されていて、カソード電極14はこの階段部にま
たがって被着し、ｎ+ 層２およびｐ+ 層３を短絡してい
る。
エッチングにより傾斜面10が形成され、その傾斜面10に
被着するカソード電極14は、コレクタ電極９と同時に形
成でき、ｎ+ 層２およびｐ+ 層３を短絡している。また
図７に示す実施例では、ｐ+コレクタ層側からのドライ
エッチングでｐ+ 層３に水平面17が形成されており、さ
らにその面からのドライエッチングでｎ+ 層２の水平面
15が形成されていて、カソード電極14はこの階段部にま
たがって被着し、ｎ+ 層２およびｐ+ 層３を短絡してい
る。
【００１０】以上、ｎチャネルＩＧＢＴにおける実施例
について述べたが、ｐチャネルＩＧＢＴでも同様に実施
できることは明らかである。
について述べたが、ｐチャネルＩＧＢＴでも同様に実施
できることは明らかである。
【００１１】
【発明の効果】本発明によれば、ベース層表面にそれと
別の導電型でチャネル領域と同時に形成できる領域を設
け、エミッタ電極に接続される電極が接触するその領域
とベース層との間のｐｎ接合によるダイオードの他方の
電極を、ベース層と同一導電型でより高不純物濃度のバ
ッファ層に接触させ、さらにその電極によりバッファ層
とコレクタ層を短絡することにより、前記ダイオードを
ＩＧＢＴのエミッタ電極とコレクタ電極に逆並列接続さ
れる電流回生用ダイオードとすることができる。このよ
うなダイオードの形成はＩＧＢＴの特性に影響を与える
ことがなくチップの面積効率の点でも有利で、ＩＧＢＴ
の製造工程を利用して低コストで電流回生用ダイオード
を同一チップに内蔵させることが可能になった。
別の導電型でチャネル領域と同時に形成できる領域を設
け、エミッタ電極に接続される電極が接触するその領域
とベース層との間のｐｎ接合によるダイオードの他方の
電極を、ベース層と同一導電型でより高不純物濃度のバ
ッファ層に接触させ、さらにその電極によりバッファ層
とコレクタ層を短絡することにより、前記ダイオードを
ＩＧＢＴのエミッタ電極とコレクタ電極に逆並列接続さ
れる電流回生用ダイオードとすることができる。このよ
うなダイオードの形成はＩＧＢＴの特性に影響を与える
ことがなくチップの面積効率の点でも有利で、ＩＧＢＴ
の製造工程を利用して低コストで電流回生用ダイオード
を同一チップに内蔵させることが可能になった。
【図１】本発明の一実施例のＩＧＢＴチップの縁部近傍
断面図
断面図
【図２】電流回生用ダイオード内蔵ＭＯＳトランジスタ
の断面図
の断面図
【図３】ＩＧＢＴ本体の断面図
【図４】電流回生用ダイオード接続ＩＧＢＴの等価回路
図
図
【図５】本発明の別の実施例のＩＧＢＴチップの縁部近
傍断面図
傍断面図
【図６】本発明のさらに別の実施例のＩＧＢＴチップの
縁部近傍断面図
縁部近傍断面図
【図７】本発明のさらに異なる実施例のＩＧＢＴチップ
の縁部近傍断面図
の縁部近傍断面図
１ ｎ- ベース層
２ ｎ+ バッファ層
３ ｐ+ コレクタ層
４ ｐ+ チャネル領域
５ ｎ+ エミッタ領域
６ 絶縁膜
７ ゲート電極
８ エミッタ電極
９ コレクタ電極
１０ 傾斜面
１３ アノード領域
１４ カソード電極
１５ 水平面
１６ 凹溝
１７ 水平面
Claims (3)
- 【請求項１】半導体素体が第一導電型の第一層、その第
一層の一面側の表面層内に選択的に形成された第二導電
型の第一領域、その第一領域の表面層内に選択的に形成
された第一導電型の第二領域および第一層の他面側に第
一導電型で第一層より高不純物濃度の第二層を介して形
成された第二導電型の第三層を有し、その半導体素体の
第一層と第二領域にはさまれた第一領域表面上に絶縁膜
を介してゲート電極が設けられ、第一領域および第二領
域に共通にエミッタ電極が、第三層にコレクタ電極がそ
れぞれ接触するものにおいて、半導体素体の第一層の表
面層内に第二導電型の第三領域が形成され、その第三領
域にエミッタ電極に接続されるダイオード第一電極が、
第二層および第三層に共通にダイオード第二電極がそれ
ぞれ接触することを特徴とする絶縁ゲート型バイポーラ
トランジスタ。 - 【請求項２】ダイオード第二電極が半導体素体縁部にお
いて、第二層および第三層にわたって形成された半導体
素体主面に対する傾斜面に被着する電極である請求項１
記載の絶縁ゲート型バイポーラトランジスタ。 - 【請求項３】ダイオード第二電極が半導体素体縁部にお
いて、第二層および第三層にわたって階段状に形成され
たそれぞれ半導体素体主面に平行な面およびその間の段
差面に被着した電極である請求項１記載の絶縁ゲート型
バイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16604391A JPH0513768A (ja) | 1991-07-08 | 1991-07-08 | 絶縁ゲート型バイポーラトランジスタ |
| US08/199,981 US5475243A (en) | 1991-07-02 | 1994-02-22 | Semiconductor device including an IGBT and a current-regenerative diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16604391A JPH0513768A (ja) | 1991-07-08 | 1991-07-08 | 絶縁ゲート型バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513768A true JPH0513768A (ja) | 1993-01-22 |
Family
ID=15823895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16604391A Pending JPH0513768A (ja) | 1991-07-02 | 1991-07-08 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513768A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227982A (ja) * | 2007-06-12 | 2007-09-06 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置 |
| CN101976683A (zh) * | 2010-09-25 | 2011-02-16 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
| JP2012523695A (ja) * | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | 電気的に絶縁された裏面を有するバンプ付き自己分離型ＧａＮトランジスタチップ |
-
1991
- 1991-07-08 JP JP16604391A patent/JPH0513768A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227982A (ja) * | 2007-06-12 | 2007-09-06 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2012523695A (ja) * | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | 電気的に絶縁された裏面を有するバンプ付き自己分離型ＧａＮトランジスタチップ |
| CN101976683A (zh) * | 2010-09-25 | 2011-02-16 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760734B2 (ja) | 縦方向導電性高出力ｍｏｓｆｅｔ | |
| JPH0439770B2 (ja) | ||
| JPH0766428A (ja) | 薄膜ｓｏｉ装置及びその製造方法 | |
| US5099300A (en) | Gated base controlled thyristor | |
| JP2635828B2 (ja) | 半導体装置 | |
| JPH0575110A (ja) | 半導体装置 | |
| US7741695B2 (en) | Semiconductor device | |
| US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
| JPH04216674A (ja) | 横形ｍｏｓ制御形サイリスタ | |
| JP3924829B2 (ja) | 電圧駆動型半導体装置及びその製造方法 | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| EP0144654A2 (en) | Semiconductor device structure including a dielectrically-isolated insulated-gate transistor | |
| JP2000208768A (ja) | 半導体装置及びそれを使った電力変換装置 | |
| JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US4641163A (en) | MIS-field effect transistor with charge carrier injection | |
| US7683454B2 (en) | MOS power component with a reduced surface area | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| US5047824A (en) | Reverse conducting gate turn-off thyristor | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP2581233B2 (ja) | 横型伝導度変調ｍｏｓｆｅｔ | |
| JPH0513767A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0575113A (ja) | 絶縁ゲート型サイリスタ | |
| JPS6384070A (ja) | 電界効果型半導体装置 | |
| JPH10154812A (ja) | 高耐圧半導体装置 | |
| JPH04107865A (ja) | 半導体装置 |