JPH0513767A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH0513767A JPH0513767A JP16070891A JP16070891A JPH0513767A JP H0513767 A JPH0513767 A JP H0513767A JP 16070891 A JP16070891 A JP 16070891A JP 16070891 A JP16070891 A JP 16070891A JP H0513767 A JPH0513767 A JP H0513767A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- layer
- electrode
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】電流回生用ダイオードはバイポーラトランジス
タやＭＯＳトランジスタでは容易に同一チップに内蔵で
きるが、逆導電型のコレクタ層のあるＩＧＢＴでは内蔵
が難しく、別チップのダイオードを外付けしなければな
らない問題を解決する。 【構成】第一導電型のベース層の高比抵抗の表面層内に
チャネル領域と同様の第二導電型の領域と半導体素体縁
部に位置する第一導電型で低比抵抗の領域とを形成する
ことにより横型ダイオードを構成し、第二導電型の領域
をエミッタ電極に、第一導電型の領域をコレクタ電極に
接続することにより電流回生用ダイオードとする。
タやＭＯＳトランジスタでは容易に同一チップに内蔵で
きるが、逆導電型のコレクタ層のあるＩＧＢＴでは内蔵
が難しく、別チップのダイオードを外付けしなければな
らない問題を解決する。 【構成】第一導電型のベース層の高比抵抗の表面層内に
チャネル領域と同様の第二導電型の領域と半導体素体縁
部に位置する第一導電型で低比抵抗の領域とを形成する
ことにより横型ダイオードを構成し、第二導電型の領域
をエミッタ電極に、第一導電型の領域をコレクタ電極に
接続することにより電流回生用ダイオードとする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば電子レンジの電
源回路など種々のインバータ回路に用いられる絶縁ゲー
ト型バイポーラトランジスタ (以下ＩＧＢＴと記す) に
関する。
源回路など種々のインバータ回路に用いられる絶縁ゲー
ト型バイポーラトランジスタ (以下ＩＧＢＴと記す) に
関する。
【０００２】
【従来の技術】インバータ回路に用いられるスイッチン
グ素子に逆電圧が印加されたときに電流を流すバイパス
を形成する電流回生用ダイオードを逆並列に接続するこ
とが知られている。そのような電流回生用ダイオードを
主素子と同一チップに内蔵するものも知られている。例
えば図２に示す縦形ＭＯＳトランジスタでは、ｎ- 層21
に形成されるｐ+ チャネル領域22と同一のｐ+ 領域23を
形成し、このｐ+ 領域23とｎ- 層21の間のｐｎ接合によ
るダイオードを電流回生用ダイオードとして利用する。
ｐ+ 領域23に接触する電極24がダイオードのアノード電
極となり、ｎ- 層１の下のｎ+ ドレイン層25に接触する
ドレイン電極26がカソード電極を兼ねるので、電極22と
ＭＯＳトランジスタのソース電極27と導体28で接続すれ
ば、ＭＯＳトランジスタに電流回生用ダイオードが逆並
列接続される。バイポーラトランジスタにおいても、ベ
ース領域と同導電型の領域とコレクタ層との間にダイオ
ードを内蔵電流回生用ダイオードとすることができる。
しかし、図３のような構造のＩＧＢＴではｎ- 層１の下
にｎ+ 層２を介してｐ+ コレクタ層３が存在するため、
同様にして内蔵ダイオードを形成することができないた
め、図４の等価回路に示すＩＧＢＴ31に逆並列接続され
る電流回生用ダイオード32は、ＩＧＢＴチップと別のチ
ップに構成して外付けする。図３において、ｐ+ 領域４
はチャネル領域、その表面層内に形成されるｎ+ 領域５
がエミッタ領域であり、チャネル領域４のエミッタ領域
５とｎ- 層１にはさまれた部分の上まで延びるゲート電
極７がゲート電極膜６を介して設けられる。そして、ｐ
+ 領域４とｎ+ 領域５には共通にエミッタ電極８、コレ
クタ層３にはコレクタ電極９が接触している。
グ素子に逆電圧が印加されたときに電流を流すバイパス
を形成する電流回生用ダイオードを逆並列に接続するこ
とが知られている。そのような電流回生用ダイオードを
主素子と同一チップに内蔵するものも知られている。例
えば図２に示す縦形ＭＯＳトランジスタでは、ｎ- 層21
に形成されるｐ+ チャネル領域22と同一のｐ+ 領域23を
形成し、このｐ+ 領域23とｎ- 層21の間のｐｎ接合によ
るダイオードを電流回生用ダイオードとして利用する。
ｐ+ 領域23に接触する電極24がダイオードのアノード電
極となり、ｎ- 層１の下のｎ+ ドレイン層25に接触する
ドレイン電極26がカソード電極を兼ねるので、電極22と
ＭＯＳトランジスタのソース電極27と導体28で接続すれ
ば、ＭＯＳトランジスタに電流回生用ダイオードが逆並
列接続される。バイポーラトランジスタにおいても、ベ
ース領域と同導電型の領域とコレクタ層との間にダイオ
ードを内蔵電流回生用ダイオードとすることができる。
しかし、図３のような構造のＩＧＢＴではｎ- 層１の下
にｎ+ 層２を介してｐ+ コレクタ層３が存在するため、
同様にして内蔵ダイオードを形成することができないた
め、図４の等価回路に示すＩＧＢＴ31に逆並列接続され
る電流回生用ダイオード32は、ＩＧＢＴチップと別のチ
ップに構成して外付けする。図３において、ｐ+ 領域４
はチャネル領域、その表面層内に形成されるｎ+ 領域５
がエミッタ領域であり、チャネル領域４のエミッタ領域
５とｎ- 層１にはさまれた部分の上まで延びるゲート電
極７がゲート電極膜６を介して設けられる。そして、ｐ
+ 領域４とｎ+ 領域５には共通にエミッタ電極８、コレ
クタ層３にはコレクタ電極９が接触している。
【０００３】
【発明が解決しようとする課題】上述のようにＩＧＢＴ
の場合はＩＧＢＴチップとダイオードチップが別個であ
り、同一容器内に集積しても、各チップの周縁部に耐圧
構造が設けられるため、どちらかの耐圧構造分だけ面積
効率が不利となり、集積化の限界を招く。また、別容器
のときは装置自体の大型化を招く。
の場合はＩＧＢＴチップとダイオードチップが別個であ
り、同一容器内に集積しても、各チップの周縁部に耐圧
構造が設けられるため、どちらかの耐圧構造分だけ面積
効率が不利となり、集積化の限界を招く。また、別容器
のときは装置自体の大型化を招く。
【０００４】本発明の目的は、上述の問題を解決し、同
一チップ内に電流回生用ダイオードを内蔵したＩＧＢＴ
を提供することにある。
一チップ内に電流回生用ダイオードを内蔵したＩＧＢＴ
を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、第二導電型のコレクタ層に隣接する第
一導電型のベース層の高比抵抗の表面層内に第二導電型
のチャネル領域が形成され、そのチャネル領域の表面層
内に第一導電型のエミッタ領域が形成された半導体素体
を有し、チャネル領域のベース層表面層とエミッタ領域
にはさまれた部分の上にゲート絶縁膜を介してゲート電
極が設けられ、チャネル領域およびエミッタ領域に共通
にエミッタ電極が、コレクタ層にコレクタ電極がそれぞ
れ接触するＩＧＢＴにおいて、ベース層の高比抵抗の表
面層内に半導体素体の縁部から離れて第二導電型の第一
領域、縁部に第一導電型で低比抵抗の第二領域が形成さ
れ、第一領域に接触する電極がエミッタ電極と、第二領
域に接触する電極がコレクタ電極と接続されるものとす
る。そして、第一領域と第二領域の間の表面層内に一つ
あるいは複数の第二導電型のガードリング領域が設けら
れることが有効である。また、ベース層のコレクタ層側
に第一導電型で低抵抗のバッファ層が設けられることも
有効である。
めに、本発明は、第二導電型のコレクタ層に隣接する第
一導電型のベース層の高比抵抗の表面層内に第二導電型
のチャネル領域が形成され、そのチャネル領域の表面層
内に第一導電型のエミッタ領域が形成された半導体素体
を有し、チャネル領域のベース層表面層とエミッタ領域
にはさまれた部分の上にゲート絶縁膜を介してゲート電
極が設けられ、チャネル領域およびエミッタ領域に共通
にエミッタ電極が、コレクタ層にコレクタ電極がそれぞ
れ接触するＩＧＢＴにおいて、ベース層の高比抵抗の表
面層内に半導体素体の縁部から離れて第二導電型の第一
領域、縁部に第一導電型で低比抵抗の第二領域が形成さ
れ、第一領域に接触する電極がエミッタ電極と、第二領
域に接触する電極がコレクタ電極と接続されるものとす
る。そして、第一領域と第二領域の間の表面層内に一つ
あるいは複数の第二導電型のガードリング領域が設けら
れることが有効である。また、ベース層のコレクタ層側
に第一導電型で低抵抗のバッファ層が設けられることも
有効である。
【０００６】
【作用】第一導電型のベース層の高比抵抗の表面層内に
距離をおいて設けられる第二導電型の第一領域と第一導
電型で低比抵抗の第二領域で形成されるダイオードは、
第一領域に接触する電極をエミッタ電極、第二領域に接
触する電極をコレクタ電極に接続することにより、電流
回生用ダイオードとして働くため、電流回生用ダイオー
ドを内蔵することができる。そして、第二領域はチャネ
ルストッパ領域の働きをするので、電流回生用ダイオー
ドの耐圧を決める第一, 第二領域間のベース層表面層が
ガードリング層を設けることもできるＩＧＢＴの半導体
素体縁部の耐圧構造部として役立つため、半導体素体の
面積効率の向上につながる。さらにチャネルストッパ領
域がベース層と同じ第一導電型であるため、素体表面上
の電荷によりベース層表面に生ずる反転層の伸びるのを
抑える効果があり、従来のチャネル領域と同時に形成さ
れる第二導電型のチャネルストッパ領域に比べてＩＧＢ
Ｔの耐圧の向上に有効である。
距離をおいて設けられる第二導電型の第一領域と第一導
電型で低比抵抗の第二領域で形成されるダイオードは、
第一領域に接触する電極をエミッタ電極、第二領域に接
触する電極をコレクタ電極に接続することにより、電流
回生用ダイオードとして働くため、電流回生用ダイオー
ドを内蔵することができる。そして、第二領域はチャネ
ルストッパ領域の働きをするので、電流回生用ダイオー
ドの耐圧を決める第一, 第二領域間のベース層表面層が
ガードリング層を設けることもできるＩＧＢＴの半導体
素体縁部の耐圧構造部として役立つため、半導体素体の
面積効率の向上につながる。さらにチャネルストッパ領
域がベース層と同じ第一導電型であるため、素体表面上
の電荷によりベース層表面に生ずる反転層の伸びるのを
抑える効果があり、従来のチャネル領域と同時に形成さ
れる第二導電型のチャネルストッパ領域に比べてＩＧＢ
Ｔの耐圧の向上に有効である。
【０００７】
【実施例】図１は本発明の一実施例のＩＧＢＴのチップ
の縁部近傍を示し、図３と共通の部分には同一の符号が
付されている。ベース層１の表面層内には図３に示した
チャネル領域４と同時に形成されるｐ+ 領域10と別の拡
散工程で形成されるｎ+ 領域11が存在する。ｐ+ 領域10
はｐ+ −ｎ- −ｎ+ ダイオードのアノード領域、ｎ + 領
域11はカソード領域となり、アノード領域10にはエミッ
タ電極８の延長部が、カソード領域11にはカソード電極
12がそれぞれ接触している。両電極８, 12の間のチップ
表面は絶縁膜６で覆われている。このダイオードの耐圧
およびオン抵抗はｐ+ アノード領域10とｎ+ バッファ層
２との間のｎ- ベース層の厚さＷ1 とアノード・カソー
ド間のｎ- ベース層の長さＷ2 とによって決まる。また
Ｗ1 はこのＩＧＢＴの耐圧を決める。なお、アノード領
域10はチャネル領域４と連結されてもよい。
の縁部近傍を示し、図３と共通の部分には同一の符号が
付されている。ベース層１の表面層内には図３に示した
チャネル領域４と同時に形成されるｐ+ 領域10と別の拡
散工程で形成されるｎ+ 領域11が存在する。ｐ+ 領域10
はｐ+ −ｎ- −ｎ+ ダイオードのアノード領域、ｎ + 領
域11はカソード領域となり、アノード領域10にはエミッ
タ電極８の延長部が、カソード領域11にはカソード電極
12がそれぞれ接触している。両電極８, 12の間のチップ
表面は絶縁膜６で覆われている。このダイオードの耐圧
およびオン抵抗はｐ+ アノード領域10とｎ+ バッファ層
２との間のｎ- ベース層の厚さＷ1 とアノード・カソー
ド間のｎ- ベース層の長さＷ2 とによって決まる。また
Ｗ1 はこのＩＧＢＴの耐圧を決める。なお、アノード領
域10はチャネル領域４と連結されてもよい。
【０００８】図５はこのＩＧＢＴの約５mm角の大きさの
チップの平面図で、斜線を引いて示した領域41がエミッ
タ電極８とカソード電極12の間の耐圧部であり、その一
部の上にゲートパッド42が、その内側にエミッタパッド
43が、その外側にカソードパッド44がそれぞれ絶縁膜の
開口部に設けられている。このようなチップ40を図６に
示すように銅からなるリードフレームのマウント部45に
ろう付けし、ゲートパッド42およびエミッタパッド43を
それぞれリードフレームの外部リード部46, 47にそれぞ
れ導線48で接続し、カソードパッド44をマウント部45に
接続すれば、ｐ + 領域10, ｎ- 層１, ｎ+ 領域11からな
るダイオードがエミッタＥとコレクタＣの間に接続され
たことになり、図４に示す等価回路が構成される。そし
て縁部のｎ+領域11はチャネルストッパ領域として役立
ち、またカソード電極12はチャネルストッパ電極として
役立つ。
チップの平面図で、斜線を引いて示した領域41がエミッ
タ電極８とカソード電極12の間の耐圧部であり、その一
部の上にゲートパッド42が、その内側にエミッタパッド
43が、その外側にカソードパッド44がそれぞれ絶縁膜の
開口部に設けられている。このようなチップ40を図６に
示すように銅からなるリードフレームのマウント部45に
ろう付けし、ゲートパッド42およびエミッタパッド43を
それぞれリードフレームの外部リード部46, 47にそれぞ
れ導線48で接続し、カソードパッド44をマウント部45に
接続すれば、ｐ + 領域10, ｎ- 層１, ｎ+ 領域11からな
るダイオードがエミッタＥとコレクタＣの間に接続され
たことになり、図４に示す等価回路が構成される。そし
て縁部のｎ+領域11はチャネルストッパ領域として役立
ち、またカソード電極12はチャネルストッパ電極として
役立つ。
【０００９】図７は異なる実施例であり、この場合は耐
圧部にｐ+ ガードリング領域13がチャネル領域４, アノ
ード領域10形成のための拡散工程で同時に形成される。
このような構造で寸法Ｗ1 , Ｗ2 あるいはガードリング
領域13の数を適宜選定することにより、例えば1000Ｖを
越える耐圧のＩＧＢＴを作ることもできる。図８はこの
ＩＧＢＴのチップ40の平面図で、図５の場合とゲートパ
ッド42の位置が異なり、またエミッタパッド43が２個所
に設けられている。このチップ40をリードフレームのマ
ウント部に固着し、図９に示すようにワイヤボンディン
グを行えば、やはり図４に示す等価回路が構成される。
なお、以上はすべてｎチャネルＩＧＢＴにおける実施例
について述べたが、導電型を入れ換えればｐチャネルＩ
ＧＢＴにおいても実施できることは明らかである。
圧部にｐ+ ガードリング領域13がチャネル領域４, アノ
ード領域10形成のための拡散工程で同時に形成される。
このような構造で寸法Ｗ1 , Ｗ2 あるいはガードリング
領域13の数を適宜選定することにより、例えば1000Ｖを
越える耐圧のＩＧＢＴを作ることもできる。図８はこの
ＩＧＢＴのチップ40の平面図で、図５の場合とゲートパ
ッド42の位置が異なり、またエミッタパッド43が２個所
に設けられている。このチップ40をリードフレームのマ
ウント部に固着し、図９に示すようにワイヤボンディン
グを行えば、やはり図４に示す等価回路が構成される。
なお、以上はすべてｎチャネルＩＧＢＴにおける実施例
について述べたが、導電型を入れ換えればｐチャネルＩ
ＧＢＴにおいても実施できることは明らかである。
【００１０】
【発明の効果】本発明は、ＩＧＢＴのチップのベース層
表面層にチャネル領域と同一導電型の領域を、チップ縁
部に表面層にチャネルストッパ領域を兼ねるベース層と
同一導電型の低比抵抗領域を形成することによって横型
ダイオードを構成し、それを電流回生用ダイオードとし
て用いるもので、ＩＧＢＴ本体の耐圧部を利用すること
ができるためＩＧＢＴの特性を低下させることがなく、
面積効率の点でも有利であり、コスト低減に役立つ。さ
らに、ベース層と同一導電型で低抵抗のチャネルストッ
パ領域が形成されるので、表面反転層の延びが抑制さ
れ、耐圧の点でも有利となる。
表面層にチャネル領域と同一導電型の領域を、チップ縁
部に表面層にチャネルストッパ領域を兼ねるベース層と
同一導電型の低比抵抗領域を形成することによって横型
ダイオードを構成し、それを電流回生用ダイオードとし
て用いるもので、ＩＧＢＴ本体の耐圧部を利用すること
ができるためＩＧＢＴの特性を低下させることがなく、
面積効率の点でも有利であり、コスト低減に役立つ。さ
らに、ベース層と同一導電型で低抵抗のチャネルストッ
パ領域が形成されるので、表面反転層の延びが抑制さ
れ、耐圧の点でも有利となる。
【図１】本発明の一実施例のＩＧＢＴチップの縁部近傍
断面図
断面図
【図２】電流回生用ダイオード内蔵ＭＯＳトランジスタ
の断面図
の断面図
【図３】ＩＧＢＴ本体の断面図
【図４】電流回生用ダイオード接続ＩＧＢＴの等価回路
図
図
【図５】図１に示したＩＧＢＴチップの平面図
【図６】図５に示したチップを実装したリードフレーム
の平面図
の平面図
【図７】本発明の異なる実施例のＩＧＢＴチップの縁部
近傍断面図
近傍断面図
【図８】図７に示したＩＧＢＴチップの平面図
【図９】図８に示したチップを実装したリードフレーム
の平面図
の平面図
１ ｎ- ベース層
２ ｎ+ バッファ層
３ ｐ+ コレクタ層
４ ｐ+ チャネル領域
５ ｎ+ エミッタ領域
６ 絶縁膜
７ ゲート電極
８ エミッタ電極
９ コレクタ電極
１０ ｐ+ アノード領域
１１ ｎ+ カソード領域
１２ カソード電極
１３ ｐ+ ガードリング領域
Claims (3)
- 【請求項１】第二導電型のコレクタ層に隣接する第一導
電型のベース層の高比抵抗の表面層内に第二導電型のチ
ャネル領域が形成され、そのチャネル領域の表面層内に
第一導電型のエミッタ領域が形成された半導体素体を有
し、チャネル領域のベース層表面層とエミッタ領域には
さまれた部分の上にゲート絶縁膜を介してゲート電極が
設けられ、チャネル領域およびエミッタ領域に共通にエ
ミッタ電極が、コレクタ層にコレクタ電極がそれぞれ接
触するものにおいて、ベース層の高比抵抗表面層内に半
導体素体の縁部から離れた第二導電型の第一領域、縁部
に第一導電型で低比抵抗の第二領域が形成され、第一領
域に接触する電極がエミッタ電極と、第二領域に接触す
る電極がコレクタ電極とそれぞれ接続されたことを特徴
とする絶縁ゲート型バイポーラトランジスタ。 - 【請求項２】第一領域と第二領域の間の表面層内に一つ
あるいは複数の第二導電型のガードリング領域が設けら
れた請求項１記載の絶縁ゲート型バイポーラトランジス
タ。 - 【請求項３】ベース層のコレクタ層側に第一導電型で低
抵抗のバッファ層が設けられた請求項１あるいは２記載
の絶縁ゲート型バイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16070891A JPH0513767A (ja) | 1991-07-02 | 1991-07-02 | 絶縁ゲート型バイポーラトランジスタ |
| US08/199,981 US5475243A (en) | 1991-07-02 | 1994-02-22 | Semiconductor device including an IGBT and a current-regenerative diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16070891A JPH0513767A (ja) | 1991-07-02 | 1991-07-02 | 絶縁ゲート型バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513767A true JPH0513767A (ja) | 1993-01-22 |
Family
ID=15720752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16070891A Pending JPH0513767A (ja) | 1991-07-02 | 1991-07-02 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513767A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5605638A (en) * | 1993-06-16 | 1997-02-25 | Sodick Co., Ltd. | Electric discharge machining (EDM) apparatus |
| KR100869419B1 (ko) * | 2006-03-09 | 2008-11-21 | 가부시키가이샤 히타치세이사쿠쇼 | 플라즈마 디스플레이 장치 |
-
1991
- 1991-07-02 JP JP16070891A patent/JPH0513767A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5605638A (en) * | 1993-06-16 | 1997-02-25 | Sodick Co., Ltd. | Electric discharge machining (EDM) apparatus |
| KR100869419B1 (ko) * | 2006-03-09 | 2008-11-21 | 가부시키가이샤 히타치세이사쿠쇼 | 플라즈마 디스플레이 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP4097417B2 (ja) | 半導体装置 | |
| US6639295B2 (en) | Semiconductor device | |
| JP7055056B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5089864A (en) | Insulated gate type semiconductor device | |
| JP7158317B2 (ja) | 半導体装置 | |
| US7888733B2 (en) | Power semiconductor device | |
| JP2635828B2 (ja) | 半導体装置 | |
| US6069396A (en) | High breakdown voltage semiconductor device | |
| JPS61182264A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH0575110A (ja) | 半導体装置 | |
| CN103426910A (zh) | 功率半导体元件及其边缘终端结构 | |
| JP3257394B2 (ja) | 電圧駆動型半導体装置 | |
| US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
| JP4852188B2 (ja) | 半導体装置 | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| US7683454B2 (en) | MOS power component with a reduced surface area | |
| JPH0513767A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2021040062A (ja) | 半導体装置 | |
| JP2004363477A (ja) | 絶縁ゲート型半導体装置 | |
| JP2581233B2 (ja) | 横型伝導度変調ｍｏｓｆｅｔ | |
| JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| US11756993B2 (en) | IGBT light load efficiency | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ |