JPH0513806A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH0513806A JPH0513806A JP3163057A JP16305791A JPH0513806A JP H0513806 A JPH0513806 A JP H0513806A JP 3163057 A JP3163057 A JP 3163057A JP 16305791 A JP16305791 A JP 16305791A JP H0513806 A JPH0513806 A JP H0513806A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- band
- semiconductor layer
- avalanche multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000031700 light absorption Effects 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 abstract description 19
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 6
- 125000005842 heteroatom Chemical group 0.000 abstract description 5
- 230000000737 periodic effect Effects 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 230000010748 Photoabsorption Effects 0.000 abstract 1
- 125000004429 atom Chemical group 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000004044 response Effects 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000003362 semiconductor superlattice Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 超格子ＡＰＤにおいて、イオン化率比の増
大、正孔のパイルアップの緩和、正孔走行時間の低減を
図り、広帯域・低雑音化を図る。 【構成】 アバランシェ増倍型受光素子構造は、ｐ型Ｉ
ｎＰ基板１２上に、ｐ型ＩｎＧａＡｓ光吸収層１４、Ｉ
ｎＡｌＡｓ／ＩｎＧａＡｓヘテロ周期構造アバランシェ
増倍層１５を有する。ここで、該アバランシェ増倍層１
５の井戸層であるＩｎx Ｇａ1 - x Ａｓ層の組成をｘ＝
０．４５８とし、引っ張り応力及び障壁層であるＩｎy
Ａｌ1 - y Ａｓ層の組成をｙ＝０．５９５とし圧縮応力
を負荷する。伝導帯不連続エネルギーΔＥｖは無歪
（０．２０７ｅＶ）にくらべて３０ｍｅＶ小さくなる。
更に該井戸層ではライトホールバンドが基底準位となる
ので、正孔のパイルアップの緩和及び走行時間の低減が
図れる。これにより広帯域かつ低雑音・高感度特性を得
ることができる。
大、正孔のパイルアップの緩和、正孔走行時間の低減を
図り、広帯域・低雑音化を図る。 【構成】 アバランシェ増倍型受光素子構造は、ｐ型Ｉ
ｎＰ基板１２上に、ｐ型ＩｎＧａＡｓ光吸収層１４、Ｉ
ｎＡｌＡｓ／ＩｎＧａＡｓヘテロ周期構造アバランシェ
増倍層１５を有する。ここで、該アバランシェ増倍層１
５の井戸層であるＩｎx Ｇａ1 - x Ａｓ層の組成をｘ＝
０．４５８とし、引っ張り応力及び障壁層であるＩｎy
Ａｌ1 - y Ａｓ層の組成をｙ＝０．５９５とし圧縮応力
を負荷する。伝導帯不連続エネルギーΔＥｖは無歪
（０．２０７ｅＶ）にくらべて３０ｍｅＶ小さくなる。
更に該井戸層ではライトホールバンドが基底準位となる
ので、正孔のパイルアップの緩和及び走行時間の低減が
図れる。これにより広帯域かつ低雑音・高感度特性を得
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子に関し、特に、低
雑音及び高速応答に優れたアバランシェ増倍型半導体受
光素子に関するものである。
光計測等で用いられる半導体受光素子に関し、特に、低
雑音及び高速応答に優れたアバランシェ増倍型半導体受
光素子に関するものである。
【０００２】
【従来の技術】従来、波長１〜１. ６μｍ帯の光通信用
半導体受光素子として、ＩｎＰ基板上に格子整合したＩ
ｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ層（以下ＩｎＧａＡｓ層と
略す）を光吸収層とするＰＩＮ型半導体受光素子（エレ
クトロニクス・レタ−ズ（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌ
ｅｔｔｅｒｓ）１９８４年，２０巻，ｐｐ６５３−６５
４に記載）、アバランシェ増倍型半導体受光素子（アイ
イ−イ−イ−・エレクトロンデバイス・レタ−ズ（Ｉ
ＥＥＥ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅ
ｒｓ）１９８６年，７巻，ｐｐ２５７−２５８に記載）
が知られている。特に、後者は、アバランシェ増倍作用
による内部利得効果及び高速応答を有する点で、長距離
通信用として実用化されている。
半導体受光素子として、ＩｎＰ基板上に格子整合したＩ
ｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ層（以下ＩｎＧａＡｓ層と
略す）を光吸収層とするＰＩＮ型半導体受光素子（エレ
クトロニクス・レタ−ズ（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌ
ｅｔｔｅｒｓ）１９８４年，２０巻，ｐｐ６５３−６５
４に記載）、アバランシェ増倍型半導体受光素子（アイ
イ−イ−イ−・エレクトロンデバイス・レタ−ズ（Ｉ
ＥＥＥ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅ
ｒｓ）１９８６年，７巻，ｐｐ２５７−２５８に記載）
が知られている。特に、後者は、アバランシェ増倍作用
による内部利得効果及び高速応答を有する点で、長距離
通信用として実用化されている。
【０００３】図７に、典型的なＩｎＧａＡｓ−ＡＰＤの
構造図（アバランシェ増倍型半導体受光素子は以下ＡＰ
Ｄと略す。）を示す。動作原理は、ＩｎＧａＡｓ光吸収
層３で発生した光キャリアの中で、正孔キャリアが電界
によりＩｎＰアバランシェ層４に注入される。ＩｎＰア
バランシェ層４は、高電界が印加されているのでイオン
化衝突が生じ、増倍特性に至る。この場合、素子特性上
重要な雑音・高速応答特性は、増倍過程でのキャリアの
ランダムなイオン化プロセスに支配されていることが知
られている。具体的には、増倍層であるＩｎＰ層の電子
と正孔のイオン化率に差がある程、イオン化率比が大き
くとれ（電子及び正孔のイオン化率をそれぞれα、βと
すると、α／β＞１の時には電子、β／α＞１の時には
正孔が、イオン化衝突を起こす主キャリアとなるべきで
ある。）、素子特性上望ましい。
構造図（アバランシェ増倍型半導体受光素子は以下ＡＰ
Ｄと略す。）を示す。動作原理は、ＩｎＧａＡｓ光吸収
層３で発生した光キャリアの中で、正孔キャリアが電界
によりＩｎＰアバランシェ層４に注入される。ＩｎＰア
バランシェ層４は、高電界が印加されているのでイオン
化衝突が生じ、増倍特性に至る。この場合、素子特性上
重要な雑音・高速応答特性は、増倍過程でのキャリアの
ランダムなイオン化プロセスに支配されていることが知
られている。具体的には、増倍層であるＩｎＰ層の電子
と正孔のイオン化率に差がある程、イオン化率比が大き
くとれ（電子及び正孔のイオン化率をそれぞれα、βと
すると、α／β＞１の時には電子、β／α＞１の時には
正孔が、イオン化衝突を起こす主キャリアとなるべきで
ある。）、素子特性上望ましい。
【０００４】ところが、イオン化率比（α／βまたはβ
／α）は、材料物性的に決定されており、ＩｎＰでは高
々β／α＝２程度である。これは、低雑音特性を有する
Ｓｉのα／β＝２０と大きな違いがあり、より低雑音及
び高速応答特性を実現するために、画期的な材料技術が
要求されている。これに対し、カパッソ（Ｆ．Ｃａｐａ
ｓｓｏ）らは、伝導帯のバンド不連続エネルギー（ΔＥ
ｃ）を電子のイオン化促進に利用し、イオン化率比（α
／β）の増大による高感度・広帯域を目的とした超格子
ＡＰＤを提案している。その例は、アプライド・フィジ
ックス・レタ−ズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ），１９８２年，４０巻，ｐ３８に記載
されている。一方、半導体超格子構造において歪応力を
負荷することにより、バンド構造が変化すること、特に
価電子帯エネルギーバンドにおいてヘビーホールバンド
とライトホールバンドの縮退が解けること等が知られて
いる。その例は、ジャーナル・オブ・アプライド・フィ
ジックス（Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈ
ｙｓｉｃｓ），１９９０年，６７巻，ｐ３４４に記載さ
れている。
／α）は、材料物性的に決定されており、ＩｎＰでは高
々β／α＝２程度である。これは、低雑音特性を有する
Ｓｉのα／β＝２０と大きな違いがあり、より低雑音及
び高速応答特性を実現するために、画期的な材料技術が
要求されている。これに対し、カパッソ（Ｆ．Ｃａｐａ
ｓｓｏ）らは、伝導帯のバンド不連続エネルギー（ΔＥ
ｃ）を電子のイオン化促進に利用し、イオン化率比（α
／β）の増大による高感度・広帯域を目的とした超格子
ＡＰＤを提案している。その例は、アプライド・フィジ
ックス・レタ−ズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ），１９８２年，４０巻，ｐ３８に記載
されている。一方、半導体超格子構造において歪応力を
負荷することにより、バンド構造が変化すること、特に
価電子帯エネルギーバンドにおいてヘビーホールバンド
とライトホールバンドの縮退が解けること等が知られて
いる。その例は、ジャーナル・オブ・アプライド・フィ
ジックス（Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈ
ｙｓｉｃｓ），１９９０年，６７巻，ｐ３４４に記載さ
れている。
【０００５】
【発明が解決しようとする課題】従来の技術の欄で述べ
たように、超格子ＡＰＤでは、伝導帯のバンド不連続エ
ネルギー（ΔＥｃ）の値が、イオン化率比の改善に大き
く寄与する。一方、価電子帯の不連続エネルギー（ΔＥ
ｖ）により正孔のパイルアップが生じ、増倍時の帯域を
劣化させる問題点がある。
たように、超格子ＡＰＤでは、伝導帯のバンド不連続エ
ネルギー（ΔＥｃ）の値が、イオン化率比の改善に大き
く寄与する。一方、価電子帯の不連続エネルギー（ΔＥ
ｖ）により正孔のパイルアップが生じ、増倍時の帯域を
劣化させる問題点がある。
【０００６】本発明の目的は、歪応力を負荷することに
より伝導帯不連続エネルギーを増加させイオン化率比を
更に改善、あるいは、ライトホールバンドを基底準位に
することでΔＥｖでの正孔パイルアップ緩和、走行時間
の短縮等を図ることにより、低雑音かつ高速応答を有す
るアバランシェ増倍型半導体受光素子を提供することに
ある。
より伝導帯不連続エネルギーを増加させイオン化率比を
更に改善、あるいは、ライトホールバンドを基底準位に
することでΔＥｖでの正孔パイルアップ緩和、走行時間
の短縮等を図ることにより、低雑音かつ高速応答を有す
るアバランシェ増倍型半導体受光素子を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明の受光素子は、半
導体基板上に、光吸収層と、ヘテロ周期構造アバランシ
ェ増倍半導体層を備える半導体受光素子において、該ヘ
テロ周期構造アバランシェ増倍層を構成する第一の半導
体層のＩＩＩ族原子及びＶ族原子の平均イオン化エネル
ギーをそれぞれＥA 及びＥB 、第二の半導体層のＩＩＩ
族原子及びＶ族原子の平均イオン化エネルギーをそれぞ
れＥC 及びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に圧縮応力が負荷されている
ことを特徴とする。
導体基板上に、光吸収層と、ヘテロ周期構造アバランシ
ェ増倍半導体層を備える半導体受光素子において、該ヘ
テロ周期構造アバランシェ増倍層を構成する第一の半導
体層のＩＩＩ族原子及びＶ族原子の平均イオン化エネル
ギーをそれぞれＥA 及びＥB 、第二の半導体層のＩＩＩ
族原子及びＶ族原子の平均イオン化エネルギーをそれぞ
れＥC 及びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に圧縮応力が負荷されている
ことを特徴とする。
【０００８】あるいは、本発明の受光素子は、半導体基
板上に、光吸収層と、ヘテロ周期構造アバランシェ増倍
半導体層を備える半導体受光素子において、該ヘテロ周
期構造アバランシェ増倍層を構成する第一の半導体層の
ＩＩＩ族原子及びＶ族原子の平均イオン化エネルギーを
それぞれＥA 及びＥB 、第二の半導体層のＩＩＩ族原子
及びＶ族原子の平均イオン化エネルギーをそれぞれＥC
及びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に圧縮応力
及び該第二の半導体層に引っ張り応力が負荷されている
ことを特徴とする。
板上に、光吸収層と、ヘテロ周期構造アバランシェ増倍
半導体層を備える半導体受光素子において、該ヘテロ周
期構造アバランシェ増倍層を構成する第一の半導体層の
ＩＩＩ族原子及びＶ族原子の平均イオン化エネルギーを
それぞれＥA 及びＥB 、第二の半導体層のＩＩＩ族原子
及びＶ族原子の平均イオン化エネルギーをそれぞれＥC
及びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に圧縮応力
及び該第二の半導体層に引っ張り応力が負荷されている
ことを特徴とする。
【０００９】または、本発明の受光素子は、半導体基板
上に、光吸収層と、ヘテロ周期構造アバランシェ増倍半
導体層を備える半導体受光素子において、該ヘテロ周期
構造アバランシェ増倍層を構成する第一の半導体層のＩ
ＩＩ族原子及びＶ族原子の平均イオン化エネルギーをそ
れぞれＥA 及びＥB 、第二の半導体層のＩＩＩ族原子及
びＶ族原子の平均イオン化エネルギーをそれぞれＥC 及
びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に引っ張り応力が負荷されて
いることを特徴とする半導体受光素子。
上に、光吸収層と、ヘテロ周期構造アバランシェ増倍半
導体層を備える半導体受光素子において、該ヘテロ周期
構造アバランシェ増倍層を構成する第一の半導体層のＩ
ＩＩ族原子及びＶ族原子の平均イオン化エネルギーをそ
れぞれＥA 及びＥB 、第二の半導体層のＩＩＩ族原子及
びＶ族原子の平均イオン化エネルギーをそれぞれＥC 及
びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に引っ張り応力が負荷されて
いることを特徴とする半導体受光素子。
【００１０】または、本発明の受光素子は、半導体基板
上に、光吸収層と、ヘテロ周期構造アバランシェ増倍半
導体層を備える半導体受光素子において、該ヘテロ周期
構造アバランシェ増倍層を構成する第一の半導体層のＩ
ＩＩ族原子及びＶ族原子の平均イオン化エネルギーをそ
れぞれＥA 及びＥB 、第二の半導体層のＩＩＩ族原子及
びＶ族原子の平均イオン化エネルギーをそれぞれＥC 及
びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に圧縮応力
が負荷され、無歪に比べ伝導帯不連続エネルギーが大き
く、イオン化率比を改善できることを特徴とする。
上に、光吸収層と、ヘテロ周期構造アバランシェ増倍半
導体層を備える半導体受光素子において、該ヘテロ周期
構造アバランシェ増倍層を構成する第一の半導体層のＩ
ＩＩ族原子及びＶ族原子の平均イオン化エネルギーをそ
れぞれＥA 及びＥB 、第二の半導体層のＩＩＩ族原子及
びＶ族原子の平均イオン化エネルギーをそれぞれＥC 及
びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に圧縮応力
が負荷され、無歪に比べ伝導帯不連続エネルギーが大き
く、イオン化率比を改善できることを特徴とする。
【００１１】
【作用】図１は、本発明の請求項１の受光素子のバンド
構造を説明するための図である。右側が本発明の素子の
バンド図で、左側は比較のための歪のない場合のバンド
図である。アバランシェ増倍層はヘテロ周期構造からな
り、上述のバンド構造を満たす具体例の一例として、第
１の半導体層にＩｎx Ｇａ1 - x Ａｓ（０≦ｘ≦１）、
第２の半導体層にＩｎy Ａｌ1 - y Ａｓ（０≦ｙ≦１）
を用いている。走行する電子は、伝導帯の不連続エネル
ギーΔＥｃを感じ、そのエネルギー分のイオン化エネル
ギーを得ることが出来るので、α/ β比を大きくとるこ
とが出来る。ここで、第一の半導体層（井戸層）をＩｎ
0 . 4 5 8 Ｇａ0 . 5 4 2 Ａｓとし、０．５％の引っ張
り応力を負荷し、第二の半導体層（障壁層）をＩｎ
0 . 5 95 Ａｌ0 . 4 0 5 Ａｓとし、０．５％の圧縮応
力を負荷した場合、価電子帯不連続エネルギーΔＥｖは
０．１７７ｅＶと、無歪の場合のΔＥｖより３０ｍｅＶ
小さくなる。
構造を説明するための図である。右側が本発明の素子の
バンド図で、左側は比較のための歪のない場合のバンド
図である。アバランシェ増倍層はヘテロ周期構造からな
り、上述のバンド構造を満たす具体例の一例として、第
１の半導体層にＩｎx Ｇａ1 - x Ａｓ（０≦ｘ≦１）、
第２の半導体層にＩｎy Ａｌ1 - y Ａｓ（０≦ｙ≦１）
を用いている。走行する電子は、伝導帯の不連続エネル
ギーΔＥｃを感じ、そのエネルギー分のイオン化エネル
ギーを得ることが出来るので、α/ β比を大きくとるこ
とが出来る。ここで、第一の半導体層（井戸層）をＩｎ
0 . 4 5 8 Ｇａ0 . 5 4 2 Ａｓとし、０．５％の引っ張
り応力を負荷し、第二の半導体層（障壁層）をＩｎ
0 . 5 95 Ａｌ0 . 4 0 5 Ａｓとし、０．５％の圧縮応
力を負荷した場合、価電子帯不連続エネルギーΔＥｖは
０．１７７ｅＶと、無歪の場合のΔＥｖより３０ｍｅＶ
小さくなる。
【００１２】更に、該井戸層の正孔バンドはライトホー
ルバンドがヘビーホールバンドより３６ｍｅＶ高エネル
ギー側、すなわち基底準位を取るので、井戸層内の電子
の質量が軽くなり、価電子帯不連続エネルギーΔＥｖに
よる正孔のパイルアップは緩和される。
ルバンドがヘビーホールバンドより３６ｍｅＶ高エネル
ギー側、すなわち基底準位を取るので、井戸層内の電子
の質量が軽くなり、価電子帯不連続エネルギーΔＥｖに
よる正孔のパイルアップは緩和される。
【００１３】このバンド変化については、カオらが、ジ
ャーナル・オブ・アプライド・フィジックス（Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）５７
巻（１９８５）ｐ．５４２８、あるいは、ワンらが、ジ
ャーナル・オブ・アプライド・フィジックス（Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）６７
巻（１９９０）ｐ．３４４に報告している。
ャーナル・オブ・アプライド・フィジックス（Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）５７
巻（１９８５）ｐ．５４２８、あるいは、ワンらが、ジ
ャーナル・オブ・アプライド・フィジックス（Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）６７
巻（１９９０）ｐ．３４４に報告している。
【００１４】また、ＩｎＧａＡｓ井戸層とＩｎＡｌＡｓ
障壁層の歪の方向は逆であるので、ＭＱＷ増倍層以外に
歪の影響は負荷されず、良好な結晶性が保たれる。当然
ＭＱＷの臨界膜厚は、理論的には無歪と同様に無限大と
なる。
障壁層の歪の方向は逆であるので、ＭＱＷ増倍層以外に
歪の影響は負荷されず、良好な結晶性が保たれる。当然
ＭＱＷの臨界膜厚は、理論的には無歪と同様に無限大と
なる。
【００１５】図２は、本発明の請求項２の受光素子のバ
ンド構造を説明するための図である。右が本発明の素子
のバンド図で、左は歪のない素子の場合である。アバラ
ンシェ増倍層はヘテロ周期構造からなり、上述のバンド
構造を満たす具体例の一例として、第１の半導体層にＩ
ｎx Ｇａ1 - x Ａｓ（０≦ｘ≦１）、第２の半導体層に
Ｉｎy Ａｌ1 - y Ａｓ（０≦ｙ≦１）を用いている。走
行する電子は、伝導帯の不連続エネルギーΔＥｃを感
じ、そのエネルギー分のイオン化エネルギーを得ること
が出来るので、α／β比を大きくとることが出来る。こ
こで、第一の半導体層（井戸層）をＩｎ0 . 6 0 3 Ｇａ
0 . 3 9 7 Ａｓとし、０．５％の圧縮応力を負荷し、第
二の半導体層（障壁層）をＩｎ0 .4 4 7 Ａｌ
0 . 5 5 3 Ａｓとし、０．５％の引っ張り応力を負荷し
た場合、伝導帯不連続エネルギーΔＥｃは０．６３７ｅ
Ｖと、無歪のΔＥｃより０．１２５ｅＶ大きくなり、更
にイオン化率比を大きくできる。
ンド構造を説明するための図である。右が本発明の素子
のバンド図で、左は歪のない素子の場合である。アバラ
ンシェ増倍層はヘテロ周期構造からなり、上述のバンド
構造を満たす具体例の一例として、第１の半導体層にＩ
ｎx Ｇａ1 - x Ａｓ（０≦ｘ≦１）、第２の半導体層に
Ｉｎy Ａｌ1 - y Ａｓ（０≦ｙ≦１）を用いている。走
行する電子は、伝導帯の不連続エネルギーΔＥｃを感
じ、そのエネルギー分のイオン化エネルギーを得ること
が出来るので、α／β比を大きくとることが出来る。こ
こで、第一の半導体層（井戸層）をＩｎ0 . 6 0 3 Ｇａ
0 . 3 9 7 Ａｓとし、０．５％の圧縮応力を負荷し、第
二の半導体層（障壁層）をＩｎ0 .4 4 7 Ａｌ
0 . 5 5 3 Ａｓとし、０．５％の引っ張り応力を負荷し
た場合、伝導帯不連続エネルギーΔＥｃは０．６３７ｅ
Ｖと、無歪のΔＥｃより０．１２５ｅＶ大きくなり、更
にイオン化率比を大きくできる。
【００１６】また、該障壁層の正孔バンドはライトホー
ルバンドがヘビーホールバンドより３３ｍｅＶ高エネル
ギー側、すなわち基底準位を取るので、障壁層内の電子
の質量が軽くなり、障壁層走行時間が低減される。この
バンド変化については、カオやワンらが、前述のジャー
ナル・オブ・アプライド・フィジックスで報告してい
る。
ルバンドがヘビーホールバンドより３３ｍｅＶ高エネル
ギー側、すなわち基底準位を取るので、障壁層内の電子
の質量が軽くなり、障壁層走行時間が低減される。この
バンド変化については、カオやワンらが、前述のジャー
ナル・オブ・アプライド・フィジックスで報告してい
る。
【００１７】また、ＩｎＧａＡｓ井戸層とＩｎＡｌＡｓ
障壁層の歪の方向は逆であるので、ＭＱＷ増倍層以外に
歪の影響は負荷されず、良好な結晶性が保たれる。当然
ＭＱＷの臨界膜厚は、理論的には無歪と同様に無限大と
なる。
障壁層の歪の方向は逆であるので、ＭＱＷ増倍層以外に
歪の影響は負荷されず、良好な結晶性が保たれる。当然
ＭＱＷの臨界膜厚は、理論的には無歪と同様に無限大と
なる。
【００１８】図３は、本発明の請求項３の受光素子のバ
ンド構造を説明するための図である。右は本発明の素子
のバンド図であり、左は歪のない素子の場合である。ア
バランシェ増倍層はヘテロ周期構造からなり、上述のバ
ンド構造を満たす具体例の一例として、第１の半導体層
にＩｎx Ｇａ1 - x Ａｓ（０≦ｘ≦１）、第２の半導体
層にＩｎy Ａｌ1 - y Ａｓ（０≦ｙ≦１）を用いてい
る。走行する電子は、伝導帯の不連続エネルギーΔＥｃ
を感じ、そのエネルギー分のイオン化エネルギーを得る
ことが出来るので、α／β比を大きくとることが出来
る。ここで、第一の半導体層（井戸層）をＩｎ
0 . 4 5 8 Ｇａ0 . 5 4 2 Ａｓとし、０．５％の引っ張
り応力を負荷し、第二の半導体層（障壁層）をＩｎ
0 . 4 4 7 Ａｌ0 . 5 5 3 Ａｓとし、０．５％の引っ張
り応力を負荷した場合、伝導帯不連続エネルギーΔＥｃ
は０．５９６ｅＶと、無歪の場合のΔＥｃより８４ｍｅ
Ｖ大きくなり、更にイオン化率比を大きくとれる。 ま
た、該井戸層及び障壁層の正孔バンドはライトホールバ
ンドがヘビーホールバンドよりそれぞれ３６ｍｅＶ及び
３３ｍｅＶだけ高エネルギー側、すなわち基底準位を取
るので、井戸層及び障壁層内の電子の質量が軽くなり、
増倍層内の走行時間が低減される。一方、０．５％歪を
負荷した場合の臨界膜厚は０．７μｍ程度であるので、
これ以下の増倍層厚であれば転位は導入されず、良好な
結晶性を保てる。
ンド構造を説明するための図である。右は本発明の素子
のバンド図であり、左は歪のない素子の場合である。ア
バランシェ増倍層はヘテロ周期構造からなり、上述のバ
ンド構造を満たす具体例の一例として、第１の半導体層
にＩｎx Ｇａ1 - x Ａｓ（０≦ｘ≦１）、第２の半導体
層にＩｎy Ａｌ1 - y Ａｓ（０≦ｙ≦１）を用いてい
る。走行する電子は、伝導帯の不連続エネルギーΔＥｃ
を感じ、そのエネルギー分のイオン化エネルギーを得る
ことが出来るので、α／β比を大きくとることが出来
る。ここで、第一の半導体層（井戸層）をＩｎ
0 . 4 5 8 Ｇａ0 . 5 4 2 Ａｓとし、０．５％の引っ張
り応力を負荷し、第二の半導体層（障壁層）をＩｎ
0 . 4 4 7 Ａｌ0 . 5 5 3 Ａｓとし、０．５％の引っ張
り応力を負荷した場合、伝導帯不連続エネルギーΔＥｃ
は０．５９６ｅＶと、無歪の場合のΔＥｃより８４ｍｅ
Ｖ大きくなり、更にイオン化率比を大きくとれる。 ま
た、該井戸層及び障壁層の正孔バンドはライトホールバ
ンドがヘビーホールバンドよりそれぞれ３６ｍｅＶ及び
３３ｍｅＶだけ高エネルギー側、すなわち基底準位を取
るので、井戸層及び障壁層内の電子の質量が軽くなり、
増倍層内の走行時間が低減される。一方、０．５％歪を
負荷した場合の臨界膜厚は０．７μｍ程度であるので、
これ以下の増倍層厚であれば転位は導入されず、良好な
結晶性を保てる。
【００１９】
【実施例】本発明の第１の実施例について、図面を用い
て詳細に説明する。図４は、請求項１の本発明の一実施
例のアバランシェ増倍型受光素子の断面図である。製作
工程は、ｐ型ＩｎＰ基板１２上に、ｐ型ＩｎＰバッファ
層１３を０．５μｍ、ｐ型ＩｎＧａＡｓ光吸収層１４を
１．５μｍ、ＩｎＡｌＡｓ４００Ａ（オングストロー
ム）／ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周期構造
アバランシェ増倍層１５を１．０μｍ、及びキャップ層
１６を０．５μｍ順次積層する。ここで、該アバランシ
ェ増倍層１５の井戸層（第１層）であるＩｎx Ｇａ
1 - x Ａｓ層の組成はｘ＝０．４５８とし、０．５％の
引っ張り応力が負荷されている。また、該アバランシェ
増倍層の障壁層（第２層）であるＩｎy Ａｌ1 - y Ａｓ
層の組成はｙ＝０．５９５とし、０．５％の圧縮歪が負
荷されている。
て詳細に説明する。図４は、請求項１の本発明の一実施
例のアバランシェ増倍型受光素子の断面図である。製作
工程は、ｐ型ＩｎＰ基板１２上に、ｐ型ＩｎＰバッファ
層１３を０．５μｍ、ｐ型ＩｎＧａＡｓ光吸収層１４を
１．５μｍ、ＩｎＡｌＡｓ４００Ａ（オングストロー
ム）／ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周期構造
アバランシェ増倍層１５を１．０μｍ、及びキャップ層
１６を０．５μｍ順次積層する。ここで、該アバランシ
ェ増倍層１５の井戸層（第１層）であるＩｎx Ｇａ
1 - x Ａｓ層の組成はｘ＝０．４５８とし、０．５％の
引っ張り応力が負荷されている。また、該アバランシェ
増倍層の障壁層（第２層）であるＩｎy Ａｌ1 - y Ａｓ
層の組成はｙ＝０．５９５とし、０．５％の圧縮歪が負
荷されている。
【００２０】次に、ｎ- 型ガードリング領域１７形成の
ため、１００ｋＶの加速電圧でＳｉを１×１０1 3 ｃｍ
- 2 、３０００Ａの深さまでイオン注入し、５×１０
1 6 ｃｍ- 3 の濃度領域を得る。同様に、ｎ+ 受光領域
１８形成のため、２００ｋＶの加速電圧でＳｉを１×１
０1 4 ｃｍ-2 、０．５μｍの深さまでイオン注入し、
１×１０1 8 ｃｍ- 3 の濃度領域を得る。更に、パッシ
ベーション膜８を１５００Ａ形成し、ｎ側電極９とし
て、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５０
０Ａ堆積する。また、ｐ側電極１０として、ＡｕＺｎを
１５００Ａ堆積することにより、図４の素子構造を完成
する。
ため、１００ｋＶの加速電圧でＳｉを１×１０1 3 ｃｍ
- 2 、３０００Ａの深さまでイオン注入し、５×１０
1 6 ｃｍ- 3 の濃度領域を得る。同様に、ｎ+ 受光領域
１８形成のため、２００ｋＶの加速電圧でＳｉを１×１
０1 4 ｃｍ-2 、０．５μｍの深さまでイオン注入し、
１×１０1 8 ｃｍ- 3 の濃度領域を得る。更に、パッシ
ベーション膜８を１５００Ａ形成し、ｎ側電極９とし
て、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５０
０Ａ堆積する。また、ｐ側電極１０として、ＡｕＺｎを
１５００Ａ堆積することにより、図４の素子構造を完成
する。
【００２１】上述した素子構造のもとで、作用に述べた
原理により、価電子帯不連続エネルギー（ΔＥｖ）によ
る正孔のパイルアップが緩和され、増倍時の帯域が改善
された。また、該障壁層内の正孔の走行時間が低減さ
れ、更なる帯域の改善が得られた。その結果、最大帯域
が１３ＧＨｚ、ＧＢ積１００ＧＨｚ、イオン化率比（α
/ β）７、また量子効率７５％の低雑音、高速応答特性
を有するアバランシェ増倍型半導体受光素子を実現し
た。本発明による素子構造は、具体的には、ＭＯＶＰ
Ｅ、ＭＢＥ、ガスソースＭＢＥ等の成長技術により、作
製することができる。
原理により、価電子帯不連続エネルギー（ΔＥｖ）によ
る正孔のパイルアップが緩和され、増倍時の帯域が改善
された。また、該障壁層内の正孔の走行時間が低減さ
れ、更なる帯域の改善が得られた。その結果、最大帯域
が１３ＧＨｚ、ＧＢ積１００ＧＨｚ、イオン化率比（α
/ β）７、また量子効率７５％の低雑音、高速応答特性
を有するアバランシェ増倍型半導体受光素子を実現し
た。本発明による素子構造は、具体的には、ＭＯＶＰ
Ｅ、ＭＢＥ、ガスソースＭＢＥ等の成長技術により、作
製することができる。
【００２２】本発明の第２の実施例について、図面を用
いて詳細に説明する。図５は、請求項２の本発明の一実
施例のアバランシェ増倍型受光素子の断面図である。製
作工程は、ｐ型ＩｎＰ基板１２上に、ｐ型ＩｎＰバッフ
ァ層１３を０．５μｍ、ｐ型ＩｎＧａＡｓ光吸収層１４
を１．５μｍ、ＩｎＡｌＡｓ４００Ａ（オングストロー
ム）／ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周期構造
アバランシェ増倍層１５を１．０μｍ、及びキャップ層
１６を０．５μｍ順次積層する。ここで、該アバランシ
ェ増倍層１５の井戸層（第１層）であるＩｎx Ｇａ
1 - x Ａｓ層の組成はｘ＝０．６０３とし、０．５％の
圧縮応力が負荷されている。また、該アバランシェ増倍
層の障壁層（第２層）であるＩｎy Ａｌ1 - y Ａｓ層の
組成はｙ＝０．４４７とし、０．５％の引っ張り歪が負
荷されている。
いて詳細に説明する。図５は、請求項２の本発明の一実
施例のアバランシェ増倍型受光素子の断面図である。製
作工程は、ｐ型ＩｎＰ基板１２上に、ｐ型ＩｎＰバッフ
ァ層１３を０．５μｍ、ｐ型ＩｎＧａＡｓ光吸収層１４
を１．５μｍ、ＩｎＡｌＡｓ４００Ａ（オングストロー
ム）／ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周期構造
アバランシェ増倍層１５を１．０μｍ、及びキャップ層
１６を０．５μｍ順次積層する。ここで、該アバランシ
ェ増倍層１５の井戸層（第１層）であるＩｎx Ｇａ
1 - x Ａｓ層の組成はｘ＝０．６０３とし、０．５％の
圧縮応力が負荷されている。また、該アバランシェ増倍
層の障壁層（第２層）であるＩｎy Ａｌ1 - y Ａｓ層の
組成はｙ＝０．４４７とし、０．５％の引っ張り歪が負
荷されている。
【００２３】次に、ｎ- 型ガードリング領域１７形成の
ため、１００ｋＶの加速電圧でＳｉを１×１０1 3 ｃｍ
- 2 、３０００Ａの深さまでイオン注入し、５×１０
1 6 ｃｍ- 3 の濃度領域を得る。同様に、ｎ+ 受光領域
１８形成のため、２００ｋＶの加速電圧でＳｉを１×１
０1 4 ｃｍ-2 、０．５μｍの深さまでイオン注入し、
１×１０1 8 ｃｍ- 3 の濃度領域を得る。更に、パッシ
ベーション膜８を１５００Ａ形成し、ｎ側電極９とし
て、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５０
０Ａ堆積する。また、ｐ側電極１０として、ＡｕＺｎを
１５００Ａ堆積することにより、図４の素子構造を完成
する。
ため、１００ｋＶの加速電圧でＳｉを１×１０1 3 ｃｍ
- 2 、３０００Ａの深さまでイオン注入し、５×１０
1 6 ｃｍ- 3 の濃度領域を得る。同様に、ｎ+ 受光領域
１８形成のため、２００ｋＶの加速電圧でＳｉを１×１
０1 4 ｃｍ-2 、０．５μｍの深さまでイオン注入し、
１×１０1 8 ｃｍ- 3 の濃度領域を得る。更に、パッシ
ベーション膜８を１５００Ａ形成し、ｎ側電極９とし
て、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５０
０Ａ堆積する。また、ｐ側電極１０として、ＡｕＺｎを
１５００Ａ堆積することにより、図４の素子構造を完成
する。
【００２４】上述した素子構造のもとで作用に述べた原
理により、伝導帯不連続エネルギー（ΔＥｃ）が増加
し、イオン化率比が改善された。また、該障壁層内の正
孔の走行時間が低減され帯域の改善が得られた。その結
果、最大帯域が１２ＧＨｚ、ＧＢ積１００ＧＨｚ、イオ
ン化率比（α／β）１０、また量子効率７５％の低雑
音、高速応答特性を有するアバランシェ増倍型半導体受
光素子を実現した。本発明による素子構造は、具体的に
は、ＭＯＶＰＥ、ＭＢＥ、ガスソースＭＢＥ等の成長技
術により、作製することができる。
理により、伝導帯不連続エネルギー（ΔＥｃ）が増加
し、イオン化率比が改善された。また、該障壁層内の正
孔の走行時間が低減され帯域の改善が得られた。その結
果、最大帯域が１２ＧＨｚ、ＧＢ積１００ＧＨｚ、イオ
ン化率比（α／β）１０、また量子効率７５％の低雑
音、高速応答特性を有するアバランシェ増倍型半導体受
光素子を実現した。本発明による素子構造は、具体的に
は、ＭＯＶＰＥ、ＭＢＥ、ガスソースＭＢＥ等の成長技
術により、作製することができる。
【００２５】本発明の第３の実施例について、図面を用
いて詳細に説明する。図６は、請求項３の本発明の一実
施例のアバランシェ増倍型受光素子の断面図である。製
作工程は、ｐ型ＩｎＰ基板１２上に、ｐ型ＩｎＰバッフ
ァ層１３を０．５μｍ、ｐ型ＩｎＧａＡｓ光吸収層１４
を１．５μｍ、ＩｎＡｌＡｓ４００Ａ（オングストロー
ム）／ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周期構造
アバランシェ増倍層１５を１．０μｍ、及びキャップ層
１６を０．５μｍ順次積層する。ここで、該アバランシ
ェ増倍層１５の井戸層（第１層）であるＩｎx Ｇａ
1 - x Ａｓ層の組成はｘ＝０．４５８とし、０．５％の
引っ張り応力が負荷されている。また、該アバランシェ
増倍層の障壁層（第２層）であるＩｎy Ａｌ1 - y Ａｓ
層の組成はｙ＝０．４４７とし、０．５％の引っ張り歪
が負荷されている。
いて詳細に説明する。図６は、請求項３の本発明の一実
施例のアバランシェ増倍型受光素子の断面図である。製
作工程は、ｐ型ＩｎＰ基板１２上に、ｐ型ＩｎＰバッフ
ァ層１３を０．５μｍ、ｐ型ＩｎＧａＡｓ光吸収層１４
を１．５μｍ、ＩｎＡｌＡｓ４００Ａ（オングストロー
ム）／ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周期構造
アバランシェ増倍層１５を１．０μｍ、及びキャップ層
１６を０．５μｍ順次積層する。ここで、該アバランシ
ェ増倍層１５の井戸層（第１層）であるＩｎx Ｇａ
1 - x Ａｓ層の組成はｘ＝０．４５８とし、０．５％の
引っ張り応力が負荷されている。また、該アバランシェ
増倍層の障壁層（第２層）であるＩｎy Ａｌ1 - y Ａｓ
層の組成はｙ＝０．４４７とし、０．５％の引っ張り歪
が負荷されている。
【００２６】その後、ｎ- 型ガードリング領域１７形成
のため、１００ｋＶの加速電圧でＳｉを１×１０1 3 ｃ
ｍ- 2 、３０００Ａの深さまでイオン注入し、５×１０
1 6 ｃｍ- 3 の濃度領域を得る。同様に、ｎ+ 受光領域
１８形成のため、２００ｋＶの加速電圧でＳｉを１×１
０1 4 ｃｍ- 2 、０. ５μｍの深さまでイオン注入し、
１×１０1 8 ｃｍ- 3 の濃度領域を得る。更に、パッシ
ベーション膜８を１５００Ａ形成し、ｎ側電極９とし
て、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５０
０Ａ堆積する。また、ｐ側電極１０として、ＡｕＺｎを
１５００Ａ堆積することにより、図４の素子構造を完成
する。
のため、１００ｋＶの加速電圧でＳｉを１×１０1 3 ｃ
ｍ- 2 、３０００Ａの深さまでイオン注入し、５×１０
1 6 ｃｍ- 3 の濃度領域を得る。同様に、ｎ+ 受光領域
１８形成のため、２００ｋＶの加速電圧でＳｉを１×１
０1 4 ｃｍ- 2 、０. ５μｍの深さまでイオン注入し、
１×１０1 8 ｃｍ- 3 の濃度領域を得る。更に、パッシ
ベーション膜８を１５００Ａ形成し、ｎ側電極９とし
て、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５０
０Ａ堆積する。また、ｐ側電極１０として、ＡｕＺｎを
１５００Ａ堆積することにより、図４の素子構造を完成
する。
【００２７】上述した素子構造のもとで作用に述べた原
理により、伝導帯不連続エネルギー（ΔＥｃ）が増加
し、イオン化率比が改善された。また、該障壁層及び井
戸層内の正孔の走行時間が低減され且つ、ΔＥｖによる
正孔のパイルアップが緩和され、大幅な帯域の改善が得
られた。その結果、最大帯域が１５ＧＨｚ、ＧＢ積１１
０ＧＨｚ、イオン化率比（α／β）１０、また量子効率
７５％の低雑音、高速応答特性を有するアバランシェ増
倍型半導体受光素子を実現した。本発明による素子構造
は、具体的には、ＭＯＶＰＥ、ＭＢＥ、ガスソースＭＢ
Ｅ等の成長技術により、作製することができる。
理により、伝導帯不連続エネルギー（ΔＥｃ）が増加
し、イオン化率比が改善された。また、該障壁層及び井
戸層内の正孔の走行時間が低減され且つ、ΔＥｖによる
正孔のパイルアップが緩和され、大幅な帯域の改善が得
られた。その結果、最大帯域が１５ＧＨｚ、ＧＢ積１１
０ＧＨｚ、イオン化率比（α／β）１０、また量子効率
７５％の低雑音、高速応答特性を有するアバランシェ増
倍型半導体受光素子を実現した。本発明による素子構造
は、具体的には、ＭＯＶＰＥ、ＭＢＥ、ガスソースＭＢ
Ｅ等の成長技術により、作製することができる。
【００２８】
【発明の効果】本発明による半導体受光素子は、ヘテロ
周期アバランシェ増倍層の井戸層及び障壁層に歪応力を
負荷し、伝導帯不連続エネルギーΔＥｃをより大きくし
イオン化率比を改善する、あるいは価電子帯不連続エネ
ルギーΔＥｖを小さくすることにより正孔のパイルアッ
プを緩和する、あるいは井戸層及び障壁層内の正孔質量
を軽くし、走行時間を低減する効果を得ている。これに
より、広帯域で高感度低雑音特性を有する半導体受光素
子を実現できる。
周期アバランシェ増倍層の井戸層及び障壁層に歪応力を
負荷し、伝導帯不連続エネルギーΔＥｃをより大きくし
イオン化率比を改善する、あるいは価電子帯不連続エネ
ルギーΔＥｖを小さくすることにより正孔のパイルアッ
プを緩和する、あるいは井戸層及び障壁層内の正孔質量
を軽くし、走行時間を低減する効果を得ている。これに
より、広帯域で高感度低雑音特性を有する半導体受光素
子を実現できる。
【図１】本発明による請求項１の受光素子のバンド構造
を説明するための図である。
を説明するための図である。
【図２】本発明による請求項２の受光素子のバンド構造
を説明するための図である。
を説明するための図である。
【図３】本発明による請求項３の受光素子のバンド構造
を説明するための図である。
を説明するための図である。
【図４】本発明の請求項１の実施例の受光素子を説明す
るための図である。
るための図である。
【図５】本発明の請求項２の実施例の受光素子を説明す
るための図である。
るための図である。
【図６】本発明の請求項３の実施例の受光素子を説明す
るための図である。
るための図である。
【図７】従来例のＡＰＤの構造図である。
１ ｎ型ＩｎＰ基板
２ ｎ型ＩｎＰバッファ層
３ ｎ型ＩｎＧａＡｓ光吸収層
４ ｎ型ＩｎＰ層（アバランシェ増倍層）
５ ｎ型ＩｎＰキャップ層
６ ｐ型受光領域
７ ｐ型ガードリング領域
８ パッシベーション膜
９ ｎ側オーミック電極
１０ ｐ側オーミック電極
１１ 入射光
１２ ｐ型ＩｎＰ基板
１３ ｐ型ＩｎＰバッファ層
１４ ｐ型ＩｎＧａＡｓ光吸収層
１５ ｐ型ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ周期構造
アバランシェ増倍層 １６ ｐ型ＩｎＰキャップ層 １７ ｎ型ガードリング層 １８ ｎ型受光領域
アバランシェ増倍層 １６ ｐ型ＩｎＰキャップ層 １７ ｎ型ガードリング層 １８ ｎ型受光領域
Claims (3)
- 【請求項１】 半導体基板上に、光吸収層と、ヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造アバランシェ増倍層を構
成する第一の半導体層のＩＩＩ族原子及びＶ族原子の平
均イオン化エネルギーをそれぞれＥA 及びＥB 、第二の
半導体層のＩＩＩ族原子及びＶ族原子の平均イオン化エ
ネルギーをそれぞれＥC 及びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に圧縮応力が負荷されている
ことを特徴とする半導体受光素子。 - 【請求項２】 半導体基板上に、光吸収層と、ヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造アバランシェ増倍層を構
成する第一の半導体層のＩＩＩ族原子及びＶ族原子の平
均イオン化エネルギーをそれぞれＥA 及びＥB 、第二の
半導体層のＩＩＩ族原子及びＶ族原子の平均イオン化エ
ネルギーをそれぞれＥC 及びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に圧縮応力
及び該第二の半導体層に引っ張り応力が負荷されている
ことを特徴とする半導体受光素子。 - 【請求項３】 半導体基板上に、光吸収層と、ヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造アバランシェ増倍層を構
成する第一の半導体層のＩＩＩ族原子及びＶ族原子の平
均イオン化エネルギーをそれぞれＥA 及びＥB 、第二の
半導体層のＩＩＩ族原子及びＶ族原子の平均イオン化エ
ネルギーをそれぞれＥC 及びＥD とした場合、 ＥA ＞ＥC 及び ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に引っ張り応力が負荷されて
いることを特徴とする半導体受光素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163057A JP3001291B2 (ja) | 1991-07-03 | 1991-07-03 | 半導体受光素子 |
| EP92105384A EP0506127B1 (en) | 1991-03-28 | 1992-03-27 | Semiconductor photodetector using avalanche multiplication |
| DE69229369T DE69229369T2 (de) | 1991-03-28 | 1992-03-27 | Halbleiterphotodetektor mit Lawinenmultiplikation |
| US08/203,869 US5471068A (en) | 1991-03-28 | 1994-02-28 | Semiconductor photodetector using avalanche multiplication and strained layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163057A JP3001291B2 (ja) | 1991-07-03 | 1991-07-03 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513806A true JPH0513806A (ja) | 1993-01-22 |
| JP3001291B2 JP3001291B2 (ja) | 2000-01-24 |
Family
ID=15766358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163057A Expired - Fee Related JP3001291B2 (ja) | 1991-03-28 | 1991-07-03 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001291B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291357A (ja) * | 1993-03-31 | 1994-10-18 | Nec Corp | 半導体受光素子 |
| CN116169200A (zh) * | 2023-04-26 | 2023-05-26 | 北京心灵方舟科技发展有限公司 | 一种近红外敏感硅光电倍增管及其制作工艺方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290575A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体受光素子 |
| JPH02202058A (ja) * | 1989-01-31 | 1990-08-10 | Fujitsu Ltd | 半導体装置 |
-
1991
- 1991-07-03 JP JP3163057A patent/JP3001291B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290575A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体受光素子 |
| JPH02202058A (ja) * | 1989-01-31 | 1990-08-10 | Fujitsu Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291357A (ja) * | 1993-03-31 | 1994-10-18 | Nec Corp | 半導体受光素子 |
| CN116169200A (zh) * | 2023-04-26 | 2023-05-26 | 北京心灵方舟科技发展有限公司 | 一种近红外敏感硅光电倍增管及其制作工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3001291B2 (ja) | 2000-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937404B2 (ja) | 半導体受光素子 | |
| JP7224560B1 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| JP2699807B2 (ja) | 組成変調アバランシ・フォトダイオード | |
| JP2845081B2 (ja) | 半導体受光素子 | |
| US5471068A (en) | Semiconductor photodetector using avalanche multiplication and strained layers | |
| US5338947A (en) | Avalanche photodiode including a multiplication layer and a photoabsorption layer | |
| JPH0821727B2 (ja) | アバランシェフォトダイオード | |
| JP2747299B2 (ja) | 半導体受光素子 | |
| JP2590817B2 (ja) | ホトデイテクタ | |
| JP7422955B1 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| JP4058921B2 (ja) | 半導体受光素子 | |
| JPH02119274A (ja) | アバランシェフォトダイオード | |
| JPH0513806A (ja) | 半導体受光素子 | |
| JPH0493088A (ja) | アバランシェフォトダイオード | |
| JPH04241473A (ja) | アバランシェフォトダイオード | |
| JP3018589B2 (ja) | 半導体受光素子 | |
| JP2936770B2 (ja) | 半導体受光素子 | |
| JP2671569B2 (ja) | アバランシェフォトダイオード | |
| JP2739824B2 (ja) | 半導体受光素子 | |
| JP2730297B2 (ja) | 半導体受光素子 | |
| JP2998471B2 (ja) | 半導体受光素子 | |
| JPH04372178A (ja) | 半導体受光素子 | |
| JP2669040B2 (ja) | アバランシェ・フオトダイオード | |
| CN119562655B (zh) | 一种砷化铟量子点单光子雪崩二极管及其制造方法 | |
| CN113284972B (zh) | 一种量子阱雪崩光电二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980331 |
|
| LAPS | Cancellation because of no payment of annual fees |