JPH0290575A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH0290575A JPH0290575A JP63240993A JP24099388A JPH0290575A JP H0290575 A JPH0290575 A JP H0290575A JP 63240993 A JP63240993 A JP 63240993A JP 24099388 A JP24099388 A JP 24099388A JP H0290575 A JPH0290575 A JP H0290575A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- inp
- holes
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は長波長光通信用の受光素子に係り、特に高速・
高感度なアバランシュホトダイオード（ＡＰＤ）あるい
は、超高速ＰＩＮホトダイオードの素子構造に関する。
高感度なアバランシュホトダイオード（ＡＰＤ）あるい
は、超高速ＰＩＮホトダイオードの素子構造に関する。
従来の長波長ＡＰＤはＩｎＧａＡｓを光吸収層、 Ｉｎ
Ｐを増倍層としたＳＡＭ構造を基本としている。
Ｐを増倍層としたＳＡＭ構造を基本としている。
ＩｎＧａＡｇ層で発生したホトキャリア（この場合、正
孔）が高電界の印加されているＩｎＰ層に注入されるこ
とによりアバランシェ増倍が生じる。
孔）が高電界の印加されているＩｎＰ層に注入されるこ
とによりアバランシェ増倍が生じる。
アバランシェ増倍はミクロにみるとホットキャリアの衝
突イオン化に起因している。衝突イオン化率は１通常バ
ンド構造に依存するため、ＩｎＰバルクでは一義的に決
定される。
突イオン化に起因している。衝突イオン化率は１通常バ
ンド構造に依存するため、ＩｎＰバルクでは一義的に決
定される。
一方、超高速ＡＰＤを実現するには、イオン化率比を大
きくする必要がある。 ＩｎＧａＡｓＡ Ｐ Ｄではイ
オン化率比は２．０〜２．５であり、１０Ｇｂ／Ｓ以上
の超高遮光通常システムに適用するにはかなり難しいと
考えられている。
きくする必要がある。 ＩｎＧａＡｓＡ Ｐ Ｄではイ
オン化率比は２．０〜２．５であり、１０Ｇｂ／Ｓ以上
の超高遮光通常システムに適用するにはかなり難しいと
考えられている。
現在、ＩｎＧａＡｇ Ａ Ｐ Ｄを凌ぐ超高速ＡＰＤ
を実現するために、各所で様々な検討が行なわれている
。基本的な目標はイオン化率比を改善することであり、
主として、超格子を用いたＡＰＤが検討されている。
を実現するために、各所で様々な検討が行なわれている
。基本的な目標はイオン化率比を改善することであり、
主として、超格子を用いたＡＰＤが検討されている。
ＩｎＧａＡｓ層 Ｉ ｎ Ｐの超格子を用いたＡＰＤに
ついては、マイ・イー・イー・イー ジャーナルオブク
アンタム エレクトロニクス キューイー２２（１９８
６）第１９８６頁から１９９１頁（ＩＥＥＥＪ、Ｑｕｎ
ｔｕｍ、Ｈｌａｅｔｒｏｎ ＱＥ−２２（１９８７）ｐ
ｐ１９８６〜１９９１）において論じられている。
ついては、マイ・イー・イー・イー ジャーナルオブク
アンタム エレクトロニクス キューイー２２（１９８
６）第１９８６頁から１９９１頁（ＩＥＥＥＪ、Ｑｕｎ
ｔｕｍ、Ｈｌａｅｔｒｏｎ ＱＥ−２２（１９８７）ｐ
ｐ１９８６〜１９９１）において論じられている。
ＩｎＧａＡｓ層 Ｉ ｎ Ｐ超格子においては、ＩｎＧ
ａＡｓ層でキャリア増倍が生じること、正孔のイオン化
率（β）と電子のイオン化率（α）の比（イオン化率比
）β／αとして、２が得られている。
ａＡｓ層でキャリア増倍が生じること、正孔のイオン化
率（β）と電子のイオン化率（α）の比（イオン化率比
）β／αとして、２が得られている。
ＩｎＧａＡｓ層 Ｉ ｎ Ｐ超格子ＡＰＤのイオン化率
比は、ＩｎＰバルクでのイオン化率比にほぼ等しく、超
格子を用いることによっても改善されていない。
比は、ＩｎＰバルクでのイオン化率比にほぼ等しく、超
格子を用いることによっても改善されていない。
これは、 ＩｎＧａＡｓバルクでのイオン化率比αが約
０．５であること、すなわち、電子のイオン化率の方が
正孔のイオン化率よりも大きいことに起因している。
０．５であること、すなわち、電子のイオン化率の方が
正孔のイオン化率よりも大きいことに起因している。
超格子ＡＰＤではへテロ界面における電子（ΔＥｃ）と
正孔（ΔＥｖ）のバンド不連続のエネルギーの差を利用
してイオン化率を人工的に変化させるものである。
正孔（ΔＥｖ）のバンド不連続のエネルギーの差を利用
してイオン化率を人工的に変化させるものである。
ＩｎＧａＡｓ層 Ｉ ｎ Ｐ超格子ＡＰＤの場合、増倍
層である。 ＩｎＧａＡｓ層ではβ〈αにもかかわらず
、バンド不連続エネルギーはΔＥｖ＞ΔＥｃであること
に問題点があった。
層である。 ＩｎＧａＡｓ層ではβ〈αにもかかわらず
、バンド不連続エネルギーはΔＥｖ＞ΔＥｃであること
に問題点があった。
本発明の目的は、超格子ＡＰＤにおいて、正孔のイオン
化率を改善することにより、イオン化率比を改善するこ
とである。さらに、ホトキャリアとしての正孔の飽和速
度を従来よりも速くすることも目的としている。
化率を改善することにより、イオン化率比を改善するこ
とである。さらに、ホトキャリアとしての正孔の飽和速
度を従来よりも速くすることも目的としている。
上記目的はホトキャリアである正孔が走行する、半導体
層に歪、特に圧縮応力をかけることにより達成される。
層に歪、特に圧縮応力をかけることにより達成される。
さらに、超格子ＡＰＤの場合、アバランシェ領域は超格
子の井戸層となる。超格子を歪超格子として、井戸層に
圧縮応力がかかるようにすることによって上記目的は達
成される。
子の井戸層となる。超格子を歪超格子として、井戸層に
圧縮応力がかかるようにすることによって上記目的は達
成される。
一般、半導体に歪を加えた場合、バンド構造、特に価電
子帯のバンド構造が変化する。第１図（ｂ）に示すよう
に、圧縮応力を加えた場合５重い正孔と軽い正孔のエネ
ルギーが逆転する。したがって、歪超格子の井戸層に注
入された正孔は、軽い正孔バンドを伝導する。
子帯のバンド構造が変化する。第１図（ｂ）に示すよう
に、圧縮応力を加えた場合５重い正孔と軽い正孔のエネ
ルギーが逆転する。したがって、歪超格子の井戸層に注
入された正孔は、軽い正孔バンドを伝導する。
軽い正孔バンドの有効質量は重い正孔バンドの有効質量
に比べて１７４以下になるため、正孔が電界により加速
されやすくなり、正孔の衝突イオン化率が大きくなる。
に比べて１７４以下になるため、正孔が電界により加速
されやすくなり、正孔の衝突イオン化率が大きくなる。
また、正孔の飽和速度も。
重い正孔バンドを伝導する場合に比べて、大きくなる。
以下１本発明の一実施例を図面を用いて説明する。
第２図は本発明をＩｎＰ系材料を用いたＡＰＤに適用し
た場合の一実施例を示している。
た場合の一実施例を示している。
まず製造方法について説明する。
ｎ型ＩｎＰ基板１上に分子線エピタキシー法または、有
機金属熱分解気相成長法により、ｎ−−ｒｎＰ層２．
ｎ−−ＩｎＧａＡｓ層３ 、 ｎ −ＩｎＧａＡｓバル
ク、ｎ−ＩｎＰ層５ 、 ＩｎＧａＡｓ層 Ｉ ｎ Ｐ
歪超格子６゜ｎ−−ＩｎＰ層７、を連続成長させる。
機金属熱分解気相成長法により、ｎ−−ｒｎＰ層２．
ｎ−−ＩｎＧａＡｓ層３ 、 ｎ −ＩｎＧａＡｓバル
ク、ｎ−ＩｎＰ層５ 、 ＩｎＧａＡｓ層 Ｉ ｎ Ｐ
歪超格子６゜ｎ−−ＩｎＰ層７、を連続成長させる。
次に、ｐ−−ＩｎＰ層９をＢｅのイオン注入法で、ｐ−
ＩｎＰ層８をＺｎの熱拡散法でそれぞれ形成する。
ＩｎＰ層８をＺｎの熱拡散法でそれぞれ形成する。
次に、パッシベーション膜Ｓ ｉ Ｏｘ／ ＳｉＮ １
０をプラズマＣＶＤ法または熱ＣＶＤ法を用いて形成し
た後、５ｉｆｔを選択的に除去することにより１反射防
止膜１１を形成する。
０をプラズマＣＶＤ法または熱ＣＶＤ法を用いて形成し
た後、５ｉｆｔを選択的に除去することにより１反射防
止膜１１を形成する。
次に、周知の真空蒸着技術を用いて、ｐ型オーミック電
極１２及びｎ型オーミック電極１３を形成することによ
り、素子を完全する。
極１２及びｎ型オーミック電極１３を形成することによ
り、素子を完全する。
ＩｎＧａＡｓ層 Ｉ ｎ Ｐの歪超格子６は厚みが約２
５０人のＩｎＧａＡｓ井戸層１４と、ＩｎＰバリア層１
５を１０〜２０層交互に積み重ねたものである。また。
５０人のＩｎＧａＡｓ井戸層１４と、ＩｎＰバリア層１
５を１０〜２０層交互に積み重ねたものである。また。
Ｉｎｔ−ｘＧａｘＡｓの組成は、ＩＮＦと格子整合する
条件であるｘ＝０．４７ よりもＧａリッチに制御し
、ＩｎＧａＡｓ層に圧縮応力がかかるようにしである。
条件であるｘ＝０．４７ よりもＧａリッチに制御し
、ＩｎＧａＡｓ層に圧縮応力がかかるようにしである。
次に素子の動作原理について説明する。
第１図に価電子帯及び伝導帯のエネルギーバンド図を示
す。（ａ）は格子整合している場合。
す。（ａ）は格子整合している場合。
（ｂ）は圧縮応力がかかつている場合である。圧縮応力
がかかった場合１価電子帯のバンド構造が変化し、重い
正孔バンドと軽い正孔バンドのエネルギーが逆転し、基
底状態が軽い正孔バンドとなる。このような現象は、バ
ルクであっても、超格子内の井戸層であっても同一であ
る。
がかかった場合１価電子帯のバンド構造が変化し、重い
正孔バンドと軽い正孔バンドのエネルギーが逆転し、基
底状態が軽い正孔バンドとなる。このような現象は、バ
ルクであっても、超格子内の井戸層であっても同一であ
る。
したがって、ＩｎＧａＡｓ／ Ｉ ｎ Ｐ歪超格子内の
ＩｎＧａＡｓ井戸層１４では、圧縮応力がかかつている
ため、第１図（ｂ）で示したようなバンド構造になって
いると考えられる。
ＩｎＧａＡｓ井戸層１４では、圧縮応力がかかつている
ため、第１図（ｂ）で示したようなバンド構造になって
いると考えられる。
ＩｎＧａＡｓ層３で主として形成されるホトキャリアで
ある正孔がキャリア増倍層６に注入された場合を考える
＋＋ＩｎＰとＩｎＧａＡｓでは禁止帯幅が異なるため、
歪超格子内の増倍領域はＩｎＧａＡｇ井戸層１４となる
。 ＩｎＧａＡｓ層１４に注入された正孔は、軽い正孔
バンドを伝達する。 ＩｎＧａＡｓの場合、軽い正孔バ
ンドの有効質量は重い正孔バンドに比べて１／４以下で
あるため、電界により加速されやすくなっている。した
がって、正孔の飽和速度及び衝突イオン化率がともに増
大する。
ある正孔がキャリア増倍層６に注入された場合を考える
＋＋ＩｎＰとＩｎＧａＡｓでは禁止帯幅が異なるため、
歪超格子内の増倍領域はＩｎＧａＡｇ井戸層１４となる
。 ＩｎＧａＡｓ層１４に注入された正孔は、軽い正孔
バンドを伝達する。 ＩｎＧａＡｓの場合、軽い正孔バ
ンドの有効質量は重い正孔バンドに比べて１／４以下で
あるため、電界により加速されやすくなっている。した
がって、正孔の飽和速度及び衝突イオン化率がともに増
大する。
さらに、ＩｎＧａＡｓ層 Ｉ ｎ Ｐの価電子帯の不連
続エネルギーは、伝導帯に比べて約２倍大きいため、Ｉ
ｎＧａＡｓ層をホトキャリアが走行するとき、正孔は電
子よりも２倍大きなエネルギーを受けとることができる
。
続エネルギーは、伝導帯に比べて約２倍大きいため、Ｉ
ｎＧａＡｓ層をホトキャリアが走行するとき、正孔は電
子よりも２倍大きなエネルギーを受けとることができる
。
したがって、ＩｎＧａＡｓ層 Ｉ ｎ Ｐ歪超格子にお
いて正孔と電子のイオン化率比が増大し、アバランシェ
立上り時間が小さくなる。さらに、正孔の飽和速度も大
きくなっているため、増倍領域の正孔の走行時間も小さ
くなる。
いて正孔と電子のイオン化率比が増大し、アバランシェ
立上り時間が小さくなる。さらに、正孔の飽和速度も大
きくなっているため、増倍領域の正孔の走行時間も小さ
くなる。
したがって、ＡＰＤ動作する際の増倍率が大きい領域の
制限要素であるアバランシェ立上り時間が小さくなり、
ＡＰＤ紀得、帯域積が増大する。
制限要素であるアバランシェ立上り時間が小さくなり、
ＡＰＤ紀得、帯域積が増大する。
本実施例において利得、帯域積７５ Ｇ Ｈｚ以上が得
られている。
られている。
第３図に本発明の第２の実施例であるＩｎＰ系材系材用
いたＡＰＤの断面図を示す。
いたＡＰＤの断面図を示す。
第２図と異なるのは、ＩｎＧａＡｓ層 Ｉ ｎ Ｐ歪超
格子２４に２ Ｘ １０１Ｂ〜１０ Ｘ １０１Ｂａｍ
−”のドーピングがなされていることである。すなわち
、第２図では、Ｌｏ−Ｈｉ−Ｌｏキャリア濃度分布を持
つのに対して、第３図ではＨｉ −Ｌ ｏキャリア濃度
分布を持っている。
格子２４に２ Ｘ １０１Ｂ〜１０ Ｘ １０１Ｂａｍ
−”のドーピングがなされていることである。すなわち
、第２図では、Ｌｏ−Ｈｉ−Ｌｏキャリア濃度分布を持
つのに対して、第３図ではＨｉ −Ｌ ｏキャリア濃度
分布を持っている。
製造方法、動作原理については、第２＠の場合と同一で
ある０本実施例を用いても、ＡＰＤの利得、帯域積が７
５ＧＨｚ以上が得られている。
ある０本実施例を用いても、ＡＰＤの利得、帯域積が７
５ＧＨｚ以上が得られている。
第１．第２の実施例では表面入射方式のプレーナ型ＡＰ
Ｄについて示したが、本発明は、裏面入射方式のＡＰＤ
またはメサ型ＡＰＤに対しても適用可能であることは言
うまでもない。
Ｄについて示したが、本発明は、裏面入射方式のＡＰＤ
またはメサ型ＡＰＤに対しても適用可能であることは言
うまでもない。
第４図に第３の実施例を示す０本実施例は本発明をＩｎ
Ｐ系材系材用いたＰＩＮホトダイオードに適用したもの
である。
Ｐ系材系材用いたＰＩＮホトダイオードに適用したもの
である。
第２図の場合と同様に、分子線エピタキシー法または有
機金属熱分解気相成長法を用いてｎ −ＩｎＰ基板４０
上にｎ−−ＩｎＰ層４１゜Ｉｎｔ−ｘＧａｘＡｓ／ Ｉ
ｎｚ−ｙＧａｙＡｓの歪超格子４２．ｎ−−ＩｎＰ層４
３を連続成長させる。
機金属熱分解気相成長法を用いてｎ −ＩｎＰ基板４０
上にｎ−−ＩｎＰ層４１゜Ｉｎｔ−ｘＧａｘＡｓ／ Ｉ
ｎｚ−ｙＧａｙＡｓの歪超格子４２．ｎ−−ＩｎＰ層４
３を連続成長させる。
次に、Ｚｎ選択熱拡散によりｐ＋ −ＩｎＰ層４４を形
成する。以降の製造方法は第２図の場合と同一である。
成する。以降の製造方法は第２図の場合と同一である。
すなわち、パッシベーション膜４５゜反転防止膜４６を
形成した後、ｐ型オーミック電極４７．ｎ型オーミック
電極４８を形成する。
形成した後、ｐ型オーミック電極４７．ｎ型オーミック
電極４８を形成する。
ＩｎＧａＡｓ歪超格子層４２はＩｎＰに格子整合したＩ
ｎＧａＡｓ５０と少しＧａリッチの組成を持つＩｎＧａ
Ａｓ５１を２５０人ずつ交互に積層したものである。
ｎＧａＡｓ５０と少しＧａリッチの組成を持つＩｎＧａ
Ａｓ５１を２５０人ずつ交互に積層したものである。
この歪超格子４２には圧縮応力がかかつているため１重
い正孔と軽い正孔のバンド構造が第１図（ｂ）に示すよ
うに逆転している。
い正孔と軽い正孔のバンド構造が第１図（ｂ）に示すよ
うに逆転している。
第４図の場合、ホトキャリアはＩｎＧａＡｓ歪超格子内
を走行する。正孔は軽い正孔バンドを伝導するため、飽
和速度が重い正孔バンドを伝導する場合に比べて増大す
る。その結果、走行時間制限遮断周波数が向上し、ＰＩ
Ｎホトダイオードの高速化が可能となる。従来、ＰＩＮ
ホトダイオードの高速化は量子効率を劣化させる方向で
達成されてきたが、本発明では、量子効果を劣化させる
ことなく、超高速ＰＩＮホトダイオードを実現できると
いう効果を持つ。
を走行する。正孔は軽い正孔バンドを伝導するため、飽
和速度が重い正孔バンドを伝導する場合に比べて増大す
る。その結果、走行時間制限遮断周波数が向上し、ＰＩ
Ｎホトダイオードの高速化が可能となる。従来、ＰＩＮ
ホトダイオードの高速化は量子効率を劣化させる方向で
達成されてきたが、本発明では、量子効果を劣化させる
ことなく、超高速ＰＩＮホトダイオードを実現できると
いう効果を持つ。
これまでの実施例においては、ホトキャリアは基板に対
して垂直に走行する受光素子について示、したが、基板
に対して平行にホトキャリア（正孔）が走行する構造の
ＡＰＤ、ＰＩＮ等の受光素子であっても、本発明の本質
を損うものではない。
して垂直に走行する受光素子について示、したが、基板
に対して平行にホトキャリア（正孔）が走行する構造の
ＡＰＤ、ＰＩＮ等の受光素子であっても、本発明の本質
を損うものではない。
また、これまでＩｎＰ系材料を用いた受光素子について
述べてきたが、他の材料系１例えばＧ ａ Ｓ ｂ −
ＧａＡ １１ Ｓｂ系、Ｉ ｎ Ｐ−ＩｎＡｊｌＡｓ系
、ＧａＡｓ −ＧａＡａＡｓ、 Ｇｅ−ＧａＳｉ、 Ｈ
ｇＣｄＴｅ系を用いた場合であっても、本発明が実施で
きることは言うまでもない。
述べてきたが、他の材料系１例えばＧ ａ Ｓ ｂ −
ＧａＡ １１ Ｓｂ系、Ｉ ｎ Ｐ−ＩｎＡｊｌＡｓ系
、ＧａＡｓ −ＧａＡａＡｓ、 Ｇｅ−ＧａＳｉ、 Ｈ
ｇＣｄＴｅ系を用いた場合であっても、本発明が実施で
きることは言うまでもない。
本発明によれば、ホトキャリアとしての正孔が軽い正孔
バンドを伝導するため、半導体受光素子に対して以下の
効果を持つ。
バンドを伝導するため、半導体受光素子に対して以下の
効果を持つ。
（１）正孔の飽和速度が大きくなるため、空乏層内での
正孔の走行時間が短かくなり、走行時間制限遮断周波数
が向上する。
正孔の走行時間が短かくなり、走行時間制限遮断周波数
が向上する。
また、ＡＰＤの場合、増倍領域の固有アバランシュ増倍
時間が短かくなり、利得・帯域積が向上する。
時間が短かくなり、利得・帯域積が向上する。
（２）超格子ＡＰＤにおいて、増倍領域である井戸層に
おいて、正孔の衝突イオン化率が太きくなるため、アバ
ランシェ立上り時間が短かくなり、利得・帯域積が向上
する。
おいて、正孔の衝突イオン化率が太きくなるため、アバ
ランシェ立上り時間が短かくなり、利得・帯域積が向上
する。
（３）主として（２）の効果のまために、１０ Ｇ ｂ
／ ｓ以上の光通信システムに適用可能な超高速ＡＰ
Ｄを実現することができる。
／ ｓ以上の光通信システムに適用可能な超高速ＡＰ
Ｄを実現することができる。
第１図は、格子整合している場合（ａ）と、圧縮応力が
かかつている場合（ｂ）の価電子帯のバンド構造の変化
の説明図、第２図は、本発明をＩｎＰ系材料を用いたＡ
ＰＤに適用した場合の一実施例の素子断面図、第３図は
、本発明をＩｎＰ系材料を用いたＡＰＤに適用した場合
の実施例の素子断面図、第４図は本発明をＩｎＰ系材料
を用いたＰＩＮホトダイオードに適用した場合の実施例
の素子断面図である。 ｖｏ・・・伝導帯、■、・・・重い正孔バンド、Ｖｅｒ
・・・軽い正孔バンド、Ｖｓｏ・・・スプリットオフバ
ンド。 Ｅｘ・・・歪のない場合のバンドギャップ、Ｅｚ’
・・・圧縮応力がかった場合のバンドギャップ、１・・
・ｎ−ＩｎＰ基板（Ｓドープ） 、２−ｎ−−ＩｎＰバ
ッファ層、３・・・ｎ−−ＩｎＧａＡｓ光吸収層、４・
・・λｇ：１．４，１．２，１．０の３層からなるｎ
−ＩｎＧａＡｓＰグレーデッド層、５・・・ｎ −Ｉ
ｎ Ｐ電界緩和層、６−・・ｎ −−ＩｎＧａＡｓ／
Ｉ ｎ Ｐ歪超格子、７−ｎ−−ＩｎＰ窓層、８・・・
ｐ◆−ＩｎＰ層、９・・・ｐ−−ＩｎＰ層、１０・・・
パッシベーション膜（Ｓ ｉ Ｏｘ／５ｉＮ）、１１・
・・反射防止膜（ＳｉＮ）、１２・・・ｐ型オーミック
電極（Ａｕ／Ｐｔ／Ｔｉ） 、１３”・ｎ型オーミック
電極（Ａ ｕ ／ Ｐ ｄ ／ ＡｕＧａＮ１）、１４
＝４ｎｚ−ｘＧａｘＡｓ層（ｘ＞０．４７Ｇａリツチ
、１５− Ｉ ｎ Ｐ層、２０− ｎ −Ｉ ｎ Ｐ基
板、２１ ・・・ｎ−−ＩｎＰバツブア層、 ２２−
ｎ−−ＩｎＧａＡｓ光吸収層、２３− ｎ −ＩｎＧａ
Ａｓ中間層（λｔ＝１．４゜１．２，１．０重ｍの３層
構造）、 ２４ ・−ｎ −ＩｎＧａＡｓ／ Ｉ ｎ
Ｐ歪超格子、２５−ｎ−−ＩｎＰ窓層、２６・＝ｐ＋
−Ｉ ｎＰ、２７−ｐ−−ＩｎＰ、２８・・・パッシベ
ーション膜（ＳｉＯｉ／５ｉＮ）、２９・・・反射防止
膜（ＳｉＮ）、３０・・・ｐ型オーミック電極（Ａｕ／
Ｐｔ／Ｔｉ）、３１・＝ｎ型オーミック電極（Ａｕ／Ｐ
ｂ／ＡｕＧａＮ１）、 ４Ｏ−ｎ−Ｉ ｎＰ基板、４１
・・・ｎ−−ＩｎＰバッファ層、４２・・・ｎ−−Ｉｎ
ＧａＡｓ歪超格子光吸収層、４３・・・ｎ−−ＩｎＰ窓
層、４４−ｐ＋−ＩｎＰ層、 ４５−・・パッシベーシ
ョン膜、４６・・・反射防止膜、４７・・・ｐ型オーミ
ック電極、４８・・・ｎ型オーミック電極、５０ ＝４
ｎｘ−ｘＧａｘＡｓ層（ｘ＝０．４７）ＩｎＰに格子整
合、５１ ＝４ｎｔ−ｘＧａｘＡｓ層Ｃｘ＞０．４７）
Ｇａリッチ。 （０−ン
かかつている場合（ｂ）の価電子帯のバンド構造の変化
の説明図、第２図は、本発明をＩｎＰ系材料を用いたＡ
ＰＤに適用した場合の一実施例の素子断面図、第３図は
、本発明をＩｎＰ系材料を用いたＡＰＤに適用した場合
の実施例の素子断面図、第４図は本発明をＩｎＰ系材料
を用いたＰＩＮホトダイオードに適用した場合の実施例
の素子断面図である。 ｖｏ・・・伝導帯、■、・・・重い正孔バンド、Ｖｅｒ
・・・軽い正孔バンド、Ｖｓｏ・・・スプリットオフバ
ンド。 Ｅｘ・・・歪のない場合のバンドギャップ、Ｅｚ’
・・・圧縮応力がかった場合のバンドギャップ、１・・
・ｎ−ＩｎＰ基板（Ｓドープ） 、２−ｎ−−ＩｎＰバ
ッファ層、３・・・ｎ−−ＩｎＧａＡｓ光吸収層、４・
・・λｇ：１．４，１．２，１．０の３層からなるｎ
−ＩｎＧａＡｓＰグレーデッド層、５・・・ｎ −Ｉ
ｎ Ｐ電界緩和層、６−・・ｎ −−ＩｎＧａＡｓ／
Ｉ ｎ Ｐ歪超格子、７−ｎ−−ＩｎＰ窓層、８・・・
ｐ◆−ＩｎＰ層、９・・・ｐ−−ＩｎＰ層、１０・・・
パッシベーション膜（Ｓ ｉ Ｏｘ／５ｉＮ）、１１・
・・反射防止膜（ＳｉＮ）、１２・・・ｐ型オーミック
電極（Ａｕ／Ｐｔ／Ｔｉ） 、１３”・ｎ型オーミック
電極（Ａ ｕ ／ Ｐ ｄ ／ ＡｕＧａＮ１）、１４
＝４ｎｚ−ｘＧａｘＡｓ層（ｘ＞０．４７Ｇａリツチ
、１５− Ｉ ｎ Ｐ層、２０− ｎ −Ｉ ｎ Ｐ基
板、２１ ・・・ｎ−−ＩｎＰバツブア層、 ２２−
ｎ−−ＩｎＧａＡｓ光吸収層、２３− ｎ −ＩｎＧａ
Ａｓ中間層（λｔ＝１．４゜１．２，１．０重ｍの３層
構造）、 ２４ ・−ｎ −ＩｎＧａＡｓ／ Ｉ ｎ
Ｐ歪超格子、２５−ｎ−−ＩｎＰ窓層、２６・＝ｐ＋
−Ｉ ｎＰ、２７−ｐ−−ＩｎＰ、２８・・・パッシベ
ーション膜（ＳｉＯｉ／５ｉＮ）、２９・・・反射防止
膜（ＳｉＮ）、３０・・・ｐ型オーミック電極（Ａｕ／
Ｐｔ／Ｔｉ）、３１・＝ｎ型オーミック電極（Ａｕ／Ｐ
ｂ／ＡｕＧａＮ１）、 ４Ｏ−ｎ−Ｉ ｎＰ基板、４１
・・・ｎ−−ＩｎＰバッファ層、４２・・・ｎ−−Ｉｎ
ＧａＡｓ歪超格子光吸収層、４３・・・ｎ−−ＩｎＰ窓
層、４４−ｐ＋−ＩｎＰ層、 ４５−・・パッシベーシ
ョン膜、４６・・・反射防止膜、４７・・・ｐ型オーミ
ック電極、４８・・・ｎ型オーミック電極、５０ ＝４
ｎｘ−ｘＧａｘＡｓ層（ｘ＝０．４７）ＩｎＰに格子整
合、５１ ＝４ｎｔ−ｘＧａｘＡｓ層Ｃｘ＞０．４７）
Ｇａリッチ。 （０−ン
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に少なくとも光電変換を行なう光吸収
層を含む複数の半導体層を積層して構成される半導体受
光素子において、光を吸収して生じたホトキャリアであ
る正孔が軽い正孔バンドを伝導することを特徴とする半
導体受光素子。 ２、特許請求の範囲第１項記載の素子において、光吸収
して生じたホトキャリアは半導体基板に対して、平行ま
たは垂直に走行することを特徴とする半導体受光素子。 ３、特許請求の範囲第１項記載の素子において、光吸収
層以外の層として、ホトキャリアを増倍する増倍層を含
み、増倍層を正孔が走行する場合、軽い正孔バンドを走
行することを特徴とする半導体受光素子。 ４、特許請求の範囲第３項記載の素子において、増倍層
が歪超格子であることを特徴とする半導体受光素子。 ５、特許請求の範囲第１項記載の素子において、ホトキ
ャリアで正孔が走行する半導体層に圧縮応力がかかつて
いることを特徴とする半導体受光素子。 ６、特許請求の範囲第３項記載の素子においてキャリア
の増倍領域に圧縮応力がかかつていることを特徴とする
半導体受光素子。 ７、特許請求の範囲第４項記載の素子において、キャリ
アの増倍領域である井戸層に圧縮応力がかかつているこ
とを特徴とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63240993A JP2747299B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63240993A JP2747299B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0290575A true JPH0290575A (ja) | 1990-03-30 |
| JP2747299B2 JP2747299B2 (ja) | 1998-05-06 |
Family
ID=17067727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63240993A Expired - Lifetime JP2747299B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2747299B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01200798A (ja) * | 1988-02-04 | 1989-08-11 | Matsushita Electric Ind Co Ltd | ボタン電話装置 |
| JPH04263477A (ja) * | 1991-02-19 | 1992-09-18 | Nec Corp | 半導体受光素子 |
| JPH04372178A (ja) * | 1991-06-21 | 1992-12-25 | Nec Corp | 半導体受光素子 |
| JPH0513806A (ja) * | 1991-07-03 | 1993-01-22 | Nec Corp | 半導体受光素子 |
| US5187553A (en) * | 1990-04-18 | 1993-02-16 | Nec Corporation | Avalanche photodiode having a thin multilayer superlattice structure sandwiched between barrier and well layers to reduce energy loss |
| JPH06291357A (ja) * | 1993-03-31 | 1994-10-18 | Nec Corp | 半導体受光素子 |
| US5438217A (en) * | 1994-04-29 | 1995-08-01 | General Electric Company | Planar avalanche photodiode array with sidewall segment |
| US5471068A (en) * | 1991-03-28 | 1995-11-28 | Nec Corporation | Semiconductor photodetector using avalanche multiplication and strained layers |
| US5670383A (en) * | 1994-04-04 | 1997-09-23 | General Electric Company | Method for fabrication of deep-diffused avalanche photodiode |
| US7081639B2 (en) * | 2000-06-06 | 2006-07-25 | Fujitsu Quantum Devices Limited | Semiconductor photodetection device and fabrication process thereof |
| JP2007047515A (ja) * | 2005-08-11 | 2007-02-22 | Sigma Corp | フラッシュ調光装置の書き込みシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163878A (ja) * | 1983-03-09 | 1984-09-14 | Fujitsu Ltd | 半導体受光装置 |
| JPS6049681A (ja) * | 1983-08-29 | 1985-03-18 | Fujitsu Ltd | 半導体受光装置 |
-
1988
- 1988-09-28 JP JP63240993A patent/JP2747299B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163878A (ja) * | 1983-03-09 | 1984-09-14 | Fujitsu Ltd | 半導体受光装置 |
| JPS6049681A (ja) * | 1983-08-29 | 1985-03-18 | Fujitsu Ltd | 半導体受光装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01200798A (ja) * | 1988-02-04 | 1989-08-11 | Matsushita Electric Ind Co Ltd | ボタン電話装置 |
| US5187553A (en) * | 1990-04-18 | 1993-02-16 | Nec Corporation | Avalanche photodiode having a thin multilayer superlattice structure sandwiched between barrier and well layers to reduce energy loss |
| JPH04263477A (ja) * | 1991-02-19 | 1992-09-18 | Nec Corp | 半導体受光素子 |
| US5471068A (en) * | 1991-03-28 | 1995-11-28 | Nec Corporation | Semiconductor photodetector using avalanche multiplication and strained layers |
| JPH04372178A (ja) * | 1991-06-21 | 1992-12-25 | Nec Corp | 半導体受光素子 |
| JPH0513806A (ja) * | 1991-07-03 | 1993-01-22 | Nec Corp | 半導体受光素子 |
| JPH06291357A (ja) * | 1993-03-31 | 1994-10-18 | Nec Corp | 半導体受光素子 |
| US5670383A (en) * | 1994-04-04 | 1997-09-23 | General Electric Company | Method for fabrication of deep-diffused avalanche photodiode |
| US5438217A (en) * | 1994-04-29 | 1995-08-01 | General Electric Company | Planar avalanche photodiode array with sidewall segment |
| US5500376A (en) * | 1994-04-29 | 1996-03-19 | General Electric Company | Method for fabricating planar avalanche photodiode array |
| US7081639B2 (en) * | 2000-06-06 | 2006-07-25 | Fujitsu Quantum Devices Limited | Semiconductor photodetection device and fabrication process thereof |
| JP2007047515A (ja) * | 2005-08-11 | 2007-02-22 | Sigma Corp | フラッシュ調光装置の書き込みシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2747299B2 (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tian et al. | Interband cascade infrared photodetectors with enhanced electron barriers and p-type superlattice absorbers | |
| US8674406B2 (en) | Extended wavelength digital alloy NBN detector | |
| EP3306679B1 (en) | Light-receiving element and optical integrated circuit | |
| EP2446483B1 (en) | Low-level signal detection by semiconductor avalanche amplification | |
| EP3229279B1 (en) | Avalanche photodiode | |
| CN103022218B (zh) | 一种InAs雪崩光电二极管及其制造方法 | |
| JP7224560B1 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| JP2937404B2 (ja) | 半導体受光素子 | |
| JP2941349B2 (ja) | 超格子ａｐｄ | |
| WO2022133655A1 (zh) | 一种雪崩光电二极管 | |
| Kalinowski et al. | Recent advances in manufacturing of miniaturized uncooled IR detection modules | |
| JP2747299B2 (ja) | 半導体受光素子 | |
| JP3254532B2 (ja) | アバランシェホトダイオード | |
| JPH02119274A (ja) | アバランシェフォトダイオード | |
| JPH0656900B2 (ja) | 半導体光素子 | |
| JP7422955B1 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| JPH04320069A (ja) | アバランシェ・フォトダイオード及びその製造方法 | |
| JPH0493088A (ja) | アバランシェフォトダイオード | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JPH04241473A (ja) | アバランシェフォトダイオード | |
| CN110518085B (zh) | 锑化物超晶格雪崩光电二极管及其制备方法 | |
| JPH01194352A (ja) | 受光素子及び集積化受信器 | |
| JP2671569B2 (ja) | アバランシェフォトダイオード | |
| JP2700492B2 (ja) | アバランシェフォトダイオード | |
| WO2019203059A1 (ja) | 受光素子 |