JPH0514062A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0514062A JPH0514062A JP3182876A JP18287691A JPH0514062A JP H0514062 A JPH0514062 A JP H0514062A JP 3182876 A JP3182876 A JP 3182876A JP 18287691 A JP18287691 A JP 18287691A JP H0514062 A JPH0514062 A JP H0514062A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- driver
- differential
- mute
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電源オン時およびミュートオン・オフ時のポ
ップノイズを除去することを目的とする。 【構成】 電源投入時にはミュートスイッチＳＷをオン
し、ドライバＭＤを休止させるため、ポップノイズが発
生しない。プリドライバＰＤの入力条件が安定した後に
ミュートスイッチＳＷをオフにすると、プリドライバＰ
Ｄ、ドライバＭＤ、図示しない出力回路が動作して通常
増幅動作を行う。この通常動作に移行するときに、プリ
ドライバＰＤの入力条件が変化しないためポップノイズ
が発生しない。
ップノイズを除去することを目的とする。 【構成】 電源投入時にはミュートスイッチＳＷをオン
し、ドライバＭＤを休止させるため、ポップノイズが発
生しない。プリドライバＰＤの入力条件が安定した後に
ミュートスイッチＳＷをオフにすると、プリドライバＰ
Ｄ、ドライバＭＤ、図示しない出力回路が動作して通常
増幅動作を行う。この通常動作に移行するときに、プリ
ドライバＰＤの入力条件が変化しないためポップノイズ
が発生しない。
Description
【０００１】
【産業上の利用分野】本発明は増幅回路に関し、詳細に
は、その電源投入時およびミュートオフ時のポップノイ
ズの除去に関する。
は、その電源投入時およびミュートオフ時のポップノイ
ズの除去に関する。
【０００２】
【従来の技術】図３を参照すると、増幅回路は、概ね、
大電圧利得のプリドライバＰＤおよびドライバＭＤ、大
電流利得のプッシュプル回路ＯＰから構成され、プッシ
ュプル回路ＯＰの出力Ｖｏｕｔが負帰還抵抗Ｒ41を介し
てプリドライバＰＤに負帰還される。
大電圧利得のプリドライバＰＤおよびドライバＭＤ、大
電流利得のプッシュプル回路ＯＰから構成され、プッシ
ュプル回路ＯＰの出力Ｖｏｕｔが負帰還抵抗Ｒ41を介し
てプリドライバＰＤに負帰還される。
【０００３】プリドライバＰＤはそのコレクタをトラン
ジスタＱ46、Ｑ47からなるカレントミラー回路ＣＭにそ
れぞれ接続し、エミッタを定電流回路ＣＳに共通接続し
た差動トランジスタＱ40、Ｑ41から構成される。このカ
レントミラー回路ＣＭは差動トランジスタＱ40、Ｑ41の
コレクタに、定電流回路ＣＳの制御電流Ｉcの１／２の
電流を供給する。
ジスタＱ46、Ｑ47からなるカレントミラー回路ＣＭにそ
れぞれ接続し、エミッタを定電流回路ＣＳに共通接続し
た差動トランジスタＱ40、Ｑ41から構成される。このカ
レントミラー回路ＣＭは差動トランジスタＱ40、Ｑ41の
コレクタに、定電流回路ＣＳの制御電流Ｉcの１／２の
電流を供給する。
【０００４】ドライバＭＤは１段もしくは２段の差動ト
ランジスタにより構成され、プッシュプル回路ＯＰはシ
ングルエンドプッシュプル接続のＮＰＮトランジスタＱ
42、Ｑ43とＰＮＰトランジスタＱ44、Ｑ45から構成され
る。これらＮＰＮトランジスタＱ42、Ｑ43とＰＮＰトラ
ンジスタＱ44、Ｑ45は、プッシュプル回路ＯＰの電流利
得を大きくするために、それぞれダーリントン接続され
ている。
ランジスタにより構成され、プッシュプル回路ＯＰはシ
ングルエンドプッシュプル接続のＮＰＮトランジスタＱ
42、Ｑ43とＰＮＰトランジスタＱ44、Ｑ45から構成され
る。これらＮＰＮトランジスタＱ42、Ｑ43とＰＮＰトラ
ンジスタＱ44、Ｑ45は、プッシュプル回路ＯＰの電流利
得を大きくするために、それぞれダーリントン接続され
ている。
【０００５】この増幅回路に電源を投入すると、例えば
差動トランジスタＱ40、Ｑ41の入力オフセット電圧の差
の電圧はドライバＭＤを介してプッシュプル回路ＯＰに
出力され、さらに抵抗41を介して負帰還される。したが
って、この増幅回路は、電源投入直後は極めて大きい利
得でオープンループ動作し、その後、電圧利得Ｇ＝（Ｒ
41＋Ｒ42＋１／ｊωＣ42）／（Ｒ42＋１／ｊωＣ42）で
安定動作する。
差動トランジスタＱ40、Ｑ41の入力オフセット電圧の差
の電圧はドライバＭＤを介してプッシュプル回路ＯＰに
出力され、さらに抵抗41を介して負帰還される。したが
って、この増幅回路は、電源投入直後は極めて大きい利
得でオープンループ動作し、その後、電圧利得Ｇ＝（Ｒ
41＋Ｒ42＋１／ｊωＣ42）／（Ｒ42＋１／ｊωＣ42）で
安定動作する。
【０００６】今、差動トランジスタＱ40、Ｑ41の電流増
幅率をそれぞれｈ40、ｈ41とすると、トランジスタＱ40
のベースにはＩ40＝Ｉｃ／（２・ｈ40）の電流が流れ、
トランジスタＱ41のベースにはＩ41＝Ｉｃ／（２・ｈ4
1）の電流が流れる。そして、結果として、差動トラン
ジスタＱ40、Ｑ41のベース電位はそれぞれＶ40＝Ｒ40・
Ｉ40、Ｖ41＝Ｒ41・Ｉ41となる。そこで、電源投入直後
のオープンループ動作時には、このＶ40とＶ41の差電圧
がプリドライバＰＤとドライバＭＤにより電圧増幅さ
れ、プッシュプル回路ＯＰに出力されてポップノイズと
なる。
幅率をそれぞれｈ40、ｈ41とすると、トランジスタＱ40
のベースにはＩ40＝Ｉｃ／（２・ｈ40）の電流が流れ、
トランジスタＱ41のベースにはＩ41＝Ｉｃ／（２・ｈ4
1）の電流が流れる。そして、結果として、差動トラン
ジスタＱ40、Ｑ41のベース電位はそれぞれＶ40＝Ｒ40・
Ｉ40、Ｖ41＝Ｒ41・Ｉ41となる。そこで、電源投入直後
のオープンループ動作時には、このＶ40とＶ41の差電圧
がプリドライバＰＤとドライバＭＤにより電圧増幅さ
れ、プッシュプル回路ＯＰに出力されてポップノイズと
なる。
【０００７】このポップノイズは差動トランジスタＱ4
0、Ｑ41に電流増幅率が大きく、バランスが良好なトラ
ンジスタを使用することによって抑制されるものの、現
実には、図示するように、プッシュプル回路ＯＰの出力
を遅延リレーＲＹを介して出力する等の手段により解決
している。
0、Ｑ41に電流増幅率が大きく、バランスが良好なトラ
ンジスタを使用することによって抑制されるものの、現
実には、図示するように、プッシュプル回路ＯＰの出力
を遅延リレーＲＹを介して出力する等の手段により解決
している。
【０００８】
【発明が解決しようとする課題】従来の増幅回路はプッ
シュプル回路ＯＰの出力側にポップノイズの防止のため
の機械的な遅延リレーＲＹを備えるため信頼性に問題を
有している。また、近年、オーディオシステムの消費電
力の低減のため、スタンバイ時、あるいはミュート時に
プッシュプル回路ＯＰに電力を供給しない増幅回路が提
案されているが、この方式の増幅回路に遅延リレーＲＹ
を採用するときは瞬時動作が不可能になる問題を有して
いる。
シュプル回路ＯＰの出力側にポップノイズの防止のため
の機械的な遅延リレーＲＹを備えるため信頼性に問題を
有している。また、近年、オーディオシステムの消費電
力の低減のため、スタンバイ時、あるいはミュート時に
プッシュプル回路ＯＰに電力を供給しない増幅回路が提
案されているが、この方式の増幅回路に遅延リレーＲＹ
を採用するときは瞬時動作が不可能になる問題を有して
いる。
【０００９】
【課題を解決するための手段】本発明は、オーディオ信
号を一方のトランジスタのベースに入力し、他方のトラ
ンジスタのベースに負帰還信号を入力する第１の差動ト
ランジスタと、この第１の差動トランジスタの差動出力
を入力する第２の差動トランジスタと、この第２の差動
トランジスタの動作を制御するミュートスィッチと、前
記第２の差動トランジスタにより駆動される出力回路と
からなり、電源投入時に、第２の差動トランジスタを非
動作状態とすることを特徴とする。
号を一方のトランジスタのベースに入力し、他方のトラ
ンジスタのベースに負帰還信号を入力する第１の差動ト
ランジスタと、この第１の差動トランジスタの差動出力
を入力する第２の差動トランジスタと、この第２の差動
トランジスタの動作を制御するミュートスィッチと、前
記第２の差動トランジスタにより駆動される出力回路と
からなり、電源投入時に、第２の差動トランジスタを非
動作状態とすることを特徴とする。
【００１０】
【作用】電源投入時に、第２の差動トランジスタを非動
作状態とするため、それ以降の回路による電力消費が抑
制されると共に第１の差動トランジスタが発生するポッ
プノイズが防止される。また、電源投入後のミュートオ
ン・オフの繰り返し時のポップノイズも防止される。
作状態とするため、それ以降の回路による電力消費が抑
制されると共に第１の差動トランジスタが発生するポッ
プノイズが防止される。また、電源投入後のミュートオ
ン・オフの繰り返し時のポップノイズも防止される。
【００１１】
【実施例】図１に本発明の増幅回路のプリドライバＰＤ
およびドライバＭＤを示す。なお、ドライバＭＤにより
駆動されるプッシュプル接続の出力回路は従来例と同一
の回路構成であるので図および説明を省略する。本発明
の増幅回路は、図示されるように、差動トランジスタＱ
1およびＱ2からなるプリドライバＰＤ、差動トランジス
タＱ3およびＱ4からなるドライバＭＤ、トランジスタＱ
11、Ｑ12およびＱ13からなるミュート回路、図示しない
出力回路から構成され、出力回路出力が差動トランジス
タＱ2のベースに負帰還される。
およびドライバＭＤを示す。なお、ドライバＭＤにより
駆動されるプッシュプル接続の出力回路は従来例と同一
の回路構成であるので図および説明を省略する。本発明
の増幅回路は、図示されるように、差動トランジスタＱ
1およびＱ2からなるプリドライバＰＤ、差動トランジス
タＱ3およびＱ4からなるドライバＭＤ、トランジスタＱ
11、Ｑ12およびＱ13からなるミュート回路、図示しない
出力回路から構成され、出力回路出力が差動トランジス
タＱ2のベースに負帰還される。
【００１２】プリドライバＰＤの差動トランジスタＱ
1、Ｑ2のコレクタはトランジスタＱ5、Ｑ6からなるカレ
ントミラー回路に接続され、その共通接続されるエミッ
タは定電流を出力するトランジスタＱ7のコレクタに接
続される。この定電流トランジスタＱ7は電源投入後、
常時動作する。
1、Ｑ2のコレクタはトランジスタＱ5、Ｑ6からなるカレ
ントミラー回路に接続され、その共通接続されるエミッ
タは定電流を出力するトランジスタＱ7のコレクタに接
続される。この定電流トランジスタＱ7は電源投入後、
常時動作する。
【００１３】ドライバＭＤの差動トランジスタＱ3、Ｑ4
のコレクタはトランジスタＱ8、Ｑ9からなるカレントミ
ラー回路に接続され、共通接続されるエミッタは定電流
を出力するトランジスタＱ10のコレクタに接続される。
この定電流トランジスタＱ10はミュートスィッチＳＷに
より制御されるトランジスタＱ13により制御される。ま
た、差動トランジスタＱ3、Ｑ4のベースはプリドライバ
ＰＤの差動出力に接続されると共に、ミュートスィッチ
ＳＷにより制御されるトランジスタＱ11、Ｑ12によりそ
れぞれ制御される。
のコレクタはトランジスタＱ8、Ｑ9からなるカレントミ
ラー回路に接続され、共通接続されるエミッタは定電流
を出力するトランジスタＱ10のコレクタに接続される。
この定電流トランジスタＱ10はミュートスィッチＳＷに
より制御されるトランジスタＱ13により制御される。ま
た、差動トランジスタＱ3、Ｑ4のベースはプリドライバ
ＰＤの差動出力に接続されると共に、ミュートスィッチ
ＳＷにより制御されるトランジスタＱ11、Ｑ12によりそ
れぞれ制御される。
【００１４】上記構成の本発明の増幅回路は電源スィッ
チをオンしたときのモード（ミュートモード）、ミュー
ト解除モード（プレイモード）を有する。そこで、本発
明の増幅回路は、例えばリモートコントローラからの電
源スィッチオンのコマンドにより増幅回路をミュートモ
ードとし、このミュートモードから所定時間後に自動的
に、あるいはオーディオプログラム選択のコマンド等に
よりプレイモードとするようにして使用される。
チをオンしたときのモード（ミュートモード）、ミュー
ト解除モード（プレイモード）を有する。そこで、本発
明の増幅回路は、例えばリモートコントローラからの電
源スィッチオンのコマンドにより増幅回路をミュートモ
ードとし、このミュートモードから所定時間後に自動的
に、あるいはオーディオプログラム選択のコマンド等に
よりプレイモードとするようにして使用される。
【００１５】次に、本発明の増幅回路の動作を説明す
る。なお、マイクロコンピュータ等から出力されるミュ
ート信号により、ミュートスィッチＳＷは電源投入直後
にオンするように設定されているものとする。図示しな
い電源スィッチがオンされて、本増幅回路に電源＋Ｖｃ
ｃ、−Ｖｃｃが供給されると、定電流を出力するトラン
ジスタＱ7がオンしてプリドライバＰＤが動作状態とな
る。
る。なお、マイクロコンピュータ等から出力されるミュ
ート信号により、ミュートスィッチＳＷは電源投入直後
にオンするように設定されているものとする。図示しな
い電源スィッチがオンされて、本増幅回路に電源＋Ｖｃ
ｃ、−Ｖｃｃが供給されると、定電流を出力するトラン
ジスタＱ7がオンしてプリドライバＰＤが動作状態とな
る。
【００１６】このモードでは、ミュートスィッチＳＷが
オンし、ミュート回路のトランジスタＱ11、Ｑ12および
Ｑ13の全てがオンし、ドライバＭＤに定電流を供給する
トランジスタＱ10がオフしてドライバＭＤを非動作状態
とし、さらに後段の図示しない出力回路を非動作状態と
している。また、ドライバＭＤの差動トランジスタＱ
3、Ｑ4のベースを逆バイアスして、プリドライバＰＤか
らの信号を遮断している。このモードでは、図示の回路
に２ｍＡ弱の微小電流が流れる。
オンし、ミュート回路のトランジスタＱ11、Ｑ12および
Ｑ13の全てがオンし、ドライバＭＤに定電流を供給する
トランジスタＱ10がオフしてドライバＭＤを非動作状態
とし、さらに後段の図示しない出力回路を非動作状態と
している。また、ドライバＭＤの差動トランジスタＱ
3、Ｑ4のベースを逆バイアスして、プリドライバＰＤか
らの信号を遮断している。このモードでは、図示の回路
に２ｍＡ弱の微小電流が流れる。
【００１７】図２は電源投入直後からミュートオフ、即
ち、プレイモードへ移行するタイミングの、プリドライ
バＰＤの差動トランジスタＱ1、Ｑ2のベース電圧Ｖ1、
Ｖ2の変化の様子を表している。通常の増幅回路ではＣ6
＜＜Ｃ5に設計されており、電源投入後、トランジスタ
Ｑ1のベース電圧Ｖ1が急速に所定電位に到達するに対し
て、トランジスタＱ2のベース電圧Ｖ2は緩やかに変化す
る。このため、ベース電圧Ｖ1＝Ｖ2となるのに数秒を要
する。この差動トランジスタＱ1、Ｑ2のベース電圧Ｖ
1、Ｖ2の差がポップノイズの原因となるが、本発明によ
れば、電源投入時のベース電圧Ｖ1、Ｖ2の差が大きいタ
イミングではドライバＭＤが動作しないためポップノイ
ズが現れない。また、電源投入後、比較的早いタイミン
グでミュートオフされる場合でもポップノイズが抑制さ
れる。
ち、プレイモードへ移行するタイミングの、プリドライ
バＰＤの差動トランジスタＱ1、Ｑ2のベース電圧Ｖ1、
Ｖ2の変化の様子を表している。通常の増幅回路ではＣ6
＜＜Ｃ5に設計されており、電源投入後、トランジスタ
Ｑ1のベース電圧Ｖ1が急速に所定電位に到達するに対し
て、トランジスタＱ2のベース電圧Ｖ2は緩やかに変化す
る。このため、ベース電圧Ｖ1＝Ｖ2となるのに数秒を要
する。この差動トランジスタＱ1、Ｑ2のベース電圧Ｖ
1、Ｖ2の差がポップノイズの原因となるが、本発明によ
れば、電源投入時のベース電圧Ｖ1、Ｖ2の差が大きいタ
イミングではドライバＭＤが動作しないためポップノイ
ズが現れない。また、電源投入後、比較的早いタイミン
グでミュートオフされる場合でもポップノイズが抑制さ
れる。
【００１８】ミュートスィッチＳＷをオフにすると、ミ
ュート回路のトランジスタＱ11、Ｑ12およびＱ13の全て
がオフし、ドライバＭＤに定電流を供給するトランジス
タＱ10がオンしてドライバＭＤが通常動作状態となる。
そして、ドライバＭＤの差動トランジスタＱ4の負荷で
あるトランジスタＱ14のコレクタ・エミッタに所定電位
が生じて、図示しない出力回路にアイドリング電流が流
れる。このモードでは、図示の回路に１５ｍＡ程度の電
流が流れる。
ュート回路のトランジスタＱ11、Ｑ12およびＱ13の全て
がオフし、ドライバＭＤに定電流を供給するトランジス
タＱ10がオンしてドライバＭＤが通常動作状態となる。
そして、ドライバＭＤの差動トランジスタＱ4の負荷で
あるトランジスタＱ14のコレクタ・エミッタに所定電位
が生じて、図示しない出力回路にアイドリング電流が流
れる。このモードでは、図示の回路に１５ｍＡ程度の電
流が流れる。
【００１９】本発明の増幅回路はミュートオン時に、プ
リドライバＰＤのみが動作状態を維持するため、その差
動トランジスタＱ1、Ｑ2のバランスが保たれる。従っ
て、ミュートオン・オフを繰り返す場合のポップノイズ
の発生が皆無である。
リドライバＰＤのみが動作状態を維持するため、その差
動トランジスタＱ1、Ｑ2のバランスが保たれる。従っ
て、ミュートオン・オフを繰り返す場合のポップノイズ
の発生が皆無である。
【００２０】
【発明の効果】以上述べたように本発明によれば、電源
投入時のポップノイズが防止、もしくは抑制されるばか
りか、ミュートオン時に、プリドライバＰＤのみが動作
状態を維持するため、その対の入力トランジスタのベー
ス電位が同電位となって、ミュートオン・オフの繰り返
しのポップノイズが発生しない。
投入時のポップノイズが防止、もしくは抑制されるばか
りか、ミュートオン時に、プリドライバＰＤのみが動作
状態を維持するため、その対の入力トランジスタのベー
ス電位が同電位となって、ミュートオン・オフの繰り返
しのポップノイズが発生しない。
【図１】本発明の一実施例の要部回路図。
【図２】本発明の一実施例の動作波形図。
【図３】従来例の回路図。
ＰＤ プリドライバ
ＭＤ ドライバ
ＳＷ ミュートスィッチ
Claims (6)
- 【請求項１】 オーディオ信号を一方のトランジスタの
ベースに入力し、他方のトランジスタのベースに負帰還
信号を入力する第１の差動トランジスタと、この第１の
差動トランジスタの差動出力を入力する第２の差動トラ
ンジスタと、 この第２の差動トランジスタの動作を制御するミュート
スィッチと、 前記第２の差動トランジスタにより駆動される出力回路
からなる増幅回路。 - 【請求項２】 前記ミュートスィッチにより、第２の差
動トランジスタに定電流を供給するトランジスタを制御
することを特徴とする請求項１の増幅回路。 - 【請求項３】 前記ミュートスィッチにより、第２の差
動トランジスタのベース電位を制御したことをことを特
徴とする請求項１の増幅回路。 - 【請求項４】 前記出力回路は第２の差動トランジスタ
の負荷の両端の電位を入力するシングルエンデッドプッ
シュプル回路であることを特徴とする請求１の増幅回
路。 - 【請求項５】 第２の差動トランジスタが非動作状態の
とき、出力回路のバイアスが遮断される請求項４の増幅
回路。 - 【請求項６】 少なくとも電源投入時に、第２の差動ト
ランジスタを非動作状態としたことを特徴とする請求項
２の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182876A JPH0514062A (ja) | 1991-06-29 | 1991-06-29 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182876A JPH0514062A (ja) | 1991-06-29 | 1991-06-29 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514062A true JPH0514062A (ja) | 1993-01-22 |
Family
ID=16125970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3182876A Pending JPH0514062A (ja) | 1991-06-29 | 1991-06-29 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514062A (ja) |
-
1991
- 1991-06-29 JP JP3182876A patent/JPH0514062A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| US5270883A (en) | Magnetic read/write circuit | |
| US5442320A (en) | Mirror and bias circuit for class AB output stage with large swing and output drive | |
| US5491448A (en) | Class AB output stage with improved frequency stability | |
| KR900019342A (ko) | 광대역 ab급 crt캐소드 구동기 | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| US4546327A (en) | Analog signal power amplifier circuit | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| US5642062A (en) | Comparator circuit operating on variable current | |
| EP1378991B1 (en) | Voltage buffer for large gate loads with rail-to-rail operation and preferable use in LDO'S | |
| US5952882A (en) | Gain enhancement for operational amplifiers | |
| JP2693058B2 (ja) | 増幅回路 | |
| JP3143153B2 (ja) | 増幅回路 | |
| US5764105A (en) | Push-pull output circuit method | |
| JPH05226940A (ja) | 増幅回路 | |
| US4451802A (en) | Power amplifier | |
| JP3115612B2 (ja) | 増幅回路 | |
| JP4325030B2 (ja) | 増幅回路 | |
| JP3664224B2 (ja) | パワードライブ回路 | |
| JP3143262B2 (ja) | 増幅回路 | |
| JP3751220B2 (ja) | ショックノイズ防止回路 | |
| JP3381528B2 (ja) | 電力増幅装置 | |
| JP3423200B2 (ja) | 増幅器 | |
| JPS58114510A (ja) | 電力増幅器 | |
| JPH0346577Y2 (ja) |