JPH05143460A

JPH05143460A - 仮想記憶アドレス空間アクセス制御方式

Info

Publication number: JPH05143460A
Application number: JP3308116A
Authority: JP
Inventors: Atsushi Ike; 敦池
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-11-25
Filing date: 1991-11-25
Publication date: 1993-06-11
Anticipated expiration: 2013-05-18
Also published as: JP2752543B2

Abstract

(57)【要約】【目的】本発明は、多重仮想記憶システムにおける仮想
記憶アドレス空間のアクセス制御を実行する仮想記憶ア
ドレス空間アクセス制御方式に関し、仮想アドレスから
実アドレスへのアドレス変換を高速で実行可能にするこ
とを目的とする。【構成】アクセスレジスタ番号によりアクセスされるア
クセスレジスタ１０の管理データからセグメントテーブ
ル指定子を特定していく変換機構１１と、アクセスレジ
スタ番号からセグメントテーブル指定子への変換を高速
に実行する変換索引レジスタ１２とを備えるデータ処理
装置において、アクセスレジスタ１０のロード先のエン
トリに対して現空間種別に応じたＡＬＥＴ値がロードさ
れるときに、変換索引レジスタ１２の対応するエントリ
に対して対応のセグメントテーブル指定子をロードして
いくように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多重仮想記憶システム
における仮想記憶アドレス空間のアクセス制御を実行す
る仮想記憶アドレス空間アクセス制御方式に関し、特
に、仮想アドレスから実アドレスへのアドレス変換を高
速で実行可能にする仮想記憶アドレス空間アクセス制御
方式に関するものである。

【０００２】従来の多重仮想記憶システムでは、コント
ロールレジスタによって指定されるアドレス空間内のデ
ータをアクセスすることのみが許されており、複数のア
ドレス空間内のデータを参照するためには、コントロー
ルレジスタの内容を入れ換えていく必要があったが、こ
のコントロールレジスタの内容の入れ換え処理はオペレ
ーティングシステムの管理下におかれていたために、ユ
ーザプログラムが直接複数のアドレス空間にまたがるよ
うなデータの処理を実行できなかった。

【０００３】このようなことを背景にして、最近、アク
セスレジスタを用いて、極めて多数のアドレス空間のデ
ータをユーザプログラムから直接アクセスすることを可
能とする新たなアーキテクチャの多重仮想記憶システム
が実用化されている。この多重仮想記憶システムを実装
していく場合には、アドレス変換のために必要となるセ
グメントテーブルを高速にアクセスできるようにして、
仮想アドレスから実アドレスへのアドレス変換処理を高
速で実現可能とするような手段を講じていく必要があ
る。

【０００４】

【従来の技術】アクセスレジスタを用いる新たな多重仮
想記憶システムでは、図６に示すように、アクセスレジ
スタ番号（ベースレジスタ番号と対応付けがとられる）
によりアクセスされるアクセスレジスタの内容（ＡＬＥ
Ｔと称されている）によりアクセスリストの対応データ
が特定され、この特定されたアクセスリストの対応デー
タによりＡＳＮセカンドテーブルの管理するセグメント
テーブル指定子（図中ではＳＴＤと略してある）の中の
１つのセグメントテーブル指定子が特定されて、この特
定されたセグメントテーブル指定子の指定するセグメン
トテーブルを用いて、動的アドレス変換機構による仮想
アドレスから実アドレスへのアドレス変換を実行すると
いう構成を採っている。

【０００５】この構成にあって、ユーザプログラムは、
例えば１６個設けられるアクセスレジスタのエントリに
対してＡＬＥＴをロードすることで、１Ｋとか４Ｋの容
量を持つアクセスリストをアクセスすることが可能にな
り、これにより、極めて多数のセグメントテーブル指定
子を選択することが可能となることで、従来にない大容
量の多重仮想記憶を利用することができるのである。な
お、これとは別に、第１番のコントロールレジスタ（Ｃ
Ｒ１）の管理するセグメントテーブル指定子によって指
定されるプライマリ空間と、第７番のコントロールレジ
スタ（ＣＲ７）の管理するセグメントテーブル指定子に
よって指定されるセカンダリ空間という２つのアドレス
空間が用意されている。

【０００６】この多重仮想記憶システムでは、複数のテ
ーブルを順番にアクセスしていくことでセグメントテー
ブル指定子を得るように構成していることから、セグメ
ントテーブル指定子が得られるまでに時間がかかるとい
う問題点がある。そこで、ＡＬＥＴからセグメントテー
ブル指定子への変換を高速で実行するアクセスレジスタ
変換索引緩衝機構（ＡＬＢと称されている）を備えるこ
とで、必要とされるセグメントテーブル指定子が高速で
得られるようにする構成を採っている。

【０００７】しかるに、このＡＬＢを用いるアクセス方
法では、先ず最初に、与えられたアクセスレジスタ番号
に従ってアクセスレジスタからＡＬＥＴを読み出し、続
いて、このＡＬＥＴに従ってＡＬＢからセグメントテー
ブル指定子を読み出していくという２段階の処理を踏む
ために、必要とされるセグメントテーブル指定子が得ら
れるまでに時間がかかり過ぎるという問題点がある。そ
して、この問題点は、ＡＬＢのハードウェア量が大きな
ものとなるためにＣＰＵの主要部に配置することができ
ないことで更に大きなものとなることになる。

【０００８】そこで、本出願人は、平成１年７月25日に
出願した特願平１-192267 号（特開平３-57046号／発明
の名称：仮想記憶アドレス空間アクセス制御方式）で、
アクセスレジスタ番号からセグメントテーブル指定子へ
の変換を高速に実行する変換索引レジスタ（以下、ＳＡ
Ｒ:Shadow Access Register と称することがある）を備
えることで、必要とされるセグメントテーブル指定子が
高速で得られるようにする発明を開示した。

【０００９】すなわち、アクセスレジスタ番号とセグメ
ントテーブル指定子との対応関係を管理する変換索引レ
ジスタを用意し、システムの初期化時やパージ命令等が
発行される場合には、その管理データに対応付けられる
有効ビットを無効化する構成を採って、アクセスレジス
タ番号が与えられるときに、そのアクセスレジスタ番号
対応の有効ビットが無効データを表示するときには、Ａ
ＬＢを索引することで求まるセグメントテーブル指定
子、ＡＬＢでヒットしないときには、上述のアクセスレ
ジスタ→アクセスリスト→ＡＳＮセカンドテーブルの変
換ルートで求まるセグメントテーブル指定子を登録して
有効化していくとともに、このセグメントテーブル指定
子を動的アドレス変換機構に与えていく構成を採る。そ
して、アクセスレジスタ番号が与えられるときに、その
アクセスレジスタ番号対応の有効ビットが有効データを
表示するときには、対応付けられるセグメントテーブル
指定子を直ちに動的アドレス変換機構に与えていくこと
で、必要とされるセグメントテーブル指定子が高速で得
られるようにとする発明を開示したのである。

【００１０】以下、説明の便宜上、ＡＬＥＴ→アクセス
リスト→ＡＳＮセカンドテーブルの変換ルートによるセ
グメントテーブル指定子の特定処理をＡＲ変換処理、こ
のＡＲ変換処理を実行する機構をＡＲ変換機構と称する
ことにする。

【００１１】このような構成を採る多重仮想記憶システ
ムにあって、ＬＡ（Load Address）命令を拡張したＬＡ
Ｅ（Load Address Extended)命令が用意されている。こ
のＬＡＥ命令は、ＬＡＥｈ，ｉ（ｊ，ｋ）但し、ｈ：ロード先の汎用レジスタｉ：ロード元のディスプレイスメントｊ：ロード元のベースレジスタｋ：ロード元のインデックスレジスタという記述形態をとって、ターゲットオペランドの汎用
レジスタｈに対して、ベースレジスタｊの内容とインデ
ックスレジスタｋの内容とディスプレイスメントｉとの
加算値として求められるソースオペランドの実効アドレ
スをロードするというＬＡ命令の機能に加えて、その汎
用レジスタｈのベースレジスタ番号（アクセスレジスタ
番号と一致する）の指すアクセスレジスタのエントリに
対して、ＰＳＷ（Program Status Word)が現空間として
プライマリ空間を表示するときには、プライマリ空間の
セグメントテーブル指定子を指定することになるＡＬＥ
Ｔ値“０”を、セカンダリ空間を表示するときには、セ
カンダリ空間のセグメントテーブル指定子を指定するこ
とになるＡＬＥＴ値“１”を、ＡＲ変換機構の特定する
空間を表示するときには、ソースオペランドのベースレ
ジスタｊのベースレジスタ番号の指すアクセスレジスタ
のＡＬＥＴ値を、Ｈｏｍｅ空間を表示するときにはＡＬ
ＥＴ値“２”をロードしていくことを要求する命令であ
る。

【００１２】従来では、このＬＡＥ命令が発行される
と、ロード先となるアクセスレジスタのエントリのＡＬ
ＥＴが以前のものとは異なるものになることから、ロー
ド先のアクセスレジスタ番号の指す変換索引レジスタの
エントリデータを無効化していくように処理していたの
である。

【００１３】

【発明が解決しようとする課題】しかしながら、ＬＡＥ
命令が発行される場合には、ロード元であるソースオペ
ランドの指定するアクセスレジスタのエントリデータが
最近使用された可能性が高く、また、ロード先であるタ
ーゲットオペランドの指定するアクセスレジスタのエン
トリデータがこの先直ぐにでも使用される可能性も高
い。

【００１４】しかるに、従来技術のように、ＬＡＥ命令
が発行されるときに、ターゲットオペランドの持つベー
スレジスタ番号の指す変換索引レジスタのエントリデー
タを無効化していくように処理していると、そのターゲ
ットオペランドの指定するアクセスレジスタのエントリ
データが使用されるときにおいて、変換索引レジスタで
ヒットすることがなくなり、ＡＬＢの索引の実行やＡＲ
変換の実行に入ってしまうことでセグメントテーブル指
定子が得られるまでに時間がかかることになる。これか
ら、従来技術に従っていると、ＬＡＥ命令の発行後にお
いて、仮想アドレスから実アドレスへのアドレス変換を
高速に実行できないという問題点があったのである。

【００１５】本発明はかかる事情に鑑みてなされたもの
であって、ＡＲ変換機構と変換索引レジスタとに従って
仮想記憶アドレス空間のアクセス制御を実行するデータ
処理装置にあって、ＬＡＥ命令が発行されるときにあっ
ても、仮想アドレスから実アドレスへのアドレス変換を
高速で実行できるようにする新たな仮想記憶アドレス空
間アクセス制御方式の提供を目的とするものである。

【００１６】

【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明を具備するデータ処理装
置であって、アクセスレジスタ１０と、変換機構１１
と、変換索引レジスタ１２と、動的アドレス変換機構１
３と、ＬＡＥ命令発行部１４と、ＳＡＲデータ登録部１
５と、ＡＲデータ登録部１６と、空間表示部１７とを備
える。

【００１７】このアクセスレジスタ１０は、アクセスレ
ジスタ番号とＡＬＥＴとの対応関係を管理して、アクセ
ス要求元からベースレジスタ番号に対応付けられるアク
セスレジスタ番号が与えられると、対応のＡＬＥＴを出
力していくよう動作する。変換機構１１は、上述のＡＲ
変換機構単独又はこれに上述のＡＬＢが加わるもので構
成されて、アクセスレジスタ１０から与えられるＡＬＥ
Ｔが指定するセグメントテーブル指定子を特定していく
よう動作する。変換索引レジスタ１２は、変換機構１１
により特定されるアクセスレジスタ番号とセグメントテ
ーブル指定子との対応関係を管理して、アクセス要求元
からアクセスレジスタ番号が与えられると、対応のセグ
メントテーブル指定子を出力していくよう動作する。こ
の変換索引レジスタ１２に有効なセグメントテーブル指
定子がないときに、変換機構１１が動作していくことに
なる。

【００１８】動的アドレス変換機構１３は、変換索引レ
ジスタ１２又は変換機構１１により得られるセグメント
テーブル指定子の指定するセグメントテーブルを用い
て、仮想アドレスから実アドレスへのアドレス変換を実
行するよう動作する。ＬＡＥ命令発行部１４は、ロード
元とロード先のベースレジスタ番号（アクセスレジスタ
番号と一致する）を指定してＬＡＥ命令を発行するよう
動作する。このＬＡＥ命令発行部１４により発行される
ＬＡＥ命令は、ロード先として指定されるアクセスレジ
スタ１０のエントリに対して、現空間がプライマリ空間
であるときにはプライマリ空間のセグメントテーブル指
定子を指定することになるＡＬＥＴ値、現空間がセカン
ダリ空間であるときにはセカンダリ空間のセグメントテ
ーブル指定子を指定することになるＡＬＥＴ値、現空間
が変換機構１１の特定する空間であるときには、ロード
元のベースレジスタ番号の指すアクセスレジスタ１０の
エントリに管理されるＡＬＥＴ値をロードしていくこと
を要求する命令である。ＳＡＲデータ登録部１５は、変
換索引レジスタ１２の管理データの登録処理を実行する
よう動作する。ＡＲデータ登録部１６は、ＬＡＥ命令発
行部１４がＬＡＥ命令を発行するときに、次に説明する
空間表示部１７の表示データを参照して、ＬＡＥ命令の
指示するＡＬＥＴ値をアクセスレジスタ１０に登録する
よう動作する。空間表示部１７は、現空間がプライマリ
空間であるのか、セカンダリ空間であるのか、変換機構
１１の特定する空間であるのかを表示するよう動作す
る。

【００１９】

【作用】本発明では、ＬＡＥ命令発行部１４がロード元
とロード先のベースレジスタ番号を指定してＬＡＥ命令
を発行すると、ＳＡＲデータ登録部１５は、ロード先ベ
ースレジスタ番号の指す変換索引レジスタ１２のエント
リに対して、空間表示部１７がプライマリ空間を表示す
るときには、プライマリ空間のセグメントテーブル指定
子をロードし、セカンダリ空間を表示するときには、セ
カンダリ空間のセグメントテーブル指定子をロードし、
変換機構１１の特定する空間を表示するときには、ロー
ド元ベースレジスタ番号の指す変換索引レジスタ１２の
エントリに管理されるセグメントテーブル指定子をロー
ドしていくよう処理する。

【００２０】このように、本発明によれば、ＬＡＥ命令
の発行に従って、指定されるアクセスレジスタ１０のロ
ード先のエントリに対して現空間種別に応じたＡＬＥＴ
値のロードが実行されるときには、変換索引レジスタ１
２の対応するエントリに対してもそれに対応したセグメ
ントテーブル指定子のロードを実行していくように構成
するものであることから、ＬＡＥ命令の発行に関係し
て、その後で、そのＬＡＥ命令のターゲットオペランド
の指定するアクセスレジスタのエントリデータが使用さ
れるときにあっても、変換索引レジスタ１２に従って直
ちに所望のセグメントテーブル指定子が得られるように
なり、仮想アドレスから実アドレスへのアドレス変換を
高速に実行できるようになるのである。

【００２１】

【実施例】以下、実施例に従って本発明を詳細に説明す
る。図２に、本発明が適用されることになる多重仮想記
憶システムのシステム構成を図示する。図中、図１で説
明したように、１０はアクセスレジスタ、１２は変換索
引レジスタ、１３は動的アドレス変換機構である。図１
では省略したが、この図に示すように、変換索引レジス
タ１２は、バリッドビットに従って登録中のセグメント
テーブル指定子の有効／無効を管理している。また、図
示していないが、この動的アドレス変換機構１３に対応
してＴＬＢが備えられることになる。１１ａは図１の変
換機構１１に対応するＡＲ変換機構である。このＡＲ変
換機構１１ａは、アクセスレジスタ１０から与えられる
ＡＬＥＴと、アクセスリストの展開域を間接的に表示す
るＡＬＤＳＯ情報と、ドメインＩＤ情報とを入力とし
て、図６で説明したＡＬＥＴ→アクセスリスト→ＡＳＮ
セカンドテーブルの変換ルートの変換処理を実行するこ
とでセグメントテーブル指定子を特定していくよう処理
する。図示していないが、このＡＲ変換機構１１ａに対
応してＡＬＢが備えられることになる。そして、１７ａ
は図１の空間表示部１７に対応するＰＳＷ（Program St
atus Word)である。このＰＳＷ１７ａは、その１６ビッ
トから１７ビットにおいて、現空間がプライマリ空間で
あるときには“００（≡０）”の空間コードを表示し、
現空間がセカンダリ空間であるときには“１０（≡
２）”の空間コードを表示し、現空間がＡＲ変換機構１
１ａの特定する空間であるときには“０１（≡１）”の
空間コードを表示し、現空間がＨｏｍｅであるときには
“１１（≡３）”の空間コードを表示することで、現空
間の空間種別を表示していくよう処理する。

【００２２】図３に、変換索引レジスタ１２と、この変
換索引レジスタ１２の管理データの登録処理を実行する
図１で説明したＳＡＲデータ登録部１５との間の信号関
係を図示する。

【００２３】この図３に示すように、変換索引レジスタ
１２は、アクセスレジスタ番号によりアクセスされるセ
グメントテーブル指定子と、そのセグメント指定子の有
効／無効を表示するバリッドビットとを管理して、アク
セス要求元からリード要求のアクセスレジスタ番号が与
えられると、そのアクセスレジスタ番号に対応付けられ
るセグメントテーブル指定子が有効データであるときに
は、そのセグメントテーブル指定子をＴＬＢに通知して
いくことで仮想アドレスから実アドレスへのアドレス変
換を高速に実現していくよう動作するものである。

【００２４】ＳＡＲデータ登録部１５は、この変換索引
レジスタ１２の管理データの登録処理を実行するもので
あって、本発明を実現するために、アクセスレジスタ１
０のロード先のエントリに対して現空間種別に応じたＡ
ＬＥＴ値のロードを要求するＬＡＥ命令が発行されると
きにおいて、本発明に特徴的な登録処理を実行していく
よう動作する。次に、図４に示すＳＡＲデータ登録部１
５の登録処理の説明図に従って、このＳＡＲデータ登録
部１５の実行する登録処理について詳細に説明する。

【００２５】ＳＡＲデータ登録部１５は、ＡＲ変換機構
１１ａがＡＲ変換を実行することでアクセスレジスタ番
号とセグメントテーブル指定子との対応関係を求める
と、図４の「ＡＲ変換＝１, 但し、Set AR by LAE =0」
の欄に示すように、そのアクセスレジスタ番号の指す変
換索引レジスタ１２のエントリ（図４では、i=１で表し
ている）に対して、ＡＲ変換機構１１ａの求めたセグメ
ントテーブル指定子“ＳＴＤ_ART”を登録するととも
に、そのエントリのバリッドビットに“１”を立てて有
効データであることを登録する。

【００２６】そして、ＬＡＥ命令が発行されるときに
は、図４の「Set AR by LAE =1, 但し、ＡＲ変換＝０」
の欄に示すように、ＬＡＥ命令の指定するロード先ベー
スレジスタ番号（アクセスレジスタ番号と一致する）の
指す変換索引レジスタ１２のエントリ（図４では、i=１
で表している）に対して、ＰＳＷ１７ａの空間コードが
“０”を表示することで現空間がプライマリ空間である
ことを表示するときには、第１番のコントロールレジス
タ（ＣＲ１）の管理するプライマリ空間のセグメントテ
ーブル指定子“ＳＴＤ_CR1”を登録し、ＰＳＷ１７ａの
空間コードが“１”を表示することで現空間がＡＲ変換
機構１１ａの特定する空間であることを表示するときに
は、ＬＡＥ命令のロード元ベースレジスタ番号の指す変
換索引レジスタ１２のエントリに管理される“ＳＴＤ
_SRC”を登録し、ＰＳＷ１７ａの空間コードが“２”を
表示することで現空間がセカンダリ空間であることを表
示するときには、第７番のコントロールレジスタ（ＣＲ
７）の管理するセカンダリ空間のセグメントテーブル指
定子“ＳＴＤ_CR7”を登録していくとともに、そのロー
ド先ベースレジスタ番号の指す変換索引レジスタ１２の
エントリのバリッドビットに“１”を立てて有効データ
であることを登録する。また、ＰＳＷ１７ａの空間コー
ドが“３”を表示することで現空間がＨｏｍｅであるこ
とを表示するときには、意味のないデータであるので、
そのロード先ベースレジスタ番号の指す変換索引レジス
タ１２のエントリのバリッドビットを“０”に落として
無効データになるように設定する。

【００２７】一方、ＳＡＲデータ登録部１５は、ＡＲ変
換機構１１ａがＡＲ変換を実行しないときと、ＬＡＥ命
令が発行されないときには、図４の「ＡＲ変換＝０, Se
t ARby LAE =0」の欄に示すように、変換索引レジスタ
１２に対して何ら登録処理を実行しない。また、ＡＲ変
換機構１１ａがＡＲ変換を実行し、かつＬＡＥ命令が発
行されるときには、図４の「ＡＲ変換＝１，Set AR by
LAE =1」の欄に示すように、結果の予測できない意味の
ないケースであるので、ＡＲ変換機構１１ａの指定する
アクセスレジスタ番号の指す変換索引レジスタ１２のエ
ントリに対しても何ら登録処理を実行しないとともに、
ＬＡＥ命令の指定するロード先アクセスレジスタ番号の
指す変換索引レジスタ１２のエントリに対しても何ら登
録処理を実行しないよう処理する。

【００２８】このようにして、本発明のＳＡＲデータ登
録部１５は、図５に示すように、ＬＡＥ命令の発行に従
ってアクセスレジスタ１０のロード先のエントリに対し
て現空間種別に応じたＡＬＥＴ値がロードされるときに
は、変換索引レジスタ１２の対応するエントリに対して
も対応のセグメントテーブル指定子をロードしていくよ
う処理するのである。

【００２９】

【発明の効果】以上説明したように、本発明によれば、
ＬＡＥ命令の発行に関係して、その後、そのＬＡＥ命令
のターゲットオペランドの指定するアクセスレジスタの
エントリデータが使用されるときには、変換索引レジス
タに従って直ちに所望のセグメントテーブル指定子が得
られるようになる。これから、ＬＡＥ命令の発行後にあ
っても、仮想アドレスから実アドレスへのアドレス変換
を高速に実行できるようになるのである。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明が適用されることになる多重仮想記憶シ
ステムのシステム構成図である。

【図３】変換索引レジスタの周辺機構の説明図である。

【図４】ＳＡＲデータ登録部の実行する登録処理の説明
図である。

【図５】本発明の処理の説明図である。

【図６】本発明が適用されることになる多重仮想記憶シ
ステムのアドレス制御の説明図である。

【符号の説明】

１データ処理装置１０アクセスレジスタ１１変換機構１２変換索引レジスタ１３動的アドレス変換機構１４ＬＡＥ命令発行部１５ＳＡＲデータ登録部１６ＡＲデータ登録部１７空間表示部

Claims

【特許請求の範囲】

【請求項１】ベースレジスタ番号の指定するアクセス
レジスタ番号によりアクセスされるアクセスレジスタ(1
0)の管理データからセグメントテーブル指定子を特定し
ていく変換機構(11)と、該変換機構(11)により特定され
るアクセスレジスタ番号とセグメントテーブル指定子と
の対応関係を管理して、アクセスレジスタ番号からセグ
メントテーブル指定子への変換を高速に実行する変換索
引レジスタ(12)と、現空間モードを表示する空間表示部
(17)とを備えるデータ処理装置において、ロード元ベースレジスタ番号とロード先ベースレジスタ
番号とを指定するロード命令の発行に従って、該ロード
先ベースレジスタ番号の指す上記アクセスレジスタ(10)
のエントリに対して、上記空間表示部(17)がプライマリ
空間を表示するときには、プライマリ空間のセグメント
テーブル指定子を指定することになるコード値、セカン
ダリ空間を表示するときには、セカンダリ空間のセグメ
ントテーブル指定子を指定することになるコード値、上
記変換機構(11)の特定する空間を表示するときには、該
ロード元ベースレジスタ番号の指す上記アクセスレジス
タ(10)のエントリに管理される管理データがロードされ
るよう処理されるときにあって、上記ロード先ベースレジスタ番号の指す上記変換索引レ
ジスタ(12)のエントリに対して、上記空間表示部(17)が
プライマリ空間を表示するときには、プライマリ空間の
セグメントテーブル指定子をロードし、セカンダリ空間
を表示するときには、セカンダリ空間のセグメントテー
ブル指定子をロードし、上記変換機構(11)の特定する空
間を表示するときには、上記ロード元ベースレジスタ番
号の指す上記変換索引レジスタ(12)のエントリに管理さ
れるセグメントテーブル指定子をロードしていくよう処
理することを、特徴とする仮想記憶アドレス空間アクセス制御方式。