JPH05143568A - 知識検証支援装置 - Google Patents

Abstract

(57)【要約】 【目的】 検証時間を短縮し、ヒューマンエラー等の検
出を容易とする。 【構成】 シミュレータ、異常診断システム及び運転支
援システム等の他の装置９に装荷されるシミュレーショ
ン知識を入力装置７より入力し、第３のメモリ５に格納
する。知識変換装置２は、第１のメモリ３に格納された
編集方法に関する知識と、第２のメモリ４に格納された
シミュレーション知識に変換する前のデータの記述形式
に関する知識とを用いて、上記第３のメモリ５に格納さ
れているシミュレーション知識を変換する前のブロック
図等のデータに逆変換し、第４のメモリ６に格納する。
出力装置８は、この第４のメモリ６に格納されたデータ
を外部に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プラントや機械装置
等のシミュレーションに用いられるシミュレーション知
識（シミュレーションコード）の検証に適用される知識
検証支援装置に関する。

【０００２】

【従来の技術】従来、プラントや機械装置等のシミュレ
ーションに用いられるシミュレーション知識は、一旦、
紙面上に、例えばブロック線図で書かれた後、これを手
作業でシミュレーション知識に変換し、計算機に入力し
ていた。また、構築されたシミュレーション知識の検証
は、知識の目視による確認やシミュレーション結果の妥
当性をもって検証としていた。

【０００３】

【発明が解決しようとする課題】しかし、上記従来の方
法では、シミュレーション知識の検証が人的作業により
行なわれるため、検証作業に膨大な時間を用し、さらに
ヒューマンエラー等により、誤りが含まれたままになる
恐れがあった。また、これらに起因し、シミュレーショ
ン知識内の誤りを検出できないために製品開発が著しく
遅れ、さらに場合によっては誤りの存在に気付かず、こ
れを含んだまま出荷される等の問題があった。また、シ
ミュレーションを行なう異常診断システムや運転支援シ
ステムにおいては、誤った診断結果やガイドを提示する
等の問題があった。この発明は上記実情に鑑みてなされ
たもので、検証時間を短縮し、ヒューマンエラー等の検
出が容易な知識検証支援装置を提供することを目的とす
る。

【０００４】

【課題を解決するための手段】この発明に係る知識検証
支援装置は、シミュレーション知識の編集方法に関する
知識を格納する第１のメモリと、シミュレーション知識
に変換する前のデータの記述形式に関する知識を格納す
る第２のメモリと、シミュレーション知識を外部より入
力する入力手段と、入力した上記シミュレーション知識
を格納する第３のメモリと、この第３のメモリに格納さ
れるシミュレーション知識を、上記第１のメモリに格納
される編集方法に関する知識と上記第２メモリに格納さ
れたシミュレーション知識に変換する前のデータの記述
形式に関する知識とを用いて変換する前のデータに逆変
換する手段と、この逆変換する手段により生成されるシ
ミュレーション知識に変換する前のデータを格納する第
４のメモリと、この第４のメモリに格納されるシミュレ
ーション知識に変換する前のデータを出力する出力手段
とを具備することを特徴とする。

【０００５】

【作用】シミュレータ、異常診断システム及び運転支援
システム等に装荷されるシミュレーション知識を入力装
置より入力し、第３のメモリに格納する。

【０００６】知識変換装置は、第１のメモリに格納され
た編集方法に関する知識と、第２のメモリに格納された
シミュレーション知識に変換する前のデータの記述形式
に関する知識とを用いて、上記第３のメモリに格納され
ているシミュレーション知識を変換する前のブロック図
等のデータに逆変換し、第４のメモリに格納する。出力
装置は、この第４のメモリに格納されたデータを外部に
出力する。

【０００７】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。

【０００８】この発明に係る知識検証支援装置１は、シ
ミュレーション知識を変換する前のブロック線図等のデ
ータに逆変換する知識変換装置２、シミュレーション知
識の編集方法に関する知識を格納する第１のメモリ３、
シミュレーションに変換する前のブロック線図等のデー
タの記述形式に関する知識を格納する第２のメモリ４、
シミュレーション知識を格納する第３のメモリ５、シミ
ュレーション知識に変換する前のブロック線図等のデー
タを格納する第４のメモリ６、シミュレーション知識を
例えばシミュレータ又は異常診断装置等の他の装置９よ
り入力を行なう入力装置７、処理結果を出力する出力装
置８から構成される。

【０００９】上記第１のメモリ３は、シミュレーション
知識の編集方法に関する知識が格納され、シミュレーシ
ョン知識に変換する前のブロック線図等のデータ（一般
に、ノードと呼ばれる特定の機能を有した機器や回路を
表現するシンボルとシンボルとの間が連結線で書かれ
る）のノードの種類（以降クラスと呼ぶ）ごとに下記に
示す内容が記述されている。 （ａ）クラス名 このクラスに一意につけられた名前。 （ｂ）入力 このクラスの入力変数名。 （ｃ）出力 このクラスの出力変数名。 （ｄ）属性 このクラス固有の属性名。 （ｅ）編集法

【００１０】このクラスをシミュレーション知識に変換
するための編集方法を記述する。編集方法の記述として
は、手続き、テンプレート法等、種々の手法が考えられ
るが、ここではテンプレート法を用いて説明する。

【００１１】上述した編集知識の記述形式例を図２に示
す。同図２に図示された記述全体をフレーム、特にこの
場合は編集フレームと称する。また、このフレーム内の
（入力‥）、（出力‥）及び（属性‥）等に関する知識
内容をスロット、このスロット内の（属性名‥）等で括
られた塊をファセット、さらにこのファセット内のデー
タ（ここでは該当なし）をスロット値と呼ぶ。尚、同図
２中において、後に「＋」が付いているものは複数記述
可能を、前に「＃」が付いているものは省略可能を意味
する。図２に示した記述形式例より、具体的な記述例を
図３（ａ），（ｂ）に示す。

【００１２】図３（ａ）に示す編集知識の記述例は、
「１次遅れ要素」クラス（ａ1 ）は、入力変数を「Ｘ
１」（ａ2 ）、出力変数を「Ｙ１」（ａ3 ）、時定数を
「Ｚ１」及び初期値を「Ｚ０」（ａ4 ）とすると、編集
方法は「Ｙ１ ＦＤＬ Ｘ１ ３Ｈ ３Ｈ ３Ｈ Ｚ０
Ｚ１」（ａ5 ）であることを示している。

【００１３】図３（ｂ）に示される編集知識の記述例
は、「２次遅れ要素」クラス（ｂ1 ）は、入力変数を
「Ｘ１」（ｂ2 ）、出力変数を「Ｙ１」（ｂ3 ）、時定
数１を「Ｚ１」、時定数２を「Ｚ２」及び初期値を「Ｚ
０」（ｂ4 ）とすると、編集方法は「Ｚ３ ＦＤＬ Ｘ
１ ３Ｈ ３Ｈ ３Ｈ Ｚ０ Ｚ１」、「Ｙ１ ＦＤＬ
Ｚ３ ３Ｈ ３Ｈ ３Ｈ Ｚ０ Ｚ２」（ｂ5 ）である
ことを示している。

【００１４】上記第２のメモリ４には、シミュレーショ
ン知識に変換する前のブロック線図等のデータの記述形
式に関する知識がクラス（ノードに対応）毎に下記に示
すように記述されている。 （ａ）クラス名 このクラスに一意に付けられた名前。 （ｂ）入力 このクラスの入力ポート数。 （ｃ）出力 このクラスの出力ポート数。 （ｄ）属性 このクラスの属性名。

【００１５】上述した記述形式例を図４に示す。同図４
中、後に「＋」が付いているものは複数記述可能を、前
に「＃」が付いているものは省略可能を意味する。この
記述形式例に基づいた具体例を図５に示す。

【００１６】図５に示すクラス知識の記述例は、「１次
遅れ要素」クラス（ｃ1 ）は、入力ポートが１つ（ｃ2
）で、出力ポートが１つ（ｃ3 ）で、「時定数」と
「初期値」を属性として持つ（ｃ4 ）ことを示してい
る。

【００１７】上記第３のメモリ５には、シミュレーショ
ン知識が基本演算子毎に記述されている。このシミュレ
ーション知識の記述形式例を図６に示す。同図に示され
るように個々のシミュレーション知識は、出力変数名、
演算子名、入力変数名及び属性値の組みからなるデータ
である。上記図６に示された記述形式に基づいた具体例
を図７（ａ），（ｂ）に示す。

【００１８】図７（ａ）のシミュレーション知識の記述
例は、出力変数名「１０１」の１次遅れ要素（ＦＤＬ）
は、入力変数名を「１００」、時定数を３０．０、初期
値を０．０とし（ｄ1 ）、出力変数名「１０２」のリミ
ッタ（ＬＩＭ）は、入力変数名を「１０１」、上限を１
０．、下限を１０．とする（ｄ2）ことを示している。

【００１９】図７（ｂ）のシミュレーション知識の記述
例は、出力変数名「２０１」の１次遅れ要素（ＦＤＬ）
は、入力変数名を「２００」、時定数を３０．０、初期
値を０．０とし（ｅ1 ）、出力変数名「２０２」の１次
遅れ要素（ＦＤＬ）は、入力変数名を「２０１」、時定
数を１０．０、初期値を０．０とし（ｅ2 ）、出力変数
名「２０３」のリミッタ（ＬＩＭ）は、入力変数名を
「２０１」、上限を１０．、下限を１０．とする（ｅ3
）ことを示している。

【００２０】ここで、シミュレーション知識と上述した
編集フレーム（図３参照）の編集法スロットとの関係を
説明する。シミュレーション知識は、上述したように図
９に従っており、また、編集法スロットに記述されてい
るデータはテンプレートで、抽象的な記述になっている
点を除けばシミュレーション知識と同様である。この発
明に係る装置以外の編集装置がこのテンプレートを用い
てシミュレーション知識を出力する。テンプレートのＸ
ｎ，Ｙｎは変数で、１００，１０１等のシミュレーショ
ンで用いられる変数に変換される。Ｘｎは属性値で定数
に変換される。ｎＨｍはｎ文字の“ｍ”に変換される。
演算子名に対しては処理は施されない。シミュレーショ
ンの際には、入力Ｘ１に対して初期値Ｚ０，時定数Ｚ１
で１次遅れ演算を行なうとＹ１が計算される。上記第４
のメモリ６には、シミュレーション知識に変換する前の
ブロック線図等のデータがノード毎に下記に示すように
格納される。 （ａ）ノード名 このノードに一意に付けられた名前。 （ｂ）入力 このノードの入力ポートに接続されているノード名及び
その出力ポート番号の組みが入力ポート番号とセットに
して格納される。 （ｃ）出力 このノードの出力ポートに接続されているノード名及び
その出力ポート番号の組みが入力ポート番号とセットに
して格納される。 （ｄ）属性 このノードの属性名とその値が格納される。 （ｅ）クラス このノードが属するクラス名。

【００２１】上述したインスタンス知識の記述形式例を
図８に示す。同図８中、後に「＋」が付いているものは
複数記述可能を、前に「＃」が付いているものは省略可
能を意味する。この記述形式に基づいた記述例を図９に
示す。

【００２２】図９の記述例では、ノード「１次遅れ要素
１」（ｆ1 ）は、入力ポート１にはノード「リミッタ
１」の出力ポート１が接続されており（ｆ2 ）、出力ポ
ート１にはノード「積算器１」の入力ポート２が接続さ
れており（ｆ3 ）、「時定数」が３０で「初期値」が０
であり（ｆ4 ）、「１次遅れ要素」クラスのインスタン
スであることを表わしている。

【００２３】上記知識変換装置２の内部には図１０に示
すように、以下のデータを格納するワーキングメモリｇ
が設けられる。シミュレーション知識部ｇ1 は、知識変
換装置２により、シミュレーション知識が格納される。
各シミュレーション知識には「未処理」あるいは「処理
済」のいずれかの状態情報が付加される。インスタンシ
ェーション部ｇ2 は、編集知識の名前（クラス名）とシ
ミュレーション知識からなるインスタンシェーションが
格納される。次に上記実施例の動作を図１１のフローチ
ャートを参照して説明する。

【００２４】入力装置７は、シミュレーションや異常診
断装置等の他の装置９より検証の対象とするシミュレー
ション知識を入力し、メモリ５に格納する（ステップＳ
1 ）。

【００２５】知識変換装置２は、メモリ５に格納された
上記シミュレーション知識を該装置内部のワーキングメ
モリｇのシミュレーション知識部ｇ1 にコピーし、全て
の各シミュレーション知識に付加される状態情報を「未
処理」とする（ステップＳ2 ）。上記ワーキングメモリ
ｇに格納されている「未処理」のシミュレーション知識
と、編集知識の編集法とを照合し、照合パターンを抽出
する（ステップＳ3 ）。ここで、シミュレーション知識
と編集法スロット内データ各々の２番目のデータ（上記
図６における演算子名）を比較し、同じであればパター
ンマッチが成功したとする。例えば、下記に示すシミュ
レーション知識と編集法では演算子名ＦＤＬが一致して
いる（対応をより明確にするため、空欄に□を記入し
た）。 シミュレーション知識：（１０１ ＦＤＬ １００ □□□ □□□ □□□ ０．０ ３０．） 編集法：（Ｙ１ ＦＤＬ Ｘ１ ３Ｈ ３Ｈ ３Ｈ Ｚ０ Ｚ１）

【００２６】そして、マッチした編集法に対応する編集
知識名とシミュレーション知識の組からなるインスタン
スシェーションをワーキングメモリｇのインスタンスシ
ェーション部ｇ2 に格納する（ステップＳ4 ）。複数の
インスタンシェーションがワーキングメモリｇに格納さ
れている場合は、下記に示す（１）〜（３）のルールに
より最も優先度の高いインスタンシェーションが選択さ
れる（ステップＳ5 ）。

【００２７】（１）中間値が他のシミュレーションデー
タにより入力変数として用いられていれば、当該編集知
識は適用しない。例えば上記図３（ｂ）に示される編集
法スロット、これを下記に示す 編集法（Ｚ３ ＦＤＬ Ｘ１ ３Ｈ ３Ｈ ３Ｈ Ｚ０ Ｚ１） ；ｂ5a （Ｙ１ ＦＤＬ Ｚ３ ３Ｈ ３Ｈ ３Ｈ Ｚ０ Ｚ１） ；ｂ5b

【００２８】と上記図７（ｂ）に示されるシミュレーシ
ョン知識はｂ5aとｅ1 ，ｂ5bとｅ2 のパターンマッチが
成功し、インスタンシェーションが生成される。もしこ
のインスタンシェーションが競合解消のため選択され逆
変換が行なわれたならば、逆変換により出力されるデー
タは入力変数：２００、出力変数：２０２、時定数１：
３０．、時定数２：１０．、初期値：０．０の２次遅れ
要素となる（最終的には２００、２０２は他の要素名や
ポート番号に変換され、フレーム形式で出力される）。
このとき変数：２０１はこの２次遅れ要素の内部変数と
なり、外部からは取り出せないデータとなる。一方、ｅ
3 の入力変数は２０１であるため接続不能となる。この
ような不具合を避けるためルール（１）が存在する。

【００２９】尚、上記ルール（１）において「中間値」
とは逆変換により内部に隠れてしまうような変数：２０
１のことであり、「他のシミュレーションデータ」と
は、ｅ1 ，ｅ2 に対して「未処理」のシミュレーション
知識ｅ3 のようなデータを示す。 （２）インスタンシェーション内の編集知識に対応する
編集法のステップ数が多いものを優先する。

【００３０】（３）メモリ３に格納された中で前に記述
された編集知識に対応する編集知識名をインスタンシェ
ーション内に含むものを優先する。これは、上記メモリ
３の中には編集知識がシーケンシャルに書かれているの
で、このメモリ３の中で先に書かれているものを優先す
ることである。

【００３１】次に、ステップＳ5 にて選択されたインス
タンシェーション内の知識名に対する編集知識に基づ
き、インスタンシェーション内のシミュレーション知識
を下記に示す（ア）〜（オ）に従って逆変換する（ステ
ップＳ6 ）。 （ア）フレーム名の決定

【００３２】この装置内部に記憶しているテーブル（変
数名とノード名の組みからなる）を探索し、当該シミュ
レーション知識の出力変数名が登録されていれば対応す
るノード名をフレーム名としてフレームを生成する。出
力変数名が登録されていなければテーブルに登録されて
いるノード名と重ならないようにノード名を決定し、こ
れをフレーム名としてフレームを生成するとともに、出
力変数名とノード名の組みをテーブルに追加登録する。 （イ）入力スロットの生成

【００３３】当該シミュレーション知識の第ｉ番目の入
力変数に対し、テーブルに当該変数名が登録されていれ
ば対応するノード名と“１”の組みを生成中のフレーム
の入力スロットのｉファセットに格納する。変数名が登
録されていなければテーブルに登録されているノード名
と重ならないようにノード名を決定しこれと“１”の組
みを入力スロットのｉファセットに格納するとともに変
数名とノード名の組をテーブルに追加登録する。尚、当
該処理は当該シミュレーション知識内のすべての入力変
数に対して行なわれる。 （ウ）出力スロットの生成

【００３４】当該シミュレーション知識の出力変数名を
入力変数として持つシミュレーション知識を第３のメモ
リ５より探索し、探索されたシミュレーション知識の出
力変数名がテーブルに登録されていれば対応するノード
名と入力変数の番号（入力変数の番号は前から１、２、
…とする）を出力スロットの１ファセットに格納する。
このようなシミュレーション知識が複数ある場合はスロ
ット値は複数生成される。 （エ）属性スロットの生成

【００３５】当該シミュレーション知識の演算子名に対
応するクラス知識を第２のメモリ４より探索し、属性名
をすべて抽出する。次に、編集知識の属性スロット内の
属性名と変数名及び編集法スロット内のテンプレートと
シミュレーション知識を比較し属性値を取り出し、属性
名と属性値の組みを生成中のフレームの属性スロットに
格納する。 （オ）クラススロットの生成 編集知識の名前をクラススロットに格納する。 以上の処理によりシミュレーション知識の逆変換が行な
われる。次にステップＳ5 で選択されたインスタンシェ
ーション内のシミュレーション知識の状態情報を「処理
済」とし（ステップＳ7 ）、再びステップＳ3 に戻る。

【００３６】また、上記ステップＳ4 にてマッチングす
るシミュレーション知識が無い場合、知識の逆変換処理
は終了し、出力装置７は、メモリ６に格納されたデータ
を出力する（ステップＳ8 ）。以上のステップを経てシ
ミュレーション知識の検証を終了する。

【００３７】

【発明の効果】以上詳記したようにこの発明によれば、
外部より入力したシミュレーション知識を、メモリに格
納されたシミュレーション知識の編集方法に関する知識
と、シミュレーション知識に変換する前のデータの記述
形式に関する知識とを用いて変換する前のデータに逆変
換することにより、短時間で検証することが可能とな
り、また、ヒューマンエラー等の検出が容易となる。そ
して、シミュレーション知識内の誤りが検出できず製品
開発が著しく遅れる可能性が少なくなるばかりか、誤り
の存在に気付かずこれを含んだまま出荷される恐れが低
減できる。また、シミュレーションを行なう診断システ
ムや運転支援システムにおいては、誤った診断結果やガ
イドを提示する可能性も低減できる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る知識検証支援装置の
構成を示すブロック図。

【図２】同実施例における編集知識の記述形式例。

【図３】同実施例における編集知識の記述例。

【図４】同実施例におけるクラス知識の記述形式例。

【図５】同実施例におけるクラス知識の記述例。

【図６】同実施例におけるシミュレーション知識の記述
形式例。

【図７】同実施例におけるシミュレーション知識の記述
例。

【図８】同実施例におけるインスタンス知識の記述形式
例。

【図９】同実施例におけるインスタンス知識の記述例。

【図１０】同実施例におけるワーキングメモリの構造
例。

【図１１】同実施例における処理動作を示すフローチャ
ート。

【符号の説明】

１…知識検証支援装置、２…知識変換装置、３…第１の
メモリ、４…第２のメモリ、５…第３のメモリ、６…第
４のメモリ、７…入力装置、８…出力装置、９…シミュ
レータ又は異常診断装置。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 シミュレーション知識の編集方法に関す
   る知識を格納する第１のメモリと、 シミュレーション知識に変換する前のデータの記述形式
   に関する知識を格納する第２のメモリと、 シミュレーション知識を外部より入力する入力手段と、 この入力手段により入力した上記シミュレーション知識
   を格納する第３のメモリと、 この第３のメモリに格納されるシミュレーション知識
   を、上記第１のメモリに格納された編集方法に関する知
   識と上記第２のメモリに格納されたシミュレーション知
   識に変換する前のデータの記述形式に関する知識とを用
   いて変換する前のデータに逆変換する手段と、 この逆変換する手段により生成されるシミュレーション
   知識に変換する前のデータを格納する第４のメモリと、 この第４のメモリに格納されたシミュレーション知識に
   変換する前のデータを出力する出力手段とを具備するこ
   とを特徴とする知識検証支援装置。