JPH05143751A - Ｉｃのインタフエイス回路 - Google Patents

Abstract

(57)【要約】 【目的】 Ｎビットのスイッチを２本のラインにまと
め、ＩＣのピン数を２本にすることによってパッケージ
の小型化を計ることができるインタフェイス回路を提供
する。 【構成】 Ｎ桁のスイッチを２分割してそれぞれに抵抗
ネットワークを接続し、これらの抵抗ネットワークから
それぞれ１本のラインを引き出して、スイッチの開閉状
態に対応した複数の電位を生成する外部回路を有すると
共に、複数の電位に対応した基準電位を有する２組の複
数のコンパレータと、これらのコンパレータの出力を論
理処理し、２値出力を行うデジタル復調器とからなる内
部回路を有し、上記２組の複数のコンパレータにライン
からそれぞれ電位を与え、上記デジタル復調器から上記
スイッチの開閉状態と一致した２値出力を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は小型ＩＣのインタフェイ
ス回路に係り、少ない使用ピン数でアドレス設定用の複
数ビットを指定する技術に関するものである。

【０００２】

【従来の技術】ＩＣのパッケージを小型化するには、使
用ピン数をいかに少なくするかということが重要な課題
になる。ところで、発明者は複数個の光電センサなどを
並列に接続し、これらを一括して制御するための多重連
結センサを開示している（特開平３−７１７１６号）。
全体の構成としては、図１に示すようなものである。こ
こでは１ａ〜１ｐの１６個のセンサを並列に接続した状
態を示しており、順に０から１５までのアドレスを有す
るアドレススイッチＳ０〜Ｓ１５が設けられている。こ
のアドレススイッチは、４ビットのディップスイッチお
よびアドレスカウンタによって構成されている。２はセ
ンサ群１ａ〜１ｐを駆動するとともに、検出信号を制御
するための復調器、３はセンサ群１ａ〜１ｐに電力を供
給するためのドライブ回路、４はドライブ回路３で電源
パルスを発生し、かつ１６個の検出信号を次段のコンピ
ュータなどに出力するためのコントロール回路である。
ＣＭＰ１・ＣＭＰ２はそれぞれコンパレータで、センサ
１ａ〜１ｐから順次出力される信号レベルに対して、し
きい値を設定している。５・６は一対の電源ラインで、
５が正側、６が負側であるが、ここでは正側の電源ライ
ン５とセンサ１ａ〜１ｐの出力ラインを共通にしてい
る。

【０００３】

【発明が解決しようとする課題】上述したように、複数
のセンサを連結する場合には個々のセンサを特定するた
めにアドレスを設定する必要がある。また、センサをＩ
Ｃ化し、従来例のように４ビットで１６種類のアドレス
を設定しようとすれば、４本のピンが必要になる。しか
し、アドレス設定用に４本のピンを割り振った場合に
は、電源ピンや信号出力ピンと合わせて１０本程度のピ
ンが必要になり、それだけパッケージが大きくなるの
で、ＩＣの小型化に支障を来すという課題がある。

【０００４】本発明はこれらの課題に着目したもので、
１６のアドレスを設定できるという機能を維持したまま
で、４ビットのスイッチを２本のラインにまとめ、ＩＣ
のピン数を２本にすることによってパッケージの小型化
を計ることができるインタフェイス回路を提供すること
を目的とする。

【０００５】

【課題を解決するための手段】本発明のインタフェイス
回路では上述した目的を達成するために、Ｎ桁のスイッ
チを２分割してそれぞれに抵抗ネットワークを接続し、
これらの抵抗ネットワークからそれぞれ１本のラインを
引き出して、スイッチの開閉状態に対応した複数の電位
を生成する外部回路を有している。また、上記複数の電
位に対応した基準電位を有する２組の複数のコンパレー
タと、これらのコンパレータの出力を論理処理し、２値
出力を行うデジタル復調器とからなる内部回路を有し、
２組の複数のコンパレータに２本のラインからそれぞれ
電位を与え、上記デジタル復調器から上記スイッチの開
閉状態と一致した２値出力を行うという手段を用いた。

【０００６】

【作用】Ｎ桁のスイッチは、ＩＣのアドレスを設定する
作用を行うものである。そして、抵抗ネットワークでは
スイッチの開閉状態を電圧値に変換するものであり、こ
の外部回路によってＮビットのデジタル値を２種類のア
ナログ値に変換するというＤ／Ａ変換機能を行う。これ
によって、ＩＣのピン数を削減するという作用を有する
ものである。また、コンパレータには予め抵抗ネットワ
ークによって生成される電位に対応した基準電位が与え
られており、これを論理処理することによってアナログ
で与えられた値をデジタルに変換するというＡ／Ｄ変換
機能を行う。このような作用を経ることにより、デジタ
ル復調器からはスイッチの開閉状態に一致した信号が出
力されることになる。

【０００７】

【実施例】以下、本発明の一実施例を添付した図面に従
って詳述する。図２は、アドレス設定のためのインタフ
ェイス回路の具体例で、１１は４ビットのスイッチで、
１６種類のアドレスを設定するためのものである。１２
ａ・１２ｂはそれぞれがスイッチ１のうちから２ビット
のスイッチに接続され、同一の値をもつ抵抗ネットワー
クで、２ビットのスイッチの組合せによって入力ライン
１３・１４にそれぞれ４種類の電圧を発生させる。Ａ・
ＢはＩＣのピンで、入力ライン１３・１４が接続され
る。なお、スイッチ１１と抵抗ネットワーク１２ａ・１
２ｂが本発明のインタフェイス回路の外部回路を構成し
ている。また、これらの回路によって４ビットのデジタ
ル信号を２種類のアナログ信号に変換する機能を行い、
ライン数を削減しているのである。

【０００８】次に、インタフェイス回路のうち、ピンＡ
・Ｂに接続されるＩＣの内部回路について説明する。１
５はピンＡ・Ｂに入力された２種類のアナログ信号を４
ビットのデジタル信号に復調するためのデジタル復調器
であり、内部にそれぞれ３つのコンパレータを並列に配
置し、これらの出力によって論理回路を組んで２ビット
の信号を出力するための２ビット出力回路１６ａ・１６
ｂ、この２ビット出力回路１６ａ・１６ｂの３つのコン
パレータに対してそれぞれ３つの基準電位を与えるため
の定電圧出力回路１７を含んでいる。１８は２つの２ビ
ット出力回路からの合計出力である１６種類の出力と、
ＩＣ内部のメインカウンタ（図示せず）からの４ビット
入力を比較し、これらが一致した場合に一致出力を行う
ためのアドレス一致検出回路である。

【０００９】続いて、本発明のインタフェイス回路の動
作を図２に記載した抵抗値、および電圧値を基準として
説明する。抵抗ネットワーク１２ａは３つの異なった値
を有する抵抗で構成され、３．９Ｖの定電圧が加えられ
ている。ここで、スイッチ１１の抵抗ネットワーク１２
ａに対応する２つのスイッチの開閉状態によって４種類
の電圧がライン１３に発生する。即ち、スイッチを開い
ている場合には３．９Ｖが発生し、第１位のスイッチを
閉じたときにはその中点にあたるライン１３には２．３
４Ｖの分圧が生じる。また第２位のスイッチのみ閉じれ
ば１．７５Ｖの分圧、両者を閉じれば１．３５Ｖの分圧
が生じることになる。従って、２つのスイッチの４種類
の開閉状態に応じた電位がライン１３に発生し、ピンＡ
に入力される。なお、抵抗ネットワーク１２ｂ側も同様
である。次に２ビット出力回路１６ａの３つのコンパレ
ータにはそれぞれ定電圧出力回路１７から１．５５Ｖ、
２．０５Ｖ、３．１２Ｖの基準電位が与えられており、
比較入力側にはスイッチ１１の開閉によって設定された
電位がピンＡを介して印加される。そして３つのコンパ
レータの出力関係は４種類あるので、これを論理回路に
よってスイッチ１１の開閉状態と同一の２ビット論理に
変換するのである。なお、２ビット出力回路１６ｂ側に
おける動作もこれと同様である。このようにして２つの
２ビット出力回路１６ａ・１６ｂからの合計４ビット出
力はアドレス一致検出回路に入力され、ＩＣの内部回路
であるメインカウンタからの４ビット信号と比較し、論
理が一致した場合にのみ一致出力を行うのである。これ
によって、設定したアドレスとメインカウンタとが一致
した場合のみセンサの検出動作を行わせることができ
る。

【００１０】なお、抵抗値や電圧値は一例であって、回
路設計上の制約がない範囲で任意に設定することができ
るのはもちろんであり、抵抗ネットワークにおけるそれ
ぞれの抵抗値も完全に一対にする必要がないことももち
ろんである。だたし、この場合には定電圧出力回路は別
個に、あるいは電位をそれぞれの抵抗値に対応して別々
に与える必要がある。また、コンパレータの基準電位を
正側の入力端子に与えているが、負側に入力しても基本
的な思想は同一である。さらに、本実施例では４ビット
の信号を２入力のアナログ信号に変換し、これを元の４
ビット信号に復調するようにしているが、抵抗ネットワ
ークの構成によっては６ビット信号を２入力のアナログ
信号としてピン入力することもある。

【００１１】

【発明の効果】本発明のインタフェイス回路では、Ｎビ
ットの２値信号を２分割し、抵抗ネットワークによって
２種類のアナログ信号に変換した状態でＩＣの内部回路
に入力し、これを内部回路において復調するようにした
ので、ＩＣのピン数としてはアドレスビットの数にかか
わらず２本だけで十分となる。従って、ＩＣの小型化の
重要な課題であるピンの削減を達成することができ、特
に機器に組み込むような態様の光電センサ回路や、従来
例として示した多重連結センサなどにおいて非常に有効
な手段となりうる。

【図面の簡単な説明】

【図１】本発明回路を利用した多重連結センサの一例を
示す回路図、

【図２】本発明のインタフェイス回路を示す回路図であ
る。

【符号の説明】

１１ スイッチ １２ａ・１２ｂ 抵抗ネットワーク １３・１４ ライン １５ デジタル復調器 Ａ・Ｂ ピン

Claims (1)

【特許請求の範囲】
1. 【請求項１】Ｎ桁のスイッチを２分割してそれぞれに抵
   抗ネットワークを接続し、これらの抵抗ネットワークか
   らそれぞれ１本のラインを引き出して、上記スイッチの
   開閉状態に対応した複数の電位を生成する外部回路を有
   すると共に、上記複数の電位に対応した基準電位を有す
   る２組の複数のコンパレータと、これらのコンパレータ
   の出力を論理処理し、２値出力を行うデジタル復調器と
   からなる内部回路を有し、上記２組の複数のコンパレー
   タに上記ラインからそれぞれ電位を与え、上記デジタル
   復調器から上記スイッチの開閉状態と一致した２値出力
   を行うことを特徴としたＩＣのインタフェイス回路。