JPH05143754A - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JPH05143754A
JPH05143754A JP3330008A JP33000891A JPH05143754A JP H05143754 A JPH05143754 A JP H05143754A JP 3330008 A JP3330008 A JP 3330008A JP 33000891 A JP33000891 A JP 33000891A JP H05143754 A JPH05143754 A JP H05143754A
Authority
JP
Japan
Prior art keywords
standby
signal
circuit
initial reset
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3330008A
Other languages
Japanese (ja)
Inventor
Hideo Omae
英雄 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3330008A priority Critical patent/JPH05143754A/en
Publication of JPH05143754A publication Critical patent/JPH05143754A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE:To provide a microcomputer that hardly has the danger of being initially reset in a stand-by state. CONSTITUTION:A stand-by signal generating circuit 7 transmits a stand-by signal to a processor 1, and an initial reset circuit 5 transmits an initial reset signal to the processor 1 when the power voltage drops less than a prescribed level. A microcomputer contains these circuit 7 and 5 and produces the stand-by signal under the stand-by conditions and when the stand-by conditions are satisfied to set the processor 1 in a stand-by mode from an operating mode. At the same time, the microcomputer reduces the power voltage in the stand-by mode. Then a preventing circuit is added to the microcomputer to prevent the input of the initial reset signal to the processor 1 in response to the production of the stand-by signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、マイクロコンピュー
タに関し、詳しくは、スタンバイモードを有する電池駆
動のマイクロコンピュータにおいて、スタンバイ時に不
用意にイニシャルリセットがかからないようにすること
ができ、電力消費を低減できるようなマイクロコンピュ
ータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer, and more particularly, to a battery-operated microcomputer having a standby mode, which can prevent careless initial resetting during standby, thereby reducing power consumption. Such a microcomputer.

【0002】[0002]

【従来の技術】ワンチップ化されたマイクロコンピュー
タは、カメラや家庭用電気器具の制御回路、その他の電
子機器の制御回路、リモートコントローラ等に使用さ
れ、4ビットや8ビット制御のものが多数造られてい
る。この種のワンチップマイクロコンピュータは、汎用
のマイクロプロセッサと異なり、1チップの内部に多数
のレジスタやメモリ、ALU等が相互にバス接続された
形であらかじめ内蔵されている。そして、内蔵されたC
PU等のコントローラは、I/OバッファやRAM、レ
ジスタ、ALU等の回路を制御してI/Oバッファを介
して外部回路との間でデータの授受を行う。
2. Description of the Related Art One-chip microcomputers are used for control circuits of cameras and household electric appliances, control circuits of other electronic devices, remote controllers, etc. Has been. This type of one-chip microcomputer differs from a general-purpose microprocessor in that a large number of registers, memories, ALUs, etc. are built in one chip in advance and are connected to each other in advance. And the built-in C
A controller such as PU controls circuits such as an I / O buffer, a RAM, a register, and an ALU to exchange data with an external circuit via the I / O buffer.

【0003】この種のワンチップマイクロコンピュータ
(ワンチップマイクロプロセッサ)は、電池駆動で動作
するものが多い。電池駆動のものでは電池の消耗を抑え
るためにスタンバイモードが設けられている。これは、
通常はスタンバイ状態にあって、キー入力操作や操作機
構の動作に応答してワンチップマイクロコンピュータの
各回路がスタンバイモードから動作モードに復帰するよ
うになっている。電池駆動のワンチップマイクロコンピ
ュータの中には、スタンバイ状態に入る直前の動作状態
のデータやスタンバイ時点のデータが保存され、次に動
作モードに入ったときにはスタンバイ直前の状態か、あ
るいは所定の指定された状態から引続き動作を開始する
ような制御が行われるものも多い。例えば、タイマーの
設定により動作する各種の家庭用電気機器や電子機器で
は、ある設定された時刻に所定の制御が開始され、同時
にそのときどきの時刻表示を行う機能を持つようなワン
チップマイクロコンピュータが内蔵される。その制御で
は、スタンバイモードにあっても時刻のデータや所定の
制御を行うデータが保持され続けている。また、時間
は、内蔵クロックによりカウントされ続け、それぞれの
時点での時刻等が表示される。この種の制御では、マイ
クロコンピュータに内蔵されたプログラムカウンタや各
種レジスタ、メモリ等のデータは、スタンバイモード期
間中もそのまま保持され、さらに必要に応じて特定の動
作が継続している。
Many one-chip microcomputers (one-chip microprocessors) of this type operate on a battery. In the case of a battery-powered type, a standby mode is provided in order to suppress consumption of the battery. this is,
Normally, in a standby state, each circuit of the one-chip microcomputer returns from the standby mode to the operation mode in response to a key input operation or an operation of the operation mechanism. The battery-powered one-chip microcomputer stores the data of the operating state immediately before entering the standby state and the data at the time of standby, and the next time the operating mode is entered, the state immediately before standby or a predetermined designation is set. In many cases, control is performed such that the operation is continuously started from this state. For example, in various household electric appliances and electronic appliances that operate by setting a timer, a one-chip microcomputer that has a function of starting predetermined control at a set time and displaying the time at the same time Built in. In the control, the time data and the data for performing the predetermined control are kept held even in the standby mode. Further, the time is continuously counted by the built-in clock, and the time at each time point is displayed. In this type of control, the data of the program counter, various registers, memories, etc. built in the microcomputer is retained as it is during the standby mode, and further, a specific operation is continued if necessary.

【0004】また、リモートコントローラ等では、1つ
前に押された特定のキーの情報がプログラムカウンタや
レジスタ等に記憶され、スタンバイ状態に入ってもそれ
が保持され、次にキーが押されて動作モードとなったと
きに先に記憶されているスタンバイ直前の情報に従って
スタンバイ前の状態から引き続き制御を開始するような
制御がなされる。
Further, in a remote controller or the like, information on a specific key pressed one time before is stored in a program counter, a register or the like, which is held even in a standby state, and the key is then pressed. When the operation mode is set, control is performed such that the control continues to be started from the state before the standby according to the information stored immediately before the standby.

【0005】[0005]

【発明が解決しようとする課題】動作モード時の電源電
圧は、通常5V程度であるが、スタンバイモードでは、
各回路動作を停止状態にするばかりか、電源電圧そのも
のを3V程度まで低下させることが行われる。これによ
りスタンバイ時の電力のさらなる消費低減を図る。しか
し、スタンバイ状態において、例えば、3V等の所定の
レベルまで電源電圧を低下させるようなマイクロコンピ
ュータでは、スタンバイ中に電池の交換を行うと、電池
交換時の電力バックアップが十分でないときにイニシャ
ルリセット電圧まで電源電圧が低下してイニシャルリセ
ットがかかることがある。また、電池の消耗等によって
スタンバイ中に電源電圧が低下した場合などにおいても
同様にイニシャルリセットがかかる危険性がある。この
ようなことは、電源電圧を検出して動作するイニシャル
リセット回路を用いる限り発生し、リセットがかかった
ときにはレジスタやプログラムカウンタに保持されてい
るデータが消失してしまう。
The power supply voltage in the operation mode is usually about 5V, but in the standby mode,
Not only is the operation of each circuit stopped, but the power supply voltage itself is lowered to about 3V. This will further reduce power consumption during standby. However, in a microcomputer in which the power supply voltage is lowered to a predetermined level such as 3 V in the standby state, if the battery is replaced during standby, the initial reset voltage will be generated when the power backup during battery replacement is insufficient. The power supply voltage may drop and the initial reset may be applied. In addition, there is a risk that the initial reset is also applied when the power supply voltage drops during standby due to battery exhaustion or the like. This occurs as long as the initial reset circuit that operates by detecting the power supply voltage is used, and the data held in the register or the program counter is lost when the reset is applied.

【0006】このようなリセットの危険性を回避するた
めには、スタンバイ状態での電源電圧の低下もある程度
までに制限され、消費電力の低下にも限界が生じる。し
たがって、この発明の目的は、前記のような従来技術の
問題点を解決するものであって、スタンバイ状態におい
てイニシャルリセットされなる危険性がほとんどないマ
イクロコンピュータを提供することにある。
In order to avoid such a risk of resetting, the drop of the power supply voltage in the standby state is limited to some extent, and the drop of power consumption is also limited. Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a microcomputer having almost no risk of initial reset in the standby state.

【0007】[0007]

【課題を解決するための手段】このような目的を達成す
るこの発明のマイクロコンピュータの特徴は、プロセッ
サにスタンバイ信号を送出するスタンバイ信号発生回路
と、電源電圧が所定値以下になったときにプロセッサに
イニシャルリセット信号を送出するイニシャルリセット
回路とを備えていて、スタンバイ条件にあるときおよび
スタンバイ条件になったときのいずれかにスタンバイ信
号を発生してプロセッサを動作モードからスタンバイモ
ードにし、かつ、スタンバイモード時において電源電圧
を低下させるようなマイクロコンピュータにおいて、ス
タンバイ信号の発生時にこの信号に応じてイニシャルリ
セット信号のプロセッサへの入力を阻止する阻止回路を
設けたものである。
The microcomputer of the present invention which achieves the above object is characterized by a standby signal generating circuit for sending a standby signal to a processor and a processor when a power supply voltage is below a predetermined value. And an initial reset circuit that sends an initial reset signal to the processor, and generates a standby signal when the standby condition or the standby condition is met to change the processor from the operation mode to the standby mode, and A microcomputer for reducing the power supply voltage in the mode is provided with a blocking circuit for blocking the input of the initial reset signal to the processor when the standby signal is generated.

【0008】[0008]

【作用】このように、スタンバイ信号によりプロセッサ
に対するイニシャルリセット信号の送出を阻止するよう
にすることで、スタンバイ状態での電源電圧を十分に低
下させることが可能になる。その結果、電池交換時等に
電源電圧が低下してイニシャルリセット状態に入り、イ
ニシャルリセット回路が動作したとしても、そのとき発
生するイニシャルリセット信号はプロセッサに送出され
ることはない。したがって、プロセッサ内部のレジスタ
やメモリに記憶されたスタンバイ状態におけるデータは
保存することができる。また、リセットされる外部回路
があるときにはそのデータが保存され、その後、動作状
態に復帰したプロセッサは、そのデータに従って動作を
継続することができる。
As described above, by blocking the sending of the initial reset signal to the processor by the standby signal, the power supply voltage in the standby state can be sufficiently lowered. As a result, even if the power supply voltage is lowered to enter the initial reset state when the battery is replaced and the initial reset circuit operates, the initial reset signal generated at that time is not sent to the processor. Therefore, the data in the standby state stored in the register or memory inside the processor can be saved. Further, when there is an external circuit to be reset, the data is saved, and then the processor which has returned to the operating state can continue the operation according to the data.

【0009】[0009]

【実施例】図1は、この発明を適用したワンチップマイ
クロコンピュータのブロック図であり、図2は、その、
他の一実施例のブロック図である。図1において、10
は、ワンチップマイクロコンピュータであって、内部に
プログラムカウンタ等のレジスタ2を有するCPU1
と、メモリ3、2入力ANDゲート4、イニシャルリセ
ット回路5、インバータ6、スタンバイ信号発生回路
7、そして電源回路8等を有している。これは、スタン
バイ信号発生回路7のスタンバイ信号11の発生、停止
に応じて動作モードからスタンバイモードへ、あるいは
その逆に移行する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram of a one-chip microcomputer to which the present invention is applied, and FIG.
It is a block diagram of other one Example. In FIG. 1, 10
Is a one-chip microcomputer having a CPU 1 having a register 2 such as a program counter therein.
And a memory 3, a 2-input AND gate 4, an initial reset circuit 5, an inverter 6, a standby signal generation circuit 7, and a power supply circuit 8. This shifts from the operation mode to the standby mode or vice versa according to the generation and stop of the standby signal 11 of the standby signal generation circuit 7.

【0010】スタンバイ信号発生回路7は、スタンバイ
モードでは、HIGHレベル(以下“H”)のスタンバ
イ信号11を発生してそれをインバータ6で反転し、こ
の反転信号をCPU1に供給する。さらに、スタンバイ
信号11をそのまま電源回路8、そしてその他のスタン
バイ状態に設定する回路に送出する。CPU1は、スタ
ンバイ信号11をインバートした信号(“L”)をスタ
ンバイ端子(SB)に受けたときに、自己と、自己が動
作状態、スタンバイ状態の制御をするメモリ3等の外部
回路があるときにはその外部回路と、自己に内蔵される
レジスタ2とを動作状態からスタンバイ状態にする。さ
らにワンチップマイクロコンピュータ10の各種の回路
を停止状態にする信号を外部に発生してそれらを停止さ
せる。電源回路8は、スタンバイ信号11を受けたとき
に、その出力である電源電圧を、例えば、DC5Vの出
力状態からDC3Vの出力状態に切替える。
In the standby mode, the standby signal generation circuit 7 generates a HIGH level (hereinafter "H") standby signal 11 which is inverted by the inverter 6 and supplies the inverted signal to the CPU 1. Further, the standby signal 11 is sent as it is to the power supply circuit 8 and other circuits for setting the standby state. When the CPU 1 receives a signal (“L”) obtained by inverting the standby signal 11 at the standby terminal (SB), when the CPU 1 and the external circuit such as the memory 3 for controlling the operating state and the standby state are present. The external circuit and the register 2 incorporated therein are set to the standby state from the operating state. Further, a signal for putting various circuits of the one-chip microcomputer 10 into a stopped state is externally generated to stop them. When receiving the standby signal 11, the power supply circuit 8 switches the power supply voltage, which is the output thereof, from the output state of DC5V to the output state of DC3V, for example.

【0011】スタンバイ信号発生回路7は、キーボード
9上のキー9aが押下されると、キーボード9からその
押下信号を受け、スタンバイ信号11を“H”からLO
Wレベル(以下“L”)にしてスタンバイ信号11の発
生を停止する。これによりCPU1と各種の回路が動作
状態に復帰する。また、このとき、電源回路8は、その
出力電圧をDC3VからDC5Vの出力状態に切替え
る。なお、このような電源回路8の電源電圧切替え処理
は、スタンバイ信号11が停止した信号(“L”)の反
転信号(“H”)を受けたCPU1によりCPU1が外
部に対して発生する外部出力を電源回路8が受けてこれ
に応じて行われてもよい。
When the key 9a on the keyboard 9 is pressed, the standby signal generating circuit 7 receives the pressing signal from the keyboard 9 and outputs the standby signal 11 from "H" to LO.
The generation of the standby signal 11 is stopped by setting it to the W level (hereinafter "L"). As a result, the CPU 1 and various circuits are returned to the operating state. At this time, the power supply circuit 8 switches its output voltage from DC3V to DC5V output state. The power supply voltage switching process of the power supply circuit 8 is performed by an external output generated by the CPU 1 to the outside by the CPU 1 which receives the inverted signal (“H”) of the signal (“L”) in which the standby signal 11 is stopped. May be received by the power supply circuit 8 and performed accordingly.

【0012】イニシャルリセット回路5は、電源回路8
の出力に接続された電源ライン+Vccの電圧を監視して
いて、例えば、それが2V以下に低下しているときには
イニシャルリセット信号12をANDゲート4に送出
し、これを介してCPU1のリセット端子(R)に送出
する。CPU1がイニシャルリセット信号12を受けた
ときには、CPU1は、自己に内蔵されるレジスタ2と
メモリ3等の自己がスタンバイ制御を受持つ外部回路と
を初期状態にリセットする。したがって、スタンバイ状
態に入って電源ライン+Vccの電圧が電池交換や電池消
耗、その他の原因で3Vから2Vに低下したときには、
イニシャルリセット信号12が発生する。
The initial reset circuit 5 includes a power supply circuit 8
Is monitoring the voltage of the power supply line + Vcc connected to the output of, and, for example, when it is lower than 2V, the initial reset signal 12 is sent to the AND gate 4, and the reset terminal ( R). When the CPU 1 receives the initial reset signal 12, the CPU 1 resets the register 2 incorporated therein and the external circuit such as the memory 3 which is responsible for standby control to the initial state. Therefore, when the voltage of the power supply line + Vcc drops from 3V to 2V due to battery replacement, battery exhaustion, or other reasons after entering the standby state,
The initial reset signal 12 is generated.

【0013】イニシャルリセット信号12は、ANDゲ
ート4の一方の入力に入力され、これを介してCPU1
に入力されるようになっている。このANDゲート4と
インバータ8とは、スタンバイ時においてイニシャルリ
セット信号を阻止する阻止回路になっている。すなわ
ち、ANDゲート4は、スタンバイモード時にインバー
タ6を介してスタンバイ信号発生回路7から“L”のス
タンバイ信号11のインバート信号(“L”)を他方の
入力に受けている。そこで、このときANDゲート4は
閉じている。そこで、スタンバイ中にイニシャルリセッ
ト信号12が発生してもそれがCPU1に加えられるこ
とはない。したがって、先のように電源ライン+Vccが
たとえ2V以下となってイニシャルリセット動作電圧ま
で低下したとしてもCPU1はリセットされない。レジ
スタ2やメモリ3のデータも失われることはない。
The initial reset signal 12 is input to one input of the AND gate 4 and is supplied to the CPU 1 through the input.
It is supposed to be input to. The AND gate 4 and the inverter 8 are a blocking circuit that blocks the initial reset signal during standby. That is, the AND gate 4 receives the inversion signal (“L”) of the “L” standby signal 11 from the standby signal generation circuit 7 via the inverter 6 in the other input in the standby mode. Therefore, at this time, the AND gate 4 is closed. Therefore, even if the initial reset signal 12 is generated during the standby, it is not added to the CPU 1. Therefore, the CPU 1 is not reset even if the power supply line + Vcc becomes 2 V or less and drops to the initial reset operation voltage as described above. Data in the register 2 and the memory 3 are not lost.

【0014】ところで、通常、メモリやレジスタがデー
タを保持するための最低電圧は、1.2V程度である。
そこで、電池交換などではバックアップコンデンサ等に
よりこれ以上の電圧を発生させてそれをレジスタやメモ
リに加えるようにしている。そこで、電池が取外された
状態においてもある程度の時間は、レジスタやメモリ等
の各種回路に電力が供給されるようになっている。な
お、このコンデンサは電源回路8の一部であるが、一般
的なものであるので図では明示していない。先の実施例
の回路では、例えば、電池交換に時間がかかり電源ライ
ンが2V以下に落ちたとしてもこのとき発生するイニシ
ャルリセット信号12がANDゲート4で阻止される。
そこで、メモリ3等のデータ保持電圧である1.2V以
下まで電源ラインが低下しない限りは、保持されている
各データは有効なものとなり、その分だけ電池駆動のマ
イクロコンピュータは、電池交換等に対して余裕が生じ
る。
By the way, the minimum voltage for holding data in a memory or register is usually about 1.2V.
Therefore, when replacing the battery, a voltage higher than this is generated by a backup capacitor or the like and applied to a register or a memory. Therefore, even when the battery is removed, power is supplied to various circuits such as a register and a memory for some time. Although this capacitor is a part of the power supply circuit 8, it is not shown in the figure because it is a general one. In the circuit of the previous embodiment, the AND gate 4 blocks the initial reset signal 12 generated at this time even if the battery replacement takes time and the power supply line drops to 2 V or less.
Therefore, as long as the power supply line does not drop below 1.2 V, which is the data holding voltage of the memory 3 or the like, each held data is valid, and the battery-driven microcomputer can be used for battery replacement etc. On the other hand, there is a margin.

【0015】マイクロコンピュータ10が動作モードに
あるときには、電池駆動のものでは電源ライン+Vccが
2V以下になることはないので動作状態ではイニシャル
リセットがからない。イニシャルリセットが必要なとき
には、通常のイニシャルリセット用のリセットスイッチ
の“ON”あるいは電源投入スイッチの“OFF”によ
り電源電圧自体の発生を停止させるか、このようなスイ
ッチがないときには、電池を取り外しておけばよい。こ
れにより電源電圧が発生しない状態になるのでいつでも
次の電源投入状態から回路をスタートさせて動作状態に
入ることができ、このときに各回路のイニシャルリセッ
トがなされる。
When the microcomputer 10 is in the operation mode, the power supply line + Vcc does not become 2 V or less in the battery-operated type, so that the initial reset is not performed in the operating state. When an initial reset is required, stop the generation of the power supply voltage itself by turning the reset switch for a normal initial reset “ON” or the power-on switch “OFF”, or if there is no such switch, remove the battery. You can leave it. As a result, the power supply voltage is not generated, so that the circuit can be started from the next power-on state at any time to enter the operating state, and at this time, the initial reset of each circuit is performed.

【0016】電池を外しておき、それを装填した直後
(以下、この電池交換も電源“ON”に含めて考え
る。)において、あるいは電源スイッチまたはスタンバ
イスイッチがある場合にはそれを操作して電源“ON”
時点では、スタンバイ信号発生回路7は動作状態となっ
ていないためスタンバイ信号11(“H”)は発生しな
い。このとき、インバータ6の出力は、“H”となる。
そこで、ANDゲート4が開いた状態にあっって電源
“ON”時点からの電源電圧の増加するに伴って、イニ
シャルリセット回路5が動作してイニシャルリセット信
号12が発生し、これがCPU1に加えられる。その結
果、電源“ON”時点のイニシャルリセット期間の間、
内蔵の各回路はリセットされ得る。なお、電源“ON”
と同時にスタンバイ信号発生回路7が動作し、運悪く、
キーボード9のキーが操作されるような例外状態を考慮
するならば、スタンバイ信号11が電源“ON”状態で
一定期間“H”とならないようにしておけばよい。
Immediately after the battery is removed and loaded (hereinafter, this battery replacement is also considered to be included in the power supply "ON"), or if there is a power switch or standby switch, operate the power switch. "ON"
At this time, the standby signal generation circuit 7 is not in the operating state, and therefore the standby signal 11 (“H”) is not generated. At this time, the output of the inverter 6 becomes "H".
Therefore, with the AND gate 4 being opened and the power supply voltage increasing from the time when the power supply is turned “ON”, the initial reset circuit 5 operates to generate the initial reset signal 12, which is applied to the CPU 1. .. As a result, during the initial reset period when the power is turned on,
Each built-in circuit can be reset. In addition, power supply "ON"
At the same time, the standby signal generation circuit 7 operates, unluckily,
In consideration of an exceptional state in which the keys of the keyboard 9 are operated, it is sufficient to prevent the standby signal 11 from being "H" for a certain period while the power is "ON".

【0017】図2は、選択接続回路13とORゲート1
4とからなる外部/内部リセット選択回路を設けた実施
例である。これにより、外部からリセット信号を供給す
るか、内蔵のイニシャルリセット回路5を用いるかが選
択できる。これは、イニシャルリセット回路5の出力が
選択接続回路13を介して2入力ORゲート14の一方
の入力に供給されていて、ORゲート14の出力がAN
Dゲート4に出力される構成になっている。ORゲート
14の他方の入力は、外部端子の1つであるリセット端
子15に接続されている。そこで、この端子を介して外
部からリセット信号を受けることができる。
FIG. 2 shows the selective connection circuit 13 and the OR gate 1.
4 is an embodiment in which an external / internal reset selection circuit consisting of 4 and 4 is provided. Thereby, it is possible to select whether to supply a reset signal from the outside or to use the built-in initial reset circuit 5. This is because the output of the initial reset circuit 5 is supplied to one input of the 2-input OR gate 14 via the selective connection circuit 13, and the output of the OR gate 14 is AN.
The data is output to the D gate 4. The other input of the OR gate 14 is connected to the reset terminal 15, which is one of the external terminals. Therefore, a reset signal can be received from the outside through this terminal.

【0018】ここで、選択接続回路13をROMデータ
と同一層に形成してそのデータの書込みと同時にその端
子間を接続するか、接続しないかを選択するようにして
おけば、製造工程のROMのデータ書込みの際にマスク
選択により選択接続回路13を接続状態とするか、遮断
状態とするかが容易に選択できる。そこで、内蔵のイニ
シャルリセット回路5を使用するワンチップマイクロコ
ンピュータか、外部リセット端子15を使用するワンチ
ップマイクロコンピュータかをROMデータの書込み時
点で選択的に設定できる。その結果、ワンチップマイク
ロコンピュータ10をそれぞれの別工程で製造しなくて
も済む。
If the selective connection circuit 13 is formed in the same layer as the ROM data and the data is written, it is selected whether the terminals are connected or not connected at the same time when the data is written. It is possible to easily select whether to make the selective connection circuit 13 in the connected state or in the cutoff state by selecting the mask when writing the data. Therefore, it is possible to selectively set the one-chip microcomputer using the built-in initial reset circuit 5 or the one-chip microcomputer using the external reset terminal 15 at the time of writing the ROM data. As a result, it is not necessary to manufacture the one-chip microcomputer 10 in each separate process.

【0019】ところで、実施例では、このスタンバイ信
号11が“H”であるときに有意にしている。そしてス
タンバイ状態にある期間中、これを発生させる。また、
スタンバイモードではスタンバイ信号自体の“H”の電
圧レベルが低下する。この電圧が低下することが、スタ
ンバイ信号“H”の電圧に影響する場合には、スタンバ
イ信号の立上がりあるいは立下がりエッジスタンバイモ
ードに入るようにすればよい。これによりスタンバイ条
件が成立したときにスタンバイモードに入ることができ
る。一方、スタンバイ信号を“L”有意にすれば、イン
バータ8は不要である。このときには、動作状態あるい
は電池を外しておき、それを装填した直後において、あ
るいは電源スイッチまたはスタンバイスイッチがある場
合にそれを操作して電源“ON”時点では、スタンバイ
信号11が“L”になる可能性もある。そこで、このと
きにはスタンバイ信号11を“H”にする回路を設けれ
ばよい。なお、スタンバイ信号の発生に応じて低下させ
る電源電圧は、レジスタやメモリのデータが消失しない
電圧以上の電圧であることはもちろんである。
In the embodiment, the standby signal 11 is significant when it is "H". Then, this is generated during the standby period. Also,
In the standby mode, the "H" voltage level of the standby signal itself drops. When this voltage drop affects the voltage of the standby signal "H", the rising or falling edge of the standby signal may be entered into the standby mode. As a result, the standby mode can be entered when the standby condition is satisfied. On the other hand, if the standby signal is made "L" significant, the inverter 8 is unnecessary. At this time, the standby signal 11 becomes "L" immediately after the operating state or the battery is removed and the battery is loaded, or when the power switch or the standby switch is operated to turn the power "ON". There is a possibility. Therefore, at this time, a circuit for setting the standby signal 11 to "H" may be provided. Needless to say, the power supply voltage that is reduced in response to the generation of the standby signal is a voltage that is equal to or higher than the voltage at which the data in the register or memory is not lost.

【0020】以上説明してきたが、実施例のイニシャル
リセット回路5は、ワンチップマイクロコンピュータ1
0に対して外付けされていてもよい。実施例では、キー
ボード9上のキー9aの操作の有無により、これが操作
されていない状態(いわゆる“OFF”)のときにスタ
ンバイモードに入るような説明になっているが、スタン
バイ状態設定キーやスタンバイスイッチ、電源スイッチ
等を用いる場合には、それが“ON”あるいは“OF
F”にされたときにスタンバイ信号発生回路でスタンバ
イ信号を発生させればよい。また、スタンバイ信号は、
CPUのスタンバイ端子に入力されているが、これは、
CPUが停止状態となるスリーブ端子に入力されてもよ
い。また、実施例では電池駆動の例を挙げて説明してい
るが、この発明は、スタンバイモードにおける電源ライ
ンの低下によりイニシャルリセットがかかるような低消
費電力型のマイクロコンピュータであれば、電池駆動の
ものでなくても適用できる。
As described above, the initial reset circuit 5 of the embodiment is the one-chip microcomputer 1
It may be externally attached to 0. In the embodiment, depending on whether the key 9a on the keyboard 9 is operated or not, the standby mode is entered when the key 9a is not operated (so-called "OFF"). When using a switch, power switch, etc., it is "ON" or "OF".
When it is set to F ″, the standby signal generation circuit may generate the standby signal.
It is input to the standby terminal of the CPU.
It may be input to the sleeve terminal in which the CPU is stopped. In addition, although the embodiments have been described by taking an example of battery driving, the present invention is not limited to battery driving in the case of a low power consumption type microcomputer in which an initial reset is applied due to a decrease in a power supply line in a standby mode. It can be applied even if it is not a thing.

【0021】[0021]

【発明の効果】以上の説明から理解できるように、この
発明にあっては、スタンバイ信号によりプロセッサに対
するイニシャルリセット信号の送出を阻止するようにす
ることで、スタンバイ状態での電源電圧を十分に低下さ
せることが可能になる。その結果、電池交換時等に電源
電圧が低下してイニシャルリセット状態に入り、イニシ
ャルリセット回路が動作したとしても、そのとき発生す
るイニシャルリセット信号はプロセッサに送出されるこ
とはない。したがって、プロセッサ内部のレジスタやメ
モリに記憶されたスタンバイ状態におけるデータは保存
することができる。また、リセットされる外部回路があ
るときにはそのデータが保存され、その後、動作状態に
復帰したプロセッサは、そのデータに従って動作を継続
することができる。その結果、データ喪失の危険性はな
く、低消費電力でスタンバイ状態に入ることができる。
As can be understood from the above description, in the present invention, the standby signal prevents the initial reset signal from being sent to the processor, thereby sufficiently lowering the power supply voltage in the standby state. It is possible to As a result, even if the power supply voltage is lowered to enter the initial reset state when the battery is replaced and the initial reset circuit operates, the initial reset signal generated at that time is not sent to the processor. Therefore, the data in the standby state stored in the register or memory inside the processor can be saved. Further, when there is an external circuit to be reset, the data is saved, and then the processor which has returned to the operating state can continue the operation according to the data. As a result, there is no risk of data loss, and it is possible to enter the standby state with low power consumption.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1は、この発明を適用したワンチップマイ
クロコンピュータのブロック図である。
FIG. 1 is a block diagram of a one-chip microcomputer to which the present invention is applied.

【図2】 図2は、その、他の一実施例のブロック図で
ある。
FIG. 2 is a block diagram of another example thereof.

【符号の説明】[Explanation of symbols]

1…CPU、2…レジスタ、3…メモリ、4…2入力A
NDゲート、5…イニシャルリセット回路、6…インバ
ータ、7…スタンバイ信号発生回路、8…電源回路、9
…キーボード、10…ワンチップマイクロコンピュー
タ。
1 ... CPU, 2 ... Register, 3 ... Memory, 4 ... 2 Input A
ND gate, 5 ... Initial reset circuit, 6 ... Inverter, 7 ... Standby signal generating circuit, 8 ... Power supply circuit, 9
... keyboard, 10 ... one-chip microcomputer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 所定の端子にスタンバイ信号を受けてス
タンバイモードに設定されるプロセッサと、スタンバイ
条件にあるときおよびスタンバイ条件になったときのい
ずれかに前記プロセッサに前記スタンバイ信号を送出す
るスタンバイ信号発生回路と、電源電圧が所定値以下に
なったときに前記プロセッサにイニシャルリセット信号
を送出するイニシャルリセット回路と、前記スタンバイ
信号に応じて電源電圧をスタンバイ状態において保持す
べきデータを記憶するレジスタ,メモリ等が前記データ
を保持するための十分な電圧より高い電圧値まで低下さ
せる電源回路と、前記スタンバイ信号と前記イニシャル
リセット信号とを受け、前記スタンバイ信号に応じて前
記イニシャルリセット信号の前記プロセッサへの出力を
阻止する阻止回路とを備えるマイクロコンピュータ。
1. A processor that receives a standby signal at a predetermined terminal and is set to a standby mode, and a standby signal that sends the standby signal to the processor either under a standby condition or under a standby condition. A generation circuit, an initial reset circuit that sends an initial reset signal to the processor when the power supply voltage becomes equal to or lower than a predetermined value, and a register that stores data to hold the power supply voltage in the standby state according to the standby signal, A memory circuit or the like receives a power supply circuit that lowers the voltage value higher than a sufficient voltage for holding the data, the standby signal and the initial reset signal, and sends the initial reset signal to the processor in response to the standby signal. And a blocking circuit to block the output of A microcomputer equipped with.
JP3330008A 1991-11-19 1991-11-19 Microcomputer Pending JPH05143754A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3330008A JPH05143754A (en) 1991-11-19 1991-11-19 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3330008A JPH05143754A (en) 1991-11-19 1991-11-19 Microcomputer

Publications (1)

Publication Number Publication Date
JPH05143754A true JPH05143754A (en) 1993-06-11

Family

ID=18227742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3330008A Pending JPH05143754A (en) 1991-11-19 1991-11-19 Microcomputer

Country Status (1)

Country Link
JP (1) JPH05143754A (en)

Similar Documents

Publication Publication Date Title
KR100603926B1 (en) Power supply control circuit and its control method for computer systems with various power management states
JPS6349814B2 (en)
US5237698A (en) Microcomputer
US9471140B2 (en) Valid context status retention in processor power mode management
JPH0556577A (en) Power supply controller
JPS61288725A (en) Power source control system for electronic equipment
US6557107B1 (en) Power-saving mode release error detection and recovery logic circuit for microcontroller devices
JP3801247B2 (en) Electrical device restart circuit
JP5269290B2 (en) Electronic device and power consumption prevention method for preventing power consumption by regulator in power down mode
US5568637A (en) Electronic device having pseudo-SRAM and CPU operating in an active mode and in an idle mode
JP5281625B2 (en) Computer reset method and computer
TWI396072B (en) Control module for controlling electro phoretic display integrated circuit and method thereof
JPH05143754A (en) Microcomputer
JPH0142015B2 (en)
JP2735838B2 (en) One-chip microcomputer
JPH07105174A (en) 1-chip microcomputer
JP2007156864A (en) Data holding device
JPS59146324A (en) Power saving microcomputer device
JPH04307613A (en) Electronic equipment
JPH037963B2 (en)
JPS63211415A (en) Power source circuit for electronic equipment
JPH10271693A (en) Battery control display for remote controller
JPS59140572A (en) Electronics
JPH0496856A (en) Information processor
JPS61121117A (en) Memory back-up controller