JPH05143754A - マイクロコンピユータ - Google Patents

Abstract

(57)【要約】 【目的】 スタンバイ状態においてイニシャルリセット
されなる危険性がほとんどないマイクロコンピュータを
提供することにある。 【構成】 プロセッサにスタンバイ信号を送出するスタ
ンバイ信号発生回路と、電源電圧が所定値以下になった
ときにプロセッサにイニシャルリセット信号を送出する
イニシャルリセット回路とを備えていて、スタンバイ条
件にあるときおよびスタンバイ条件になったときのいず
れかにスタンバイ信号を発生してプロセッサを動作モー
ドからスタンバイモードにし、かつ、スタンバイモード
時において電源電圧を低下させるようなマイクロコンピ
ュータにおいて、スタンバイ信号の発生時にこの信号に
応じてイニシャルリセット信号のプロセッサへの入力を
阻止する阻止回路を設けたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロコンピュー
タに関し、詳しくは、スタンバイモードを有する電池駆
動のマイクロコンピュータにおいて、スタンバイ時に不
用意にイニシャルリセットがかからないようにすること
ができ、電力消費を低減できるようなマイクロコンピュ
ータに関する。

【０００２】

【従来の技術】ワンチップ化されたマイクロコンピュー
タは、カメラや家庭用電気器具の制御回路、その他の電
子機器の制御回路、リモートコントローラ等に使用さ
れ、４ビットや８ビット制御のものが多数造られてい
る。この種のワンチップマイクロコンピュータは、汎用
のマイクロプロセッサと異なり、１チップの内部に多数
のレジスタやメモリ、ＡＬＵ等が相互にバス接続された
形であらかじめ内蔵されている。そして、内蔵されたＣ
ＰＵ等のコントローラは、Ｉ／ＯバッファやＲＡＭ、レ
ジスタ、ＡＬＵ等の回路を制御してＩ／Ｏバッファを介
して外部回路との間でデータの授受を行う。

【０００３】この種のワンチップマイクロコンピュータ
（ワンチップマイクロプロセッサ）は、電池駆動で動作
するものが多い。電池駆動のものでは電池の消耗を抑え
るためにスタンバイモードが設けられている。これは、
通常はスタンバイ状態にあって、キー入力操作や操作機
構の動作に応答してワンチップマイクロコンピュータの
各回路がスタンバイモードから動作モードに復帰するよ
うになっている。電池駆動のワンチップマイクロコンピ
ュータの中には、スタンバイ状態に入る直前の動作状態
のデータやスタンバイ時点のデータが保存され、次に動
作モードに入ったときにはスタンバイ直前の状態か、あ
るいは所定の指定された状態から引続き動作を開始する
ような制御が行われるものも多い。例えば、タイマーの
設定により動作する各種の家庭用電気機器や電子機器で
は、ある設定された時刻に所定の制御が開始され、同時
にそのときどきの時刻表示を行う機能を持つようなワン
チップマイクロコンピュータが内蔵される。その制御で
は、スタンバイモードにあっても時刻のデータや所定の
制御を行うデータが保持され続けている。また、時間
は、内蔵クロックによりカウントされ続け、それぞれの
時点での時刻等が表示される。この種の制御では、マイ
クロコンピュータに内蔵されたプログラムカウンタや各
種レジスタ、メモリ等のデータは、スタンバイモード期
間中もそのまま保持され、さらに必要に応じて特定の動
作が継続している。

【０００４】また、リモートコントローラ等では、１つ
前に押された特定のキーの情報がプログラムカウンタや
レジスタ等に記憶され、スタンバイ状態に入ってもそれ
が保持され、次にキーが押されて動作モードとなったと
きに先に記憶されているスタンバイ直前の情報に従って
スタンバイ前の状態から引き続き制御を開始するような
制御がなされる。

【０００５】

【発明が解決しようとする課題】動作モード時の電源電
圧は、通常５Ｖ程度であるが、スタンバイモードでは、
各回路動作を停止状態にするばかりか、電源電圧そのも
のを３Ｖ程度まで低下させることが行われる。これによ
りスタンバイ時の電力のさらなる消費低減を図る。しか
し、スタンバイ状態において、例えば、３Ｖ等の所定の
レベルまで電源電圧を低下させるようなマイクロコンピ
ュータでは、スタンバイ中に電池の交換を行うと、電池
交換時の電力バックアップが十分でないときにイニシャ
ルリセット電圧まで電源電圧が低下してイニシャルリセ
ットがかかることがある。また、電池の消耗等によって
スタンバイ中に電源電圧が低下した場合などにおいても
同様にイニシャルリセットがかかる危険性がある。この
ようなことは、電源電圧を検出して動作するイニシャル
リセット回路を用いる限り発生し、リセットがかかった
ときにはレジスタやプログラムカウンタに保持されてい
るデータが消失してしまう。

【０００６】このようなリセットの危険性を回避するた
めには、スタンバイ状態での電源電圧の低下もある程度
までに制限され、消費電力の低下にも限界が生じる。し
たがって、この発明の目的は、前記のような従来技術の
問題点を解決するものであって、スタンバイ状態におい
てイニシャルリセットされなる危険性がほとんどないマ
イクロコンピュータを提供することにある。

【０００７】

【課題を解決するための手段】このような目的を達成す
るこの発明のマイクロコンピュータの特徴は、プロセッ
サにスタンバイ信号を送出するスタンバイ信号発生回路
と、電源電圧が所定値以下になったときにプロセッサに
イニシャルリセット信号を送出するイニシャルリセット
回路とを備えていて、スタンバイ条件にあるときおよび
スタンバイ条件になったときのいずれかにスタンバイ信
号を発生してプロセッサを動作モードからスタンバイモ
ードにし、かつ、スタンバイモード時において電源電圧
を低下させるようなマイクロコンピュータにおいて、ス
タンバイ信号の発生時にこの信号に応じてイニシャルリ
セット信号のプロセッサへの入力を阻止する阻止回路を
設けたものである。

【０００８】

【作用】このように、スタンバイ信号によりプロセッサ
に対するイニシャルリセット信号の送出を阻止するよう
にすることで、スタンバイ状態での電源電圧を十分に低
下させることが可能になる。その結果、電池交換時等に
電源電圧が低下してイニシャルリセット状態に入り、イ
ニシャルリセット回路が動作したとしても、そのとき発
生するイニシャルリセット信号はプロセッサに送出され
ることはない。したがって、プロセッサ内部のレジスタ
やメモリに記憶されたスタンバイ状態におけるデータは
保存することができる。また、リセットされる外部回路
があるときにはそのデータが保存され、その後、動作状
態に復帰したプロセッサは、そのデータに従って動作を
継続することができる。

【０００９】

【実施例】図１は、この発明を適用したワンチップマイ
クロコンピュータのブロック図であり、図２は、その、
他の一実施例のブロック図である。図１において、１０
は、ワンチップマイクロコンピュータであって、内部に
プログラムカウンタ等のレジスタ２を有するＣＰＵ１
と、メモリ３、２入力ＡＮＤゲート４、イニシャルリセ
ット回路５、インバータ６、スタンバイ信号発生回路
７、そして電源回路８等を有している。これは、スタン
バイ信号発生回路７のスタンバイ信号１１の発生、停止
に応じて動作モードからスタンバイモードへ、あるいは
その逆に移行する。

【００１０】スタンバイ信号発生回路７は、スタンバイ
モードでは、ＨＩＧＨレベル（以下“Ｈ”）のスタンバ
イ信号１１を発生してそれをインバータ６で反転し、こ
の反転信号をＣＰＵ１に供給する。さらに、スタンバイ
信号１１をそのまま電源回路８、そしてその他のスタン
バイ状態に設定する回路に送出する。ＣＰＵ１は、スタ
ンバイ信号１１をインバートした信号（“Ｌ”）をスタ
ンバイ端子（ＳＢ）に受けたときに、自己と、自己が動
作状態、スタンバイ状態の制御をするメモリ３等の外部
回路があるときにはその外部回路と、自己に内蔵される
レジスタ２とを動作状態からスタンバイ状態にする。さ
らにワンチップマイクロコンピュータ１０の各種の回路
を停止状態にする信号を外部に発生してそれらを停止さ
せる。電源回路８は、スタンバイ信号１１を受けたとき
に、その出力である電源電圧を、例えば、ＤＣ５Ｖの出
力状態からＤＣ３Ｖの出力状態に切替える。

【００１１】スタンバイ信号発生回路７は、キーボード
９上のキー９ａが押下されると、キーボード９からその
押下信号を受け、スタンバイ信号１１を“Ｈ”からＬＯ
Ｗレベル（以下“Ｌ”）にしてスタンバイ信号１１の発
生を停止する。これによりＣＰＵ１と各種の回路が動作
状態に復帰する。また、このとき、電源回路８は、その
出力電圧をＤＣ３ＶからＤＣ５Ｖの出力状態に切替え
る。なお、このような電源回路８の電源電圧切替え処理
は、スタンバイ信号１１が停止した信号（“Ｌ”）の反
転信号（“Ｈ”）を受けたＣＰＵ１によりＣＰＵ１が外
部に対して発生する外部出力を電源回路８が受けてこれ
に応じて行われてもよい。

【００１２】イニシャルリセット回路５は、電源回路８
の出力に接続された電源ライン＋Ｖccの電圧を監視して
いて、例えば、それが２Ｖ以下に低下しているときには
イニシャルリセット信号１２をＡＮＤゲート４に送出
し、これを介してＣＰＵ１のリセット端子（Ｒ）に送出
する。ＣＰＵ１がイニシャルリセット信号１２を受けた
ときには、ＣＰＵ１は、自己に内蔵されるレジスタ２と
メモリ３等の自己がスタンバイ制御を受持つ外部回路と
を初期状態にリセットする。したがって、スタンバイ状
態に入って電源ライン＋Ｖccの電圧が電池交換や電池消
耗、その他の原因で３Ｖから２Ｖに低下したときには、
イニシャルリセット信号１２が発生する。

【００１３】イニシャルリセット信号１２は、ＡＮＤゲ
ート４の一方の入力に入力され、これを介してＣＰＵ１
に入力されるようになっている。このＡＮＤゲート４と
インバータ８とは、スタンバイ時においてイニシャルリ
セット信号を阻止する阻止回路になっている。すなわ
ち、ＡＮＤゲート４は、スタンバイモード時にインバー
タ６を介してスタンバイ信号発生回路７から“Ｌ”のス
タンバイ信号１１のインバート信号（“Ｌ”）を他方の
入力に受けている。そこで、このときＡＮＤゲート４は
閉じている。そこで、スタンバイ中にイニシャルリセッ
ト信号１２が発生してもそれがＣＰＵ１に加えられるこ
とはない。したがって、先のように電源ライン＋Ｖccが
たとえ２Ｖ以下となってイニシャルリセット動作電圧ま
で低下したとしてもＣＰＵ１はリセットされない。レジ
スタ２やメモリ３のデータも失われることはない。

【００１４】ところで、通常、メモリやレジスタがデー
タを保持するための最低電圧は、１．２Ｖ程度である。
そこで、電池交換などではバックアップコンデンサ等に
よりこれ以上の電圧を発生させてそれをレジスタやメモ
リに加えるようにしている。そこで、電池が取外された
状態においてもある程度の時間は、レジスタやメモリ等
の各種回路に電力が供給されるようになっている。な
お、このコンデンサは電源回路８の一部であるが、一般
的なものであるので図では明示していない。先の実施例
の回路では、例えば、電池交換に時間がかかり電源ライ
ンが２Ｖ以下に落ちたとしてもこのとき発生するイニシ
ャルリセット信号１２がＡＮＤゲート４で阻止される。
そこで、メモリ３等のデータ保持電圧である１．２Ｖ以
下まで電源ラインが低下しない限りは、保持されている
各データは有効なものとなり、その分だけ電池駆動のマ
イクロコンピュータは、電池交換等に対して余裕が生じ
る。

【００１５】マイクロコンピュータ１０が動作モードに
あるときには、電池駆動のものでは電源ライン＋Ｖccが
２Ｖ以下になることはないので動作状態ではイニシャル
リセットがからない。イニシャルリセットが必要なとき
には、通常のイニシャルリセット用のリセットスイッチ
の“ＯＮ”あるいは電源投入スイッチの“ＯＦＦ”によ
り電源電圧自体の発生を停止させるか、このようなスイ
ッチがないときには、電池を取り外しておけばよい。こ
れにより電源電圧が発生しない状態になるのでいつでも
次の電源投入状態から回路をスタートさせて動作状態に
入ることができ、このときに各回路のイニシャルリセッ
トがなされる。

【００１６】電池を外しておき、それを装填した直後
（以下、この電池交換も電源“ＯＮ”に含めて考え
る。）において、あるいは電源スイッチまたはスタンバ
イスイッチがある場合にはそれを操作して電源“ＯＮ”
時点では、スタンバイ信号発生回路７は動作状態となっ
ていないためスタンバイ信号１１（“Ｈ”）は発生しな
い。このとき、インバータ６の出力は、“Ｈ”となる。
そこで、ＡＮＤゲート４が開いた状態にあっって電源
“ＯＮ”時点からの電源電圧の増加するに伴って、イニ
シャルリセット回路５が動作してイニシャルリセット信
号１２が発生し、これがＣＰＵ１に加えられる。その結
果、電源“ＯＮ”時点のイニシャルリセット期間の間、
内蔵の各回路はリセットされ得る。なお、電源“ＯＮ”
と同時にスタンバイ信号発生回路７が動作し、運悪く、
キーボード９のキーが操作されるような例外状態を考慮
するならば、スタンバイ信号１１が電源“ＯＮ”状態で
一定期間“Ｈ”とならないようにしておけばよい。

【００１７】図２は、選択接続回路１３とＯＲゲート１
４とからなる外部／内部リセット選択回路を設けた実施
例である。これにより、外部からリセット信号を供給す
るか、内蔵のイニシャルリセット回路５を用いるかが選
択できる。これは、イニシャルリセット回路５の出力が
選択接続回路１３を介して２入力ＯＲゲート１４の一方
の入力に供給されていて、ＯＲゲート１４の出力がＡＮ
Ｄゲート４に出力される構成になっている。ＯＲゲート
１４の他方の入力は、外部端子の１つであるリセット端
子１５に接続されている。そこで、この端子を介して外
部からリセット信号を受けることができる。

【００１８】ここで、選択接続回路１３をＲＯＭデータ
と同一層に形成してそのデータの書込みと同時にその端
子間を接続するか、接続しないかを選択するようにして
おけば、製造工程のＲＯＭのデータ書込みの際にマスク
選択により選択接続回路１３を接続状態とするか、遮断
状態とするかが容易に選択できる。そこで、内蔵のイニ
シャルリセット回路５を使用するワンチップマイクロコ
ンピュータか、外部リセット端子１５を使用するワンチ
ップマイクロコンピュータかをＲＯＭデータの書込み時
点で選択的に設定できる。その結果、ワンチップマイク
ロコンピュータ１０をそれぞれの別工程で製造しなくて
も済む。

【００１９】ところで、実施例では、このスタンバイ信
号１１が“Ｈ”であるときに有意にしている。そしてス
タンバイ状態にある期間中、これを発生させる。また、
スタンバイモードではスタンバイ信号自体の“Ｈ”の電
圧レベルが低下する。この電圧が低下することが、スタ
ンバイ信号“Ｈ”の電圧に影響する場合には、スタンバ
イ信号の立上がりあるいは立下がりエッジスタンバイモ
ードに入るようにすればよい。これによりスタンバイ条
件が成立したときにスタンバイモードに入ることができ
る。一方、スタンバイ信号を“Ｌ”有意にすれば、イン
バータ８は不要である。このときには、動作状態あるい
は電池を外しておき、それを装填した直後において、あ
るいは電源スイッチまたはスタンバイスイッチがある場
合にそれを操作して電源“ＯＮ”時点では、スタンバイ
信号１１が“Ｌ”になる可能性もある。そこで、このと
きにはスタンバイ信号１１を“Ｈ”にする回路を設けれ
ばよい。なお、スタンバイ信号の発生に応じて低下させ
る電源電圧は、レジスタやメモリのデータが消失しない
電圧以上の電圧であることはもちろんである。

【００２０】以上説明してきたが、実施例のイニシャル
リセット回路５は、ワンチップマイクロコンピュータ１
０に対して外付けされていてもよい。実施例では、キー
ボード９上のキー９ａの操作の有無により、これが操作
されていない状態（いわゆる“ＯＦＦ”）のときにスタ
ンバイモードに入るような説明になっているが、スタン
バイ状態設定キーやスタンバイスイッチ、電源スイッチ
等を用いる場合には、それが“ＯＮ”あるいは“ＯＦ
Ｆ”にされたときにスタンバイ信号発生回路でスタンバ
イ信号を発生させればよい。また、スタンバイ信号は、
ＣＰＵのスタンバイ端子に入力されているが、これは、
ＣＰＵが停止状態となるスリーブ端子に入力されてもよ
い。また、実施例では電池駆動の例を挙げて説明してい
るが、この発明は、スタンバイモードにおける電源ライ
ンの低下によりイニシャルリセットがかかるような低消
費電力型のマイクロコンピュータであれば、電池駆動の
ものでなくても適用できる。

【００２１】

【発明の効果】以上の説明から理解できるように、この
発明にあっては、スタンバイ信号によりプロセッサに対
するイニシャルリセット信号の送出を阻止するようにす
ることで、スタンバイ状態での電源電圧を十分に低下さ
せることが可能になる。その結果、電池交換時等に電源
電圧が低下してイニシャルリセット状態に入り、イニシ
ャルリセット回路が動作したとしても、そのとき発生す
るイニシャルリセット信号はプロセッサに送出されるこ
とはない。したがって、プロセッサ内部のレジスタやメ
モリに記憶されたスタンバイ状態におけるデータは保存
することができる。また、リセットされる外部回路があ
るときにはそのデータが保存され、その後、動作状態に
復帰したプロセッサは、そのデータに従って動作を継続
することができる。その結果、データ喪失の危険性はな
く、低消費電力でスタンバイ状態に入ることができる。

【図面の簡単な説明】

【図１】 図１は、この発明を適用したワンチップマイ
クロコンピュータのブロック図である。

【図２】 図２は、その、他の一実施例のブロック図で
ある。

【符号の説明】

１…ＣＰＵ、２…レジスタ、３…メモリ、４…２入力Ａ
ＮＤゲート、５…イニシャルリセット回路、６…インバ
ータ、７…スタンバイ信号発生回路、８…電源回路、９
…キーボード、１０…ワンチップマイクロコンピュー
タ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定の端子にスタンバイ信号を受けてス
   タンバイモードに設定されるプロセッサと、スタンバイ
   条件にあるときおよびスタンバイ条件になったときのい
   ずれかに前記プロセッサに前記スタンバイ信号を送出す
   るスタンバイ信号発生回路と、電源電圧が所定値以下に
   なったときに前記プロセッサにイニシャルリセット信号
   を送出するイニシャルリセット回路と、前記スタンバイ
   信号に応じて電源電圧をスタンバイ状態において保持す
   べきデータを記憶するレジスタ，メモリ等が前記データ
   を保持するための十分な電圧より高い電圧値まで低下さ
   せる電源回路と、前記スタンバイ信号と前記イニシャル
   リセット信号とを受け、前記スタンバイ信号に応じて前
   記イニシャルリセット信号の前記プロセッサへの出力を
   阻止する阻止回路とを備えるマイクロコンピュータ。