JPH05144252A - メモリｉｃ - Google Patents
メモリｉｃInfo
- Publication number
- JPH05144252A JPH05144252A JP3307420A JP30742091A JPH05144252A JP H05144252 A JPH05144252 A JP H05144252A JP 3307420 A JP3307420 A JP 3307420A JP 30742091 A JP30742091 A JP 30742091A JP H05144252 A JPH05144252 A JP H05144252A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- reference voltage
- power supply
- input
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 システムの多電源混在に対し、インタフェー
ス的にも対応できるメモリＩＣを得る。 【構成】 メモリＩＣ１の内部にセレクタ６，７と基準
電圧発生回路８を持ち、セレクタ６，７の出力を外部よ
り選択することにより、入力部３、Ｉ／Ｏ部４の電源電
圧が決定される。 【効果】 システムの電源混在に対応したメモリＩＣを
得る。
ス的にも対応できるメモリＩＣを得る。 【構成】 メモリＩＣ１の内部にセレクタ６，７と基準
電圧発生回路８を持ち、セレクタ６，７の出力を外部よ
り選択することにより、入力部３、Ｉ／Ｏ部４の電源電
圧が決定される。 【効果】 システムの電源混在に対応したメモリＩＣを
得る。
Description
【０００１】
【産業上の利用分野】本発明は、電源電圧が混在するシ
ステムに適したメモリＩＣに関するものである。
ステムに適したメモリＩＣに関するものである。
【０００２】
【従来の技術】図２は従来のメモリＩＣを示す図であ
る。１はメモリＩＣ、２はメモリアレイとその周辺に必
要なセンスアンプ等を含めたメモリアレイ部、３はアド
レス関連の入力部、４はデータのＩ／Ｏ部、５は電源端
子である。なお、ＶCCは電源電圧を示す。
る。１はメモリＩＣ、２はメモリアレイとその周辺に必
要なセンスアンプ等を含めたメモリアレイ部、３はアド
レス関連の入力部、４はデータのＩ／Ｏ部、５は電源端
子である。なお、ＶCCは電源電圧を示す。
【０００３】従来のＩＣメモリ１は上記のように構成さ
れ、入力部３にアドレス情報が入力されると、その内容
に応じてＩ／Ｏ部４にデータを入力するかまたはＩ／Ｏ
部４から出力データを出すことになる。また、この時の
ＩＣメモリ１の電源電圧ＶCCは電源端子５より印加さ
れ、メモリＩＣ１の内部では、この電源電圧ＶCCが各ブ
ロック、つまり入力部３、メモリアレイ部２、Ｉ／Ｏ部
４に供給される。
れ、入力部３にアドレス情報が入力されると、その内容
に応じてＩ／Ｏ部４にデータを入力するかまたはＩ／Ｏ
部４から出力データを出すことになる。また、この時の
ＩＣメモリ１の電源電圧ＶCCは電源端子５より印加さ
れ、メモリＩＣ１の内部では、この電源電圧ＶCCが各ブ
ロック、つまり入力部３、メモリアレイ部２、Ｉ／Ｏ部
４に供給される。
【０００４】
【発明が解決しようとする課題】上記のような従来のメ
モリＩＣでは、今後システムでの電源電圧の混在化に対
し単一電源しか対応できないという問題点があった。
モリＩＣでは、今後システムでの電源電圧の混在化に対
し単一電源しか対応できないという問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、外部よりのセレクタ端子を設定
することにより、内部の電源電圧を自由に設定できるメ
モリＩＣを得ることを目的とする。
ためになされたもので、外部よりのセレクタ端子を設定
することにより、内部の電源電圧を自由に設定できるメ
モリＩＣを得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係るメモリＩＣ
は、外部電源電圧を受けてメモリアレイ部用の基準電圧
を発生する基準電圧発生回路と、この基準電圧発生回路
からの基準電圧と外部電源電圧とが入力され、外部から
の選択信号を受けて出力を切り換えるセレクタを設けた
ものである。
は、外部電源電圧を受けてメモリアレイ部用の基準電圧
を発生する基準電圧発生回路と、この基準電圧発生回路
からの基準電圧と外部電源電圧とが入力され、外部から
の選択信号を受けて出力を切り換えるセレクタを設けた
ものである。
【０００７】
【作用】本発明においては、外部電源電圧が基準電圧発
生回路によって基準電圧に変換され、外部からの選択信
号によって出力が選択されるセレクタを介して外部電源
電圧または基準電圧が出力される。
生回路によって基準電圧に変換され、外部からの選択信
号によって出力が選択されるセレクタを介して外部電源
電圧または基準電圧が出力される。
【０００８】
【実施例】以下、この発明の実施例を図を用いて説明す
る。図１において、１〜５は従来メモリＩＣと同じであ
る。６，７は外部からの選択信号を受けて各ブロックの
電源電圧を選択するセレクタであり、８は前記メモリア
レイ部２への電源電圧ＶCCを供給するための基準電圧発
生回路であり、９，１０はセレクタ６，７をコントロー
ルするセレクタ入力端子である。
る。図１において、１〜５は従来メモリＩＣと同じであ
る。６，７は外部からの選択信号を受けて各ブロックの
電源電圧を選択するセレクタであり、８は前記メモリア
レイ部２への電源電圧ＶCCを供給するための基準電圧発
生回路であり、９，１０はセレクタ６，７をコントロー
ルするセレクタ入力端子である。
【０００９】すなわち、このように構成された本実施例
のメモリＩＣにおいては、内部の基準電圧発生回路８で
外部電源より低い基準電圧ＶCCを発生させてメモリアレ
イ部２に供給して動作させる構成としているので、回路
電流の削減が可能になっている。また、セレクタ入力端
子９，１０に入力する選択信号によりセレクタ６，７の
出力の組み合わせとして４通り選択することができる。
例えば、セレクタ６，７が共にＡ側を選択した場合は、
入力部３、Ｉ／Ｏ部４の電源が内部の基準電圧に接続さ
れることになり、この時、メモリＩＣ１内はすべて同一
電源とする。また、セレクタ６，７が共にＢ側に接続さ
れた場合は、入力部３、Ｉ／Ｏ部４が同一の外部電源と
なり、メモリアレイ部２だけが内部基準電圧となる。ま
た、セレクタ６，７がそれぞれＡ，Ｂを排他的に選択す
ると、入力部３とメモリＩ／Ｏ部４は別々の電源で動作
することになる。メモリＩＣ１の基本動作としては、従
来ＩＣと同じであり、アドレスの情報によりＩ／Ｏ部４
のデータが入出力されるシステムで２電源を使用してい
た場合、そのインタフェースにおいて自由に入力部３、
Ｉ／Ｏ部４の電源を選択できる。
のメモリＩＣにおいては、内部の基準電圧発生回路８で
外部電源より低い基準電圧ＶCCを発生させてメモリアレ
イ部２に供給して動作させる構成としているので、回路
電流の削減が可能になっている。また、セレクタ入力端
子９，１０に入力する選択信号によりセレクタ６，７の
出力の組み合わせとして４通り選択することができる。
例えば、セレクタ６，７が共にＡ側を選択した場合は、
入力部３、Ｉ／Ｏ部４の電源が内部の基準電圧に接続さ
れることになり、この時、メモリＩＣ１内はすべて同一
電源とする。また、セレクタ６，７が共にＢ側に接続さ
れた場合は、入力部３、Ｉ／Ｏ部４が同一の外部電源と
なり、メモリアレイ部２だけが内部基準電圧となる。ま
た、セレクタ６，７がそれぞれＡ，Ｂを排他的に選択す
ると、入力部３とメモリＩ／Ｏ部４は別々の電源で動作
することになる。メモリＩＣ１の基本動作としては、従
来ＩＣと同じであり、アドレスの情報によりＩ／Ｏ部４
のデータが入出力されるシステムで２電源を使用してい
た場合、そのインタフェースにおいて自由に入力部３、
Ｉ／Ｏ部４の電源を選択できる。
【００１０】なお、上記実施例は、２電源電圧で説明し
たが、電源数はこの限りではなく、複数本の場合にも同
様の構成の考え方でよく、上記実施例と同様の効果を奏
する。
たが、電源数はこの限りではなく、複数本の場合にも同
様の構成の考え方でよく、上記実施例と同様の効果を奏
する。
【００１１】
【発明の効果】本発明は、以上説明したように、外部電
源電圧を受けてメモリアレイ部用の基準電圧を発生する
基準電圧発生回路と、この基準電圧発生回路からの基準
電圧と外部電源電圧とが入力され、外部からの選択信号
を受けて出力を切り換えるセレクタを設けたので、シス
テムの多電源対応でのＩＣインタフェースを容易にで
き、さらには、メモリＩＣ内部の低消費電力が図れる効
果がある。
源電圧を受けてメモリアレイ部用の基準電圧を発生する
基準電圧発生回路と、この基準電圧発生回路からの基準
電圧と外部電源電圧とが入力され、外部からの選択信号
を受けて出力を切り換えるセレクタを設けたので、シス
テムの多電源対応でのＩＣインタフェースを容易にで
き、さらには、メモリＩＣ内部の低消費電力が図れる効
果がある。
【図１】本発明のメモリＩＣの一実施例を示す構成図で
ある。
ある。
【図２】従来のメモリＩＣを示す構成図である。
１ メモリＩＣ ２ メモリアレイ部 ３ 入力部 ４ Ｉ／Ｏ部 ５ 電源端子 ６ セレクタ ７ セレクタ ８ 基準電圧発生回路 ９ セレクタ入力端子 １０ セレクタ入力端子
Claims (1)
- 【請求項１】 データが記憶されるメモリアレイ部と、
このメモリアレイ部内のデータの読み出し，書き込みを
行うメモリを特定するためのアドレスが入力されるアド
レス入力部と、前記メモリアレイ部に対するデータの入
出力が行われるデータのＩ／Ｏ部とを有するメモリＩＣ
において、外部電源電圧を受けて前記メモリアレイ部用
の基準電圧を発生する基準電圧発生回路と、この基準電
圧発生回路からの基準電圧と前記外部電源電圧とが入力
され、外部からの選択信号を受けて出力を切り換えるセ
レクタを設けたことを特徴とするメモリＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307420A JPH05144252A (ja) | 1991-11-22 | 1991-11-22 | メモリｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307420A JPH05144252A (ja) | 1991-11-22 | 1991-11-22 | メモリｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144252A true JPH05144252A (ja) | 1993-06-11 |
Family
ID=17968845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3307420A Pending JPH05144252A (ja) | 1991-11-22 | 1991-11-22 | メモリｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172812A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | 半導体メモリ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207000A (ja) * | 1987-02-24 | 1988-08-26 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPH02285811A (ja) * | 1989-04-27 | 1990-11-26 | Seiko Epson Corp | 半導体集積回路 |
-
1991
- 1991-11-22 JP JP3307420A patent/JPH05144252A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207000A (ja) * | 1987-02-24 | 1988-08-26 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPH02285811A (ja) * | 1989-04-27 | 1990-11-26 | Seiko Epson Corp | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172812A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | 半導体メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450365A (en) | Memory card control device | |
| US6191977B1 (en) | Sense circuit for a multi-level flash memory cell | |
| JPS6444681A (en) | Dot screen forming method | |
| KR860002100A (ko) | 반도체 기억장치 | |
| JP2735435B2 (ja) | メモリカードのメモリ制御用回路 | |
| EP1074991A2 (en) | Semiconductor memory device | |
| JPH05144252A (ja) | メモリｉｃ | |
| US5500774A (en) | Current setting circuit to provide a write current to a recording apparatus | |
| KR0131575B1 (ko) | 어드레스 발생회로 | |
| JP2614897B2 (ja) | キー入力装置 | |
| SU924752A1 (ru) | Формирователь адресных токов | |
| KR910008235Y1 (ko) | 휴대용 계측기의 측정회로와 저장회로의 전원분리회로 | |
| JPS61248094A (ja) | メロデイ−発生装置 | |
| JP3117984B2 (ja) | 半導体不揮発性メモリ装置 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH0363846A (ja) | ルックアップテーブル装置 | |
| KR900008959Y1 (ko) | 컴퓨터 주변장치의 입/출력 포트 전환회로 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPH0561708A (ja) | 半導体集積装置 | |
| JPH0540551A (ja) | スタンバイ回路 | |
| JPH0498699A (ja) | 半導体記憶装置 | |
| JPS60119123U (ja) | 電力増巾器の電源供給回路 | |
| JPS61183754A (ja) | Ｅｐ−ｒｏｍ制御回路 | |
| JPS6125653U (ja) | 画情報処理装置 | |
| JPH02134916A (ja) | スキャン付ｅｃｌマスタスレーブラッチ回路 |