JPH0514455B2 - - Google Patents
Info
- Publication number
- JPH0514455B2 JPH0514455B2 JP58122122A JP12212283A JPH0514455B2 JP H0514455 B2 JPH0514455 B2 JP H0514455B2 JP 58122122 A JP58122122 A JP 58122122A JP 12212283 A JP12212283 A JP 12212283A JP H0514455 B2 JPH0514455 B2 JP H0514455B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- station
- data
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は独立同期方式のループ状データ伝送シ
ステムに使用するデータ伝送方式に関する。
ステムに使用するデータ伝送方式に関する。
従来、この種の独立同期方式のループ状データ
伝送システムに用いるデータ伝送方式において、
データ伝送装置内の通り抜け回路を伝送信号中の
各フレームが通過するときには、フレームのビツ
トの同期ずれが生じないように考慮されている
が、フレーム間に挿入したタイムフイル（特殊な
ビツトパターン）のビツトの同期ずれに関しては
考慮されておらず、同期ずれが生じている。フレ
ーム同期で同期をとるようにしても、タイムフイ
ルとデリミツタ（フレーム中の同期フラグパター
ン）との区切れ近傍でビツトの同期ずれが起るこ
とが考えられ、フレームの区切れが分り難く、フ
レームの検出が複雑になるという欠点がある。
伝送システムに用いるデータ伝送方式において、
データ伝送装置内の通り抜け回路を伝送信号中の
各フレームが通過するときには、フレームのビツ
トの同期ずれが生じないように考慮されている
が、フレーム間に挿入したタイムフイル（特殊な
ビツトパターン）のビツトの同期ずれに関しては
考慮されておらず、同期ずれが生じている。フレ
ーム同期で同期をとるようにしても、タイムフイ
ルとデリミツタ（フレーム中の同期フラグパター
ン）との区切れ近傍でビツトの同期ずれが起るこ
とが考えられ、フレームの区切れが分り難く、フ
レームの検出が複雑になるという欠点がある。
本発明の目的は上述の欠点を除去したデータ伝
送方式を提供することにある。
送方式を提供することにある。
本発明の方式は、複数のフレームを含む伝送信
号が伝播するループ状伝送路を介して結合された
複数の局間でデータの伝送を行うためのデータ伝
送方式において、各局は、前方の局から前記ルー
プ状伝送路を介して前記フレームが与えられたと
きには該フレームを自局のクロツクに同期させて
前記ループ状伝送路を介して後方の局に送出し、
前方の局から前記ループ状伝送路を介して前記フ
レームが与えられていないときには自局で生成し
た予め定めたパターンを自局のクロツクに同期さ
せて前記ループ状伝送路を介して後方の局に送出
する。
号が伝播するループ状伝送路を介して結合された
複数の局間でデータの伝送を行うためのデータ伝
送方式において、各局は、前方の局から前記ルー
プ状伝送路を介して前記フレームが与えられたと
きには該フレームを自局のクロツクに同期させて
前記ループ状伝送路を介して後方の局に送出し、
前方の局から前記ループ状伝送路を介して前記フ
レームが与えられていないときには自局で生成し
た予め定めたパターンを自局のクロツクに同期さ
せて前記ループ状伝送路を介して後方の局に送出
する。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図を参照すると、本発明が適用されるシス
テムは、データ伝送装置１〜４および光フアイバ
伝送路１１〜１４から構成される。
テムは、データ伝送装置１〜４および光フアイバ
伝送路１１〜１４から構成される。
第２図を参照すると、本発明の一実施例は、光
信号と電気信号との変換を行う光・電気変換回路
３０、光・電気変換後のクロツク信号を伝達する
クロツク信号線５１、光・電気変換後のデータを
伝達するデータ信号線５２、伝送路制御回路３
２、伝送路にクロツクを送出するためのクロツク
信号線５４および伝送路にデータを送出するため
のデータ信号線５５から構成されている。
信号と電気信号との変換を行う光・電気変換回路
３０、光・電気変換後のクロツク信号を伝達する
クロツク信号線５１、光・電気変換後のデータを
伝達するデータ信号線５２、伝送路制御回路３
２、伝送路にクロツクを送出するためのクロツク
信号線５４および伝送路にデータを送出するため
のデータ信号線５５から構成されている。
第３図を参照すると、第２図の伝送路制御回路
３２は、伝送路から与えられる直列受信信号の各
フレームを検出するフレーム検出回路１０１と、
検出回路１０１により検出された直列受信フレー
ムを並列受信フレーム（並列信号）に変換するシ
フトレジスタ１０２と、レジスタ１０３と、受信
回路１０４と、送信回路１０５と、並列受信フレ
ームを他局のデータ伝送装置に送るためのFIFO
（first−in first−out）回路１０６と、受信信号
から得られるクロツクを計数し１バイト毎にパル
ス（バイト送信クロツク）を発生する分周回路１
０７と、FIFO回路１０６を通り抜けたフレーム
を伝送路に送信するときにセツトされるFIFO有
効フリツプフロツプ１０８および１１６と、
FIFO回路１０６の出力データを一時的に保持す
るレジスタ１１５と、送信用のクロツクを発生す
る水晶発振器１０９と、フレームとフレームとの
間に挿入される特殊パターンすなわちタイムフイ
ルを発生するパターン発生回路１１０と、並列信
号から直列信号に変換するためのシフトレジスタ
１１１と、送信信号を一時的に保持するフリツプ
フロツプ１１２と、発振器１０９からのパルスを
計数し１バイト毎にパルスを発生する分周回路１
１３と、セレクタ１２１および１２２と、レシー
バ２０１と、ドライバ２０２と、論理積（AND）
回路２１１と、入力クロツク信号線３０１と、入
力データ線３０２と、バイト受信クロツク信号線
３０３と、フレーム受信中高レベルとなるフレー
ム受信信号が与えられる信号線３０５と、レジス
タ１０３から出力される受信信号をバイト単位に
FIFO回路１０６に書込むための信号を回路１０
６に与えるためのクロツク信号線３０４と、
FIFO回路１０６および分周回路１０７をリセツ
トするための信号線３０６と、FIFO回路１０６
の出力が有効になつたとき信号が与えられる信号
線３０７と、FIFO回路１０６から読出しを行う
ときのクロツクを与えるためのクロツク線３１６
と、レジスタ１１１にFIFO回路１０６の内容を
セツトするためのセレクト信号が与えられる信号
線３０８と、送信回路１０５からの直列送信信号
が与えられるデータ信号線３１０と、データ信号
線３１０からの送信信号を選択するためのセレク
ト信号が与えられる信号線３０９と、分周回路１
１３からバイト送信クロツクが与えられるクロツ
ク信号線３１３および３２１と、送信クロツクを
送出するクロツク信号線３１１と、シフトレジス
タ１１１からの信号が与えられるデータ信号線３
１２と、FIFO回路１０６の内容が乗るデータ信
号線群３１４と、レジスタ１１５の出力であるデ
ータ信号線群３１５とから構成される。
３２は、伝送路から与えられる直列受信信号の各
フレームを検出するフレーム検出回路１０１と、
検出回路１０１により検出された直列受信フレー
ムを並列受信フレーム（並列信号）に変換するシ
フトレジスタ１０２と、レジスタ１０３と、受信
回路１０４と、送信回路１０５と、並列受信フレ
ームを他局のデータ伝送装置に送るためのFIFO
（first−in first−out）回路１０６と、受信信号
から得られるクロツクを計数し１バイト毎にパル
ス（バイト送信クロツク）を発生する分周回路１
０７と、FIFO回路１０６を通り抜けたフレーム
を伝送路に送信するときにセツトされるFIFO有
効フリツプフロツプ１０８および１１６と、
FIFO回路１０６の出力データを一時的に保持す
るレジスタ１１５と、送信用のクロツクを発生す
る水晶発振器１０９と、フレームとフレームとの
間に挿入される特殊パターンすなわちタイムフイ
ルを発生するパターン発生回路１１０と、並列信
号から直列信号に変換するためのシフトレジスタ
１１１と、送信信号を一時的に保持するフリツプ
フロツプ１１２と、発振器１０９からのパルスを
計数し１バイト毎にパルスを発生する分周回路１
１３と、セレクタ１２１および１２２と、レシー
バ２０１と、ドライバ２０２と、論理積（AND）
回路２１１と、入力クロツク信号線３０１と、入
力データ線３０２と、バイト受信クロツク信号線
３０３と、フレーム受信中高レベルとなるフレー
ム受信信号が与えられる信号線３０５と、レジス
タ１０３から出力される受信信号をバイト単位に
FIFO回路１０６に書込むための信号を回路１０
６に与えるためのクロツク信号線３０４と、
FIFO回路１０６および分周回路１０７をリセツ
トするための信号線３０６と、FIFO回路１０６
の出力が有効になつたとき信号が与えられる信号
線３０７と、FIFO回路１０６から読出しを行う
ときのクロツクを与えるためのクロツク線３１６
と、レジスタ１１１にFIFO回路１０６の内容を
セツトするためのセレクト信号が与えられる信号
線３０８と、送信回路１０５からの直列送信信号
が与えられるデータ信号線３１０と、データ信号
線３１０からの送信信号を選択するためのセレク
ト信号が与えられる信号線３０９と、分周回路１
１３からバイト送信クロツクが与えられるクロツ
ク信号線３１３および３２１と、送信クロツクを
送出するクロツク信号線３１１と、シフトレジス
タ１１１からの信号が与えられるデータ信号線３
１２と、FIFO回路１０６の内容が乗るデータ信
号線群３１４と、レジスタ１１５の出力であるデ
ータ信号線群３１５とから構成される。
第４図を参照すると、本発明に適用されるフレ
ームは、‘01111110'のフラグパターンＦ、送信
先のアドレスDA、送信元のアドレスSA、制御
情報Ｃ、データ情報およびフレームチエツクシ
ーケンスでフレームが正しく転送されたかどうか
チエツクするための巡回冗長検査ビツトFCSから
構成されている。データ情報は省略されること
もある。
ームは、‘01111110'のフラグパターンＦ、送信
先のアドレスDA、送信元のアドレスSA、制御
情報Ｃ、データ情報およびフレームチエツクシ
ーケンスでフレームが正しく転送されたかどうか
チエツクするための巡回冗長検査ビツトFCSから
構成されている。データ情報は省略されること
もある。
次に本実施例の動作について説明する。
まず、データ伝送装置４からデータ伝送装置３
宛にフレームを転送するときのデータ伝送装置１
内の第１の動作について説明する。光フアイバ伝
送路１４から与えられた光信号は光・電気変換回
路３０で光信号から電気信号に変換され、受信ク
ロツクおよび受信フレームがそれぞれクロツク線
５１およびデータ線５２に出力される。受信フレ
ームは受信クロツクに基づいてシフトレジスタ１
０２に１ビツトづつシフトしながらセツトされて
いき、同時にフレーム検出回路１０１がフラグパ
ターンを検出すると信号線３０５にフレーム受信
信号を送出するとともにフレーム受信信号の立上
り時に1/8の分周回路１０７をリセツトするのに
十分なパルスを信号線３０６に出力する。このあ
と、分周回路１０７から出力されるクロツクに基
づいて受信フレームがバイト単位でFIFO回路１
０６に書き込まれる。FIFO回路１０６はデータ
送出可能状態（フラグパターンＦがデータ線３１
４に乗つている）になると、信号線３０７に高レ
ベル信号を送出する。分周回路１１３からバイト
送信クロツクパルスが与えられたとき、フリツプ
フロツプ１０８は信号線３０７の高レベル信号に
よりセツトされるとともにフラグパターンＦがレ
ジスタ１１５に格納される。さらに、次のバイト
送信クロツクパルスが送出されると、フリツプフ
ロツプ１０８の出力によりフリツプフロツプ１１
６がセツトされるとともに信号線３１６を介して
バイト送信クロツクパルスがFIFO回路１０６に
与えられる。これに応答して、信号線群３１４に
は受信フレーム中の送信先アドレスDAが乗る。
データ線群３１５にはフラグパターンＦが乗つて
いる。フリツプフロツプ１１６がセツトされ高レ
ベル信号を信号線３０８に出力すると、これによ
りセレクタ１２１はデータ線群３１５を選択し、
信号線３２１から与えられるバイト送信クロツク
に同期してフラグパターンＦがレジスタ１１１に
格納される。このとき、信号線３１３および３１
６を介してバイト送信クロツクパルスがFIFO回
路に与えられ、送信先アドレスDAおよび送信元
アドレスSAがそれぞれデータ線群３１５および
３１４に乗る。一方、レジスタ１１１に格納され
た内容は、発振器１０９からの送信クロツクに同
期して１ビツトずつシフトアウトされセレクタ１
２２を介してフリツプフロツプ１１２にセツトさ
れ、さらに、ドライバ２０２および光・電気変換
回路３１を介して伝送路１１に送出される。
宛にフレームを転送するときのデータ伝送装置１
内の第１の動作について説明する。光フアイバ伝
送路１４から与えられた光信号は光・電気変換回
路３０で光信号から電気信号に変換され、受信ク
ロツクおよび受信フレームがそれぞれクロツク線
５１およびデータ線５２に出力される。受信フレ
ームは受信クロツクに基づいてシフトレジスタ１
０２に１ビツトづつシフトしながらセツトされて
いき、同時にフレーム検出回路１０１がフラグパ
ターンを検出すると信号線３０５にフレーム受信
信号を送出するとともにフレーム受信信号の立上
り時に1/8の分周回路１０７をリセツトするのに
十分なパルスを信号線３０６に出力する。このあ
と、分周回路１０７から出力されるクロツクに基
づいて受信フレームがバイト単位でFIFO回路１
０６に書き込まれる。FIFO回路１０６はデータ
送出可能状態（フラグパターンＦがデータ線３１
４に乗つている）になると、信号線３０７に高レ
ベル信号を送出する。分周回路１１３からバイト
送信クロツクパルスが与えられたとき、フリツプ
フロツプ１０８は信号線３０７の高レベル信号に
よりセツトされるとともにフラグパターンＦがレ
ジスタ１１５に格納される。さらに、次のバイト
送信クロツクパルスが送出されると、フリツプフ
ロツプ１０８の出力によりフリツプフロツプ１１
６がセツトされるとともに信号線３１６を介して
バイト送信クロツクパルスがFIFO回路１０６に
与えられる。これに応答して、信号線群３１４に
は受信フレーム中の送信先アドレスDAが乗る。
データ線群３１５にはフラグパターンＦが乗つて
いる。フリツプフロツプ１１６がセツトされ高レ
ベル信号を信号線３０８に出力すると、これによ
りセレクタ１２１はデータ線群３１５を選択し、
信号線３２１から与えられるバイト送信クロツク
に同期してフラグパターンＦがレジスタ１１１に
格納される。このとき、信号線３１３および３１
６を介してバイト送信クロツクパルスがFIFO回
路に与えられ、送信先アドレスDAおよび送信元
アドレスSAがそれぞれデータ線群３１５および
３１４に乗る。一方、レジスタ１１１に格納され
た内容は、発振器１０９からの送信クロツクに同
期して１ビツトずつシフトアウトされセレクタ１
２２を介してフリツプフロツプ１１２にセツトさ
れ、さらに、ドライバ２０２および光・電気変換
回路３１を介して伝送路１１に送出される。
フレーム検出回路１０１が各フレームの後側の
フラグパターンを検出すると、この後側のフラグ
パターンがFIFO回路１０６に格納されるのを待
つて、信号線３０５に低レベル信号を出力し、次
のフレームが伝播してくるまでこれを維持する。
FIFO回路１０６から受信フレーム 全部読み出
されると、信号線３０７に低レベル信号が出力さ
れ、フリツプフロツプ１０８がリセツトされる。
後側のフラグパターンがレジスタ１１１に格納さ
れたとき、セレクタ１２１は出力としてパターン
発生回路１１０で発生するパターンデータの方を
選択する。また、自局からフレームを伝送路に送
出したいときには、送信回路１０５から信号線３
０９を介してセレクタ１２２にセレクト信号を送
出すれば、データ線３１０が選択される。通常
は、データ線３１２が選択されている。したがつ
てフレームの送受信動作を行つていない場合に
は、データ伝送装置１内のパターン発生回路１１
０からタイムフイルパターンデータが水晶発振器
１０９からの送信クロツクに同期して伝送路１１
に送出されており、フレームが伝送路１４から与
えられたときに初めて、FIFO回路１０６を動作
させる。
フラグパターンを検出すると、この後側のフラグ
パターンがFIFO回路１０６に格納されるのを待
つて、信号線３０５に低レベル信号を出力し、次
のフレームが伝播してくるまでこれを維持する。
FIFO回路１０６から受信フレーム 全部読み出
されると、信号線３０７に低レベル信号が出力さ
れ、フリツプフロツプ１０８がリセツトされる。
後側のフラグパターンがレジスタ１１１に格納さ
れたとき、セレクタ１２１は出力としてパターン
発生回路１１０で発生するパターンデータの方を
選択する。また、自局からフレームを伝送路に送
出したいときには、送信回路１０５から信号線３
０９を介してセレクタ１２２にセレクト信号を送
出すれば、データ線３１０が選択される。通常
は、データ線３１２が選択されている。したがつ
てフレームの送受信動作を行つていない場合に
は、データ伝送装置１内のパターン発生回路１１
０からタイムフイルパターンデータが水晶発振器
１０９からの送信クロツクに同期して伝送路１１
に送出されており、フレームが伝送路１４から与
えられたときに初めて、FIFO回路１０６を動作
させる。
なお、パターン発生回路１１０のタイムフイル
パターンとしては例えば‘11111111，と‘
00000000'との繰返しが使用される。
パターンとしては例えば‘11111111，と‘
00000000'との繰返しが使用される。
次にデータ伝送装置４からデータ伝送装置１宛
にフレームを転送するときのデータ伝送装置１の
第２の動作について説明する。上述の動作と違う
ところは、フレーム検出回路１０１によりフラグ
パターンが検出されると信号線３０５に高レベル
のフレーム受信信号が発生するが、送信先アドレ
スDAが自局宛になつていないことがフレーム検
出回路１０１により検出されると、信号線３０５
の信号をすぐに低レベルにするとともに信号線３
０６にパルスを送出してFIFO回路１０６をリセ
ツトする点である。これらの結果、信号線３０８
が高レベルとならないので、パターン発生回路１
１０からタイムフイルパターンが伝送路１１に水
晶発振器１０９からのクロツクに同期して送出さ
れる。
にフレームを転送するときのデータ伝送装置１の
第２の動作について説明する。上述の動作と違う
ところは、フレーム検出回路１０１によりフラグ
パターンが検出されると信号線３０５に高レベル
のフレーム受信信号が発生するが、送信先アドレ
スDAが自局宛になつていないことがフレーム検
出回路１０１により検出されると、信号線３０５
の信号をすぐに低レベルにするとともに信号線３
０６にパルスを送出してFIFO回路１０６をリセ
ツトする点である。これらの結果、信号線３０８
が高レベルとならないので、パターン発生回路１
１０からタイムフイルパターンが伝送路１１に水
晶発振器１０９からのクロツクに同期して送出さ
れる。
また、送信先が伝送路上から自分宛のフレーム
を消去するのではなく送信元が消去するような方
式では、送信先データ伝送装置は、フレーム内の
送信先アドレスDAが自局宛になつていても上述
の第２の動作を行わず、第１の動作を行つてこの
フレームを通過させ送信元データ伝送装置に送れ
ばよい。送信元データ伝送装置は、フレーム内の
送信元アドレスSAが自局宛になつていたら、上
述の第２の動作を行う。
を消去するのではなく送信元が消去するような方
式では、送信先データ伝送装置は、フレーム内の
送信先アドレスDAが自局宛になつていても上述
の第２の動作を行わず、第１の動作を行つてこの
フレームを通過させ送信元データ伝送装置に送れ
ばよい。送信元データ伝送装置は、フレーム内の
送信元アドレスSAが自局宛になつていたら、上
述の第２の動作を行う。
本実施例では、FIFO回路の容量を１バイトと
したが、４ビツト、10ビツトまたは16ビツト単位
等に分割してもよい。また、伝送路は１オクテツ
トを８ビツト単位として考えたが、途中に符号変
換回路を挿入し、10ビツトまたは16ビツト等にし
てもよい。さらに、本実施例では、光フアイバお
よび光・電気変換回路を用いているが、伝送路と
して同軸ケーブル等を使用するときには光・電気
変換回路は不要である。
したが、４ビツト、10ビツトまたは16ビツト単位
等に分割してもよい。また、伝送路は１オクテツ
トを８ビツト単位として考えたが、途中に符号変
換回路を挿入し、10ビツトまたは16ビツト等にし
てもよい。さらに、本実施例では、光フアイバお
よび光・電気変換回路を用いているが、伝送路と
して同軸ケーブル等を使用するときには光・電気
変換回路は不要である。
本実施例を使用して独立同期方式のループ状伝
送路を設計するときには、最大のフレームの長さ
と、各データ伝送装置で使用する水晶発振器の位
相の誤差とを考えればよい。例えば、位相の誤差
を10-4で最大のフレームの長さが4KB（キロバイ
ト）であれば、FIFO回路通過中におけるビツト
のずれは、約±４ビツト（４×1024×８×10-4）
であるので、FIFO回路にはこのビツトのずれを
吸収できる容量を持たせればよい。
送路を設計するときには、最大のフレームの長さ
と、各データ伝送装置で使用する水晶発振器の位
相の誤差とを考えればよい。例えば、位相の誤差
を10-4で最大のフレームの長さが4KB（キロバイ
ト）であれば、FIFO回路通過中におけるビツト
のずれは、約±４ビツト（４×1024×８×10-4）
であるので、FIFO回路にはこのビツトのずれを
吸収できる容量を持たせればよい。
以上、本発明には、ループ状伝送路にビツトの
同期ずれがないフレームとタイムフイルとを送出
できデータ伝送装置の送受信部での同期ずれを考
慮する必要がないという効果がある。
同期ずれがないフレームとタイムフイルとを送出
できデータ伝送装置の送受信部での同期ずれを考
慮する必要がないという効果がある。
第１図は本発明が適用されるループ状伝送シス
テムを示す図、第２図は本発明に用いる基本構成
を示す図、第３図は第２図の伝送制御回路の構成
を示す図、第４図は本発明に用いる一般的なフレ
ームの形式を示す図である。 第１図から第３図において、１〜４……データ
伝送装置、１１〜１４……伝送路、３０……光電
気変換回路、３２……伝送路制御回路、１０１…
…フレーム検出回路、１０２，１０３，１１１，
１１５……レジスタ、１０４……受信回路、１０
５……送信回路、１０６……FIFO回路、１０７，
１１３……分周回路、１０８，１１２，１１６…
…フリツプフロツプ、１０９……水晶発振器、１
１０……パターン発生回路、１２１，１２２……
セレクタ、２０１……レシーバ、２０２……ドラ
イバ、２１１……AND回路、３０１，３０３，
３０４，３１１，３１３，５１，５４……クロツ
ク信号線、３０２，３１０，３１２，３１４，３
１５，５２，５５……データ信号線、３０５〜３
０９，３２１……信号線。
テムを示す図、第２図は本発明に用いる基本構成
を示す図、第３図は第２図の伝送制御回路の構成
を示す図、第４図は本発明に用いる一般的なフレ
ームの形式を示す図である。 第１図から第３図において、１〜４……データ
伝送装置、１１〜１４……伝送路、３０……光電
気変換回路、３２……伝送路制御回路、１０１…
…フレーム検出回路、１０２，１０３，１１１，
１１５……レジスタ、１０４……受信回路、１０
５……送信回路、１０６……FIFO回路、１０７，
１１３……分周回路、１０８，１１２，１１６…
…フリツプフロツプ、１０９……水晶発振器、１
１０……パターン発生回路、１２１，１２２……
セレクタ、２０１……レシーバ、２０２……ドラ
イバ、２１１……AND回路、３０１，３０３，
３０４，３１１，３１３，５１，５４……クロツ
ク信号線、３０２，３１０，３１２，３１４，３
１５，５２，５５……データ信号線、３０５〜３
０９，３２１……信号線。
Claims (1)
- 【特許請求の範囲】 １ 複数のフレームを含む伝送信号が伝播するル
ープ状伝送路を介して結合された複数の局間でデ
ータの伝送を行うためのデータ伝送方式におい
て、 各局は、前方の局から前記ループ状伝送路を介
して前記フレームが与えられたときには該フレー
ムを自局のクロツクに同期させて前記ループ状伝
送路を介して後方の局に送出し、前方の局から前
記ループ状伝送路を介して前記フレームが与えら
れていないときには自局で生成した予め定めたパ
ターンを自局のクロツクに同期させて前記ループ
状伝送路を介して後方の局に送出することを特徴
とするデータ伝送方式。 ２ 前方の局からの前記フレームが自局宛である
ときには、各局は、該フレームの後方の局への送
出は行わずに前記予め定めたパターンを自局のク
ロツクに同期させて前記後方の局に送出すること
を特徴とする特許請求の範囲第１項記載のデータ
伝送方式。 ３ 前方の局からの前記フレームが自局が送出し
たフレームであるときには、各局は、該フレーム
の後方の局への送出は行わずに前記予め定めたパ
ターンを自局のクロツクに同期させて前記後方の
局に送出することを特徴とする特許請求の範囲第
１項記載のデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122122A JPS6014551A (ja) | 1983-07-05 | 1983-07-05 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122122A JPS6014551A (ja) | 1983-07-05 | 1983-07-05 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6014551A JPS6014551A (ja) | 1985-01-25 |
| JPH0514455B2 true JPH0514455B2 (ja) | 1993-02-25 |
Family
ID=14828159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58122122A Granted JPS6014551A (ja) | 1983-07-05 | 1983-07-05 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014551A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086946A (ja) * | 1983-10-18 | 1985-05-16 | Yokogawa Hokushin Electric Corp | ル−プ形デ−タ通信システム |
| JPH02161849A (ja) * | 1988-12-14 | 1990-06-21 | Nec Corp | データ伝送方式 |
| US6070482A (en) * | 1997-04-21 | 2000-06-06 | Nidec Copal Corporation | Gear module |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623053A (en) * | 1979-08-01 | 1981-03-04 | Hitachi Ltd | Communication system of loop shape |
-
1983
- 1983-07-05 JP JP58122122A patent/JPS6014551A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6014551A (ja) | 1985-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0424774B1 (en) | Clock distribution system and technique | |
| US5258999A (en) | Circuit and method for receiving and transmitting control and status information | |
| UA48218C2 (uk) | Спосіб передачі даних у мережі синхронної цифрової ієрархії (sdh) та мережа sdh | |
| JPH02226926A (ja) | 多重チャネルｐｃｍタイプのリング上にｈｄｌｃフレームを伝送するためのシステム | |
| CA2084364C (en) | Synchronous circuit | |
| EP0485021B1 (en) | Elastic buffer | |
| US4558455A (en) | Data transmission system | |
| US4746918A (en) | Split bus system interface | |
| JPH0514455B2 (ja) | ||
| US6002733A (en) | Universal asynchronous receiver and transmitter | |
| US20020085570A1 (en) | Frame communication system | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| JPS60226249A (ja) | デ−タ伝送方式 | |
| JP3044096B2 (ja) | データ乗換回路 | |
| JP3092314B2 (ja) | データ中継装置 | |
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| EP0535435A2 (en) | A circuit and method for receiving and transmitting control and status information | |
| JP3990064B2 (ja) | パス監視方法およびパス監視回路 | |
| JPH07303113A (ja) | 光変換中継通信装置 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JPH037172B2 (ja) | ||
| KR100208280B1 (ko) | 선입선출 제어부를 갖는 데이터 전송 장치 | |
| JP3039135B2 (ja) | データ中継装置 | |
| KR100299854B1 (ko) | 멀티드롭통신시스템의송신중재장치 | |
| KR920001548B1 (ko) | 북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 장치 및 방법 |