JPH05144814A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH05144814A JPH05144814A JP3045338A JP4533891A JPH05144814A JP H05144814 A JPH05144814 A JP H05144814A JP 3045338 A JP3045338 A JP 3045338A JP 4533891 A JP4533891 A JP 4533891A JP H05144814 A JPH05144814 A JP H05144814A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- passivation
- opening
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 アルミニウム膜と高融点金属膜と金属膜とを
形成し、金属膜をパターニング後、保護膜を形成し、さ
らに高融点金属膜とアルミニウム膜とをパターニング
し、その後パシベーション膜開口部内の保護膜を除去
し、突起電極を形成する。 【効果】 パシベーション膜にクラックが発生せず、信
頼性の高い半導体集積回路装置が得られる。
形成し、金属膜をパターニング後、保護膜を形成し、さ
らに高融点金属膜とアルミニウム膜とをパターニング
し、その後パシベーション膜開口部内の保護膜を除去
し、突起電極を形成する。 【効果】 パシベーション膜にクラックが発生せず、信
頼性の高い半導体集積回路装置が得られる。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路装置の入
出力電極に突起電極を形成するための製造方法に関す
る。
出力電極に突起電極を形成するための製造方法に関す
る。
【0002】
【従来の技術】半導体集積回路装置の入出力電極にハン
ダからなる突起電極を形成し、このハンダを溶融して基
板の導体パターンに半導体集積回路を接合し電気的導通
と機械的接合を行う、いわゆるフリップチップ法があ
る。このフリップチップ法における突起電極の従来技術
として、たとえば特開昭63ー81951号公報に記載
されているものがある。この突起電極を図3の断面図に
示す。
ダからなる突起電極を形成し、このハンダを溶融して基
板の導体パターンに半導体集積回路を接合し電気的導通
と機械的接合を行う、いわゆるフリップチップ法があ
る。このフリップチップ法における突起電極の従来技術
として、たとえば特開昭63ー81951号公報に記載
されているものがある。この突起電極を図3の断面図に
示す。
【0003】所定の能動素子や受動素子を形成した半導
体基板11の酸化シリコン膜29上に配線膜13を形成
し、この配線膜13をパターニングする。さらにこのパ
ターニングした配線膜13上の全面にパシベーション膜
19を形成し、入出力電極である配線膜13に対応した
領域のパシベーション膜19に開口部21を設け、配線
膜13を露出させる。さらに開口部21を含む全面に突
起電極23を構成するハンダと濡れ性の良い金属膜15
として、たとえば銅(Cu)を全面に設ける。その後、
金属膜15をパターニングすることにより開口部21と
この開口部21近傍のパシベーション膜19上とに金属
膜15を形成する。その後このパターニングした金属膜
15上にハンダからなる突起電極23を形成する。
体基板11の酸化シリコン膜29上に配線膜13を形成
し、この配線膜13をパターニングする。さらにこのパ
ターニングした配線膜13上の全面にパシベーション膜
19を形成し、入出力電極である配線膜13に対応した
領域のパシベーション膜19に開口部21を設け、配線
膜13を露出させる。さらに開口部21を含む全面に突
起電極23を構成するハンダと濡れ性の良い金属膜15
として、たとえば銅(Cu)を全面に設ける。その後、
金属膜15をパターニングすることにより開口部21と
この開口部21近傍のパシベーション膜19上とに金属
膜15を形成する。その後このパターニングした金属膜
15上にハンダからなる突起電極23を形成する。
【0004】
【発明が解決しようとする課題】図3に示す従来技術に
おける突起電極23は、パシベーション膜19の開口部
21とこのパシベーション膜19とに跨るように金属膜
15を形成し、この金属膜15上に突起電極23を形成
している。
おける突起電極23は、パシベーション膜19の開口部
21とこのパシベーション膜19とに跨るように金属膜
15を形成し、この金属膜15上に突起電極23を形成
している。
【0005】このため金属膜15とパシベーション膜1
9との熱膨張係数の差、および応力により、繰り返し応
力が発生し、突起電極23近傍のパシベーション膜19
にクラックが発生する。そしてこのクラックを介して水
分がパシベーション膜19下に侵入して、配線膜13に
腐食が発生し、この配線膜13が断線する。
9との熱膨張係数の差、および応力により、繰り返し応
力が発生し、突起電極23近傍のパシベーション膜19
にクラックが発生する。そしてこのクラックを介して水
分がパシベーション膜19下に侵入して、配線膜13に
腐食が発生し、この配線膜13が断線する。
【0006】なおパシベーション膜19の開口部21と
パシベーション膜19とに跨るように金属膜15を形成
しているのは、金属膜15のパターニング工程における
マスク合わせに余裕を持たせるためである。
パシベーション膜19とに跨るように金属膜15を形成
しているのは、金属膜15のパターニング工程における
マスク合わせに余裕を持たせるためである。
【0007】上述の課題を解決して、突起電極近傍のパ
シベーション膜にクラックの発生を防止して、信頼性の
高い半導体集積回路装置を得ることが可能な製造方法を
提供することが本発明の目的である。
シベーション膜にクラックの発生を防止して、信頼性の
高い半導体集積回路装置を得ることが可能な製造方法を
提供することが本発明の目的である。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体集積回路装置の製造方法は下
記記載の工程を採用する。 半導体基板上の全面に配線
膜と金属膜とを順次形成し、ホトエッチングによりこの
金属膜をパターニングする工程と、全面に保護膜を形成
し、ホトエッチングによりこの保護膜をパターニングす
る工程と、配線膜をホトエッチングによりパターニング
する工程と、全面にパシベーション膜を形成し、ホトエ
ッチングによりこのパシベーション膜に開口部を形成
し、この開口部内の保護膜を除去し、突起電極を形成す
る工程とを有する。
に、本発明における半導体集積回路装置の製造方法は下
記記載の工程を採用する。 半導体基板上の全面に配線
膜と金属膜とを順次形成し、ホトエッチングによりこの
金属膜をパターニングする工程と、全面に保護膜を形成
し、ホトエッチングによりこの保護膜をパターニングす
る工程と、配線膜をホトエッチングによりパターニング
する工程と、全面にパシベーション膜を形成し、ホトエ
ッチングによりこのパシベーション膜に開口部を形成
し、この開口部内の保護膜を除去し、突起電極を形成す
る工程とを有する。
【0009】
【実施例】以下図面を用いて本発明の実施例を説明す
る。図1は本発明における突起電極の形成方法を工程順
に示す断面図である。
る。図1は本発明における突起電極の形成方法を工程順
に示す断面図である。
【0010】まず図1( a) に示すように、所定の受動
素子や能動素子を形成した半導体基板11上に絶縁膜で
ある酸化シリコン膜29を形成する。その後、酸化シリ
コン膜29上に、アルミニウム膜25と、タングステ
ン、モリブデン、チタニウム、あるいはタンタル等の高
融点金属膜27と、金属膜15としてたとえば銅とを、
スパッタリング装置を用いて連続して形成する。このア
ルミニウム膜25と高融点金属膜27とを配線膜13と
し、この配線膜13が素子間の配線と入出力電極とを構
成する。アルミニウム膜25の膜厚は600nmとし、高
融点金属膜27の膜厚は200nmとし、さらに金属膜1
5の膜厚は4〜6μmとする。このアルミニウム膜25
には、シリコンを数%程度添加しても良い。
素子や能動素子を形成した半導体基板11上に絶縁膜で
ある酸化シリコン膜29を形成する。その後、酸化シリ
コン膜29上に、アルミニウム膜25と、タングステ
ン、モリブデン、チタニウム、あるいはタンタル等の高
融点金属膜27と、金属膜15としてたとえば銅とを、
スパッタリング装置を用いて連続して形成する。このア
ルミニウム膜25と高融点金属膜27とを配線膜13と
し、この配線膜13が素子間の配線と入出力電極とを構
成する。アルミニウム膜25の膜厚は600nmとし、高
融点金属膜27の膜厚は200nmとし、さらに金属膜1
5の膜厚は4〜6μmとする。このアルミニウム膜25
には、シリコンを数%程度添加しても良い。
【0011】さらにその後、全面に感光性樹脂(図示せ
ず)を回転塗布法により形成し、所定のホトマスクを用
いて露光し、さらに現像処理をして、感光性樹脂をパタ
ーニングし、さらにこのパターニングした感光性樹脂を
エッチングマスクとして金属膜15をエッチングする、
いわゆるホトエッチングにより金属膜15をパターニン
グする。金属膜15のエッチングは、ドライエッチン
グ、あるいはウェットエッチングにより行う。この金属
膜15のエッチングのとき、高融点金属膜27はこの高
融点金属膜27下のアルミニウム膜25がエッチングさ
れないよう、エッチングバリア膜としての役割を持つ。
ず)を回転塗布法により形成し、所定のホトマスクを用
いて露光し、さらに現像処理をして、感光性樹脂をパタ
ーニングし、さらにこのパターニングした感光性樹脂を
エッチングマスクとして金属膜15をエッチングする、
いわゆるホトエッチングにより金属膜15をパターニン
グする。金属膜15のエッチングは、ドライエッチン
グ、あるいはウェットエッチングにより行う。この金属
膜15のエッチングのとき、高融点金属膜27はこの高
融点金属膜27下のアルミニウム膜25がエッチングさ
れないよう、エッチングバリア膜としての役割を持つ。
【0012】次に図1( b) に示すように、全面にアル
ミニウム、錫等の金属材料、あるいは二酸化シリコン、
窒化シリコン等の絶縁性材料からなる保護膜17を形成
する。この保護膜17の厚さは、100nm程度とする。
保護膜17の形成方法は、この保護膜17が金属材料で
あれば真空蒸着法で行い、保護膜17が絶縁性材料であ
れば化学気相成長法で行う。その後、保護膜17をホト
エッチングによりパターニングして、保護膜17を金属
膜15上に形成する。保護膜17のパターニングは、ウ
ェットエッチングあるいはドライエッチングで行う。
ミニウム、錫等の金属材料、あるいは二酸化シリコン、
窒化シリコン等の絶縁性材料からなる保護膜17を形成
する。この保護膜17の厚さは、100nm程度とする。
保護膜17の形成方法は、この保護膜17が金属材料で
あれば真空蒸着法で行い、保護膜17が絶縁性材料であ
れば化学気相成長法で行う。その後、保護膜17をホト
エッチングによりパターニングして、保護膜17を金属
膜15上に形成する。保護膜17のパターニングは、ウ
ェットエッチングあるいはドライエッチングで行う。
【0013】次に図1( c) に示すように、アルミニウ
ム膜25と高融点金属膜27とからなる配線膜13をホ
トエッチングによりパターニングする。この配線膜13
のエッチングはドライエッチング、あるいはウェットエ
ッチング、もしくはウェットエッチングとドライエッチ
ングの組み合わせにより行う。
ム膜25と高融点金属膜27とからなる配線膜13をホ
トエッチングによりパターニングする。この配線膜13
のエッチングはドライエッチング、あるいはウェットエ
ッチング、もしくはウェットエッチングとドライエッチ
ングの組み合わせにより行う。
【0014】次に図1( d) に示すように、窒化シリコ
ン、あるいはリンを添加した酸化シリコンからなるパシ
ベーション膜19を化学気相成長法により全面に形成す
る。このパシベーション膜19の膜厚は1μm程度とす
る。その後ホトエッチングにより、パシベーション膜1
9をパターニングして、保護膜17上に開口部21を有
するパシベーション膜19を形成する。
ン、あるいはリンを添加した酸化シリコンからなるパシ
ベーション膜19を化学気相成長法により全面に形成す
る。このパシベーション膜19の膜厚は1μm程度とす
る。その後ホトエッチングにより、パシベーション膜1
9をパターニングして、保護膜17上に開口部21を有
するパシベーション膜19を形成する。
【0015】その後、この開口部21内の保護膜17を
エッチングにより除去して、金属膜15を露出させる。
その後、パシベーション膜19の開口部21位置に対応
した開口を有する金属製マスクを半導体基板11上に配
置して、真空蒸着法によって開口部21内の金属膜15
上にハンダを形成する。形成するハンダの膜厚は形成す
る突起電極23の大きさにより調整する。その後、加熱
処理を行い、ハンダを溶融してハンダを丸めて、ハンダ
からなる突起電極23を形成し、突起電極23を有する
半導体集積回路装置を得る。
エッチングにより除去して、金属膜15を露出させる。
その後、パシベーション膜19の開口部21位置に対応
した開口を有する金属製マスクを半導体基板11上に配
置して、真空蒸着法によって開口部21内の金属膜15
上にハンダを形成する。形成するハンダの膜厚は形成す
る突起電極23の大きさにより調整する。その後、加熱
処理を行い、ハンダを溶融してハンダを丸めて、ハンダ
からなる突起電極23を形成し、突起電極23を有する
半導体集積回路装置を得る。
【0016】次に図2の断面図を使用して本発明の他の
実施例における突起電極の形成方法を説明する。半導体
基板11の酸化シリコン膜29上にアルミニウム膜25
と高融点金属膜27と金属膜15とを連続して形成し、
その後、金属膜15をホトエッチングによりパターニン
グし、さらに保護膜17を形成し、高融点金属膜27と
アルミニウム膜25とをホトエッチングによりパターニ
ングして配線膜13を形成し、さらにその後、全面にパ
シベーション膜19を形成し、ホトエッチングによりパ
シベーション膜19に開口部21を形成する工程は、図
1を用いて説明した方法と同様の製造方法により行う。
実施例における突起電極の形成方法を説明する。半導体
基板11の酸化シリコン膜29上にアルミニウム膜25
と高融点金属膜27と金属膜15とを連続して形成し、
その後、金属膜15をホトエッチングによりパターニン
グし、さらに保護膜17を形成し、高融点金属膜27と
アルミニウム膜25とをホトエッチングによりパターニ
ングして配線膜13を形成し、さらにその後、全面にパ
シベーション膜19を形成し、ホトエッチングによりパ
シベーション膜19に開口部21を形成する工程は、図
1を用いて説明した方法と同様の製造方法により行う。
【0017】次に図2( a) に示すように、パシベーシ
ョン膜19に形成した開口部21内の保護膜17を、エ
ッチングにより除去して金属膜15を露出させる。その
後、全面に共通電極膜31を真空蒸着法により形成す
る。この共通電極膜31は、金属膜15側からアルミニ
ウムとクロムと銅との積層膜で構成する。共通電極膜3
1を構成するそれぞれの被膜の膜厚は、アルミニウムは
1μm、クロムは50nm、銅は5μm程度とする。
ョン膜19に形成した開口部21内の保護膜17を、エ
ッチングにより除去して金属膜15を露出させる。その
後、全面に共通電極膜31を真空蒸着法により形成す
る。この共通電極膜31は、金属膜15側からアルミニ
ウムとクロムと銅との積層膜で構成する。共通電極膜3
1を構成するそれぞれの被膜の膜厚は、アルミニウムは
1μm、クロムは50nm、銅は5μm程度とする。
【0018】次に図2( b) に示すように、メッキレジ
スト33として、たとえば感光性を有するドライフィル
ム全面に形成する。このメッキレジスト33の厚さは、
次工程で形成する突起電極の大きさにより調整する。メ
ッキレジスト33を所定のホトマスクを用いて露光し、
現像処理を行い、メッキレジスト33に開口を設ける。
このメッキレジスト33の開口の大きさは、パシベーシ
ョン膜19の開口部21の大きさと同じか、あるいはや
や小さくする。その後共通電極膜31を電極としてメッ
キ法により、メッキレジスト33の開口内にハンダから
なる突起電極23を形成する。
スト33として、たとえば感光性を有するドライフィル
ム全面に形成する。このメッキレジスト33の厚さは、
次工程で形成する突起電極の大きさにより調整する。メ
ッキレジスト33を所定のホトマスクを用いて露光し、
現像処理を行い、メッキレジスト33に開口を設ける。
このメッキレジスト33の開口の大きさは、パシベーシ
ョン膜19の開口部21の大きさと同じか、あるいはや
や小さくする。その後共通電極膜31を電極としてメッ
キ法により、メッキレジスト33の開口内にハンダから
なる突起電極23を形成する。
【0019】次に図2( c) に示すように、メッキレジ
スト33を除去し、さらにその後、突起電極23をマス
クとして共通電極膜31を、エッチングガスを用いる乾
式エッチング、すなわちドライエッチングより、突起電
極23が形成されていない領域の共通電極膜31を除去
する。その後、加熱処理を行って、ハンダを溶融するこ
とによりハンダを丸めて、突起電極23を有する半導体
集積回路装置を得る。
スト33を除去し、さらにその後、突起電極23をマス
クとして共通電極膜31を、エッチングガスを用いる乾
式エッチング、すなわちドライエッチングより、突起電
極23が形成されていない領域の共通電極膜31を除去
する。その後、加熱処理を行って、ハンダを溶融するこ
とによりハンダを丸めて、突起電極23を有する半導体
集積回路装置を得る。
【0020】本発明においては、パシベーション膜19
の開口部21内に突起電極23を形成しているので、突
起電極23近傍のパシベーション膜19には、熱膨張係
数の差や応力に起因するクラックは発生しない。したが
って配線膜13に断線は発生せず、信頼性の高い半導体
集積回路装置が得られる。なお突起電極23の一部がパ
シベーション膜19上に形成されても、突起電極23と
パシベーション膜19との間には、接着力がないので、
パシベーション膜19には応力が加わらず、クラックの
発生はない。
の開口部21内に突起電極23を形成しているので、突
起電極23近傍のパシベーション膜19には、熱膨張係
数の差や応力に起因するクラックは発生しない。したが
って配線膜13に断線は発生せず、信頼性の高い半導体
集積回路装置が得られる。なお突起電極23の一部がパ
シベーション膜19上に形成されても、突起電極23と
パシベーション膜19との間には、接着力がないので、
パシベーション膜19には応力が加わらず、クラックの
発生はない。
【0021】さらに配線膜13と金属膜15とを同一真
空装置内で連続して形成するため、金属膜15と配線膜
13との密着性が高く、そのうえ金属膜15と配線膜1
3との接触抵抗が低くなる。
空装置内で連続して形成するため、金属膜15と配線膜
13との密着性が高く、そのうえ金属膜15と配線膜1
3との接触抵抗が低くなる。
【0022】さらに金属膜15上に保護膜17を設け、
突起電極23の形成直前に、突起電極23を形成する領
域の金属膜15上の保護膜17を除去している。このた
め金属膜15表面の酸化膜の発生を抑えることが可能と
なり、突起電極23と金属膜15との密着性が良くな
り、高信頼性の半導体集積回路装置が得られる。
突起電極23の形成直前に、突起電極23を形成する領
域の金属膜15上の保護膜17を除去している。このた
め金属膜15表面の酸化膜の発生を抑えることが可能と
なり、突起電極23と金属膜15との密着性が良くな
り、高信頼性の半導体集積回路装置が得られる。
【0023】さらに配線膜13をアルミニウム膜25と
高融点金属膜27との積層膜で構成している。したがっ
て配線膜13形成後の加熱処理やストレスに起因するア
ルミニウム膜25のヒロック、およびマイグレーション
の発生を高融点金属膜27によって防止することができ
る。
高融点金属膜27との積層膜で構成している。したがっ
て配線膜13形成後の加熱処理やストレスに起因するア
ルミニウム膜25のヒロック、およびマイグレーション
の発生を高融点金属膜27によって防止することができ
る。
【0024】金属膜15の形成は、全部の厚さについて
スパッタリング法で形成しても良いが、たとえば厚さ1
μm程度をスパッタリング法で形成し、その後メッキ法
により金属膜15を形成しても良い。さらに図2を用い
て説明した実施例における共通電極膜31の最上層の銅
も、真空蒸着法により、厚さ1μm程度形成し、その後
メッキ法により銅を形成しても良い。
スパッタリング法で形成しても良いが、たとえば厚さ1
μm程度をスパッタリング法で形成し、その後メッキ法
により金属膜15を形成しても良い。さらに図2を用い
て説明した実施例における共通電極膜31の最上層の銅
も、真空蒸着法により、厚さ1μm程度形成し、その後
メッキ法により銅を形成しても良い。
【0025】金属膜15として銅を用いる例で説明した
が、ハンダとの濡れ性の良い材料であれば銅以外でも適
用可能である。
が、ハンダとの濡れ性の良い材料であれば銅以外でも適
用可能である。
【0026】
【発明の効果】以上の説明で明らかなように、本発明の
突起電極の製造方法によれば、パシベーション膜の開口
部内に突起電極を形成しているので、パシベーション膜
にクラックは発生せず、信頼性の高い半導体集積回路装
置が得られる。
突起電極の製造方法によれば、パシベーション膜の開口
部内に突起電極を形成しているので、パシベーション膜
にクラックは発生せず、信頼性の高い半導体集積回路装
置が得られる。
【図1】本発明の実施例における半導体集積回路装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図2】本発明の他の実施例における半導体集積回路装
置の製造方法を工程順に示す断面図である。
置の製造方法を工程順に示す断面図である。
【図3】従来例における半導体集積回路装置を示す断面
図である。
図である。
13 配線膜 15 金属膜 17 保護膜 19 パシベーション膜 23 突起電極
Claims (1)
- 【請求項1】 半導体基板上の全面に配線膜と金属膜と
を順次形成し、ホトエッチングにより該金属膜をパター
ニングする工程と、全面に保護膜を形成し、ホトエッチ
ングにより該保護膜をパターニングする工程と、前記配
線膜をホトエッチングによりパターニングする工程と、
全面にパシベーション膜を形成し、ホトエッチングによ
り該パシベーション膜に開口部を形成し、該開口部内の
前記保護膜を除去し、突起電極を形成する工程とを有す
ることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045338A JPH05144814A (ja) | 1991-02-19 | 1991-02-19 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045338A JPH05144814A (ja) | 1991-02-19 | 1991-02-19 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144814A true JPH05144814A (ja) | 1993-06-11 |
Family
ID=12716511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045338A Pending JPH05144814A (ja) | 1991-02-19 | 1991-02-19 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144814A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100369483B1 (ko) * | 1995-12-29 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
-
1991
- 1991-02-19 JP JP3045338A patent/JPH05144814A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100369483B1 (ko) * | 1995-12-29 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| CN101211798B (zh) | 焊料凸块结构及其制作方法 | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| US20060076677A1 (en) | Resist sidewall spacer for C4 BLM undercut control | |
| US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
| US6372545B1 (en) | Method for under bump metal patterning of bumping process | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JP2000133667A (ja) | 突起電極の形成方法 | |
| US6544904B1 (en) | Method of manufacturing semiconductor device | |
| JPS59117135A (ja) | 半導体装置の製造方法 | |
| JP2003068856A (ja) | ヒューズ素子、半導体装置及びその製造方法 | |
| JPH05144814A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| JP2659285B2 (ja) | 半導体装置の製造方法 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0574773A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPH05102160A (ja) | 半導体装置およびその製造方法 |