JPH05144821A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05144821A JPH05144821A JP3098724A JP9872491A JPH05144821A JP H05144821 A JPH05144821 A JP H05144821A JP 3098724 A JP3098724 A JP 3098724A JP 9872491 A JP9872491 A JP 9872491A JP H05144821 A JPH05144821 A JP H05144821A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- substrate
- solder
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 フリップチップ接続におけるバンプの半田ぐ
われを防止する。 【構成】 半導体基板１１の一面にアルミニウム電極１
２を形成する。半導体基板１１上でかつアルミニウム電
極１２に接続したバンプ１５を形成する。バンプ１５を
耐半田性の高いニッケルやパラジウム等でメッキ層１６
で覆った。
われを防止する。 【構成】 半導体基板１１の一面にアルミニウム電極１
２を形成する。半導体基板１１上でかつアルミニウム電
極１２に接続したバンプ１５を形成する。バンプ１５を
耐半田性の高いニッケルやパラジウム等でメッキ層１６
で覆った。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】この発明はフリップチップ法によ
り半導体回路素子を基板に実装する半導体装置に関す
る。
り半導体回路素子を基板に実装する半導体装置に関す
る。
【０００３】
【従来の技術】近年電子機器の小型、軽量、薄型化にと
もない集積回路化した半導体素子の実装も薄型で高密度
のもが要求されて来ている。これらの半導体素子を実装
する技術としてはワイヤボンディング、フィルムキャリ
ア（ＴＡＢ）、フリップチップ等が実用化されている。
中でも半導体のチップに直接バンプを固着し、この面を
プリント基板を対向させた格好とバンプと基板とを半田
付けするフリップチップは接続用リードを介さずに住む
ため、他の手段では不可能な高密度の多端子化が可能と
なる。
もない集積回路化した半導体素子の実装も薄型で高密度
のもが要求されて来ている。これらの半導体素子を実装
する技術としてはワイヤボンディング、フィルムキャリ
ア（ＴＡＢ）、フリップチップ等が実用化されている。
中でも半導体のチップに直接バンプを固着し、この面を
プリント基板を対向させた格好とバンプと基板とを半田
付けするフリップチップは接続用リードを介さずに住む
ため、他の手段では不可能な高密度の多端子化が可能と
なる。
【０００４】図２は従来のフリップチップ法による半導
体素子の実装を説明するものである。 図２（ａ）にお
いて、半導体素子２１上に接続用のアルミニウム電極２
２とガラスによるパッシペーション膜２３を一体形成す
る。次に図２（ｂ）に示すように、アルミニウム電極２
２上に金ワイヤ２４を用いたボールボンディング法によ
り、電極にワイヤを付着しバンプ２５ａ形成する第１ボ
ンディングを行う。続いて図２（ｃ）に示すようにバン
プ２５ａ上にさらにバンプ２５ｂからワイヤを切り離し
高さも揃えた第２ボンディングを行うことによって図２
（ｄ），（ｅ）に示すように金バンプ２５を形成する。
次に図２（ｆ）に示すようにアルミナ等の基板２６上に
銅厚膜等の配線パターン２７を形成し、半導体素子２１
との接続部に半田ペースト層２８をスクリーン印刷法等
により形成する。図２（ｇ）に示すように基板２６上に
半導体素子２１をマウントし、図２（ｈ）に示すように
リフロー半田付により両者の接続を行う。
体素子の実装を説明するものである。 図２（ａ）にお
いて、半導体素子２１上に接続用のアルミニウム電極２
２とガラスによるパッシペーション膜２３を一体形成す
る。次に図２（ｂ）に示すように、アルミニウム電極２
２上に金ワイヤ２４を用いたボールボンディング法によ
り、電極にワイヤを付着しバンプ２５ａ形成する第１ボ
ンディングを行う。続いて図２（ｃ）に示すようにバン
プ２５ａ上にさらにバンプ２５ｂからワイヤを切り離し
高さも揃えた第２ボンディングを行うことによって図２
（ｄ），（ｅ）に示すように金バンプ２５を形成する。
次に図２（ｆ）に示すようにアルミナ等の基板２６上に
銅厚膜等の配線パターン２７を形成し、半導体素子２１
との接続部に半田ペースト層２８をスクリーン印刷法等
により形成する。図２（ｇ）に示すように基板２６上に
半導体素子２１をマウントし、図２（ｈ）に示すように
リフロー半田付により両者の接続を行う。
【０００５】しかしながら、金バンプ２５がリフロー半
田付時に半田ぐわれを起こし、接続不良が生じるという
問題があった。
田付時に半田ぐわれを起こし、接続不良が生じるという
問題があった。
【０００６】
【発明が解決しようとする課題】従来のフリップチップ
法においては、金バンプの半田ぐわれに起因した接続不
良が生じる問題があった。
法においては、金バンプの半田ぐわれに起因した接続不
良が生じる問題があった。
【０００７】この発明は上記問題点を解決するために、
半田ぐわれの少ないバンプ構造とした半導体取付け装置
を提供するものである。
半田ぐわれの少ないバンプ構造とした半導体取付け装置
を提供するものである。
【０００８】［発明の構成］
【０００９】
【課題を解決するための手段】この発明は半導体基板の
一主面に形成したアルミニウム電極および上記半導体基
板の上に設けるとともに上記アルミニウム電極に接続す
るバンプを備え、上記バンプを耐半田性の高い金属材料
で覆ったものである。
一主面に形成したアルミニウム電極および上記半導体基
板の上に設けるとともに上記アルミニウム電極に接続す
るバンプを備え、上記バンプを耐半田性の高い金属材料
で覆ったものである。
【００１０】
【作用】上記した手段により耐半田性の高い金属材料は
金バンプの半田ぐわれを押え、狭ピッチでオープンやシ
ョートのない信頼性の高い接続が可能となる。
金バンプの半田ぐわれを押え、狭ピッチでオープンやシ
ョートのない信頼性の高い接続が可能となる。
【００１１】
【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１２】図１はこの発明の一実施例を示すものであ
る。図１（ａ）において、半導体素子１０のシリコン基
板上に接続用のアルミニウム電極１１をガラスのパッシ
ベーション膜１２を一体形成する。次に図１（ｂ）に示
すようにアルミニウム電極１１上に金ワイヤ１３を用い
たボールボンディング法により、電極にワイヤを付着
し、バンプ１４ａ形成する第１ボンディングを行う。続
いて図１（ｃ）に示すように第１ボンディング上にさら
にバンプ１４ｂを形成するとともにバンプ１４ｂから金
ワイヤ１３を切り離し高さも揃えた第２ボンディングを
行うことによって、図１（ｄ），（ｅ）に示すバンプ１
５を形成する。
る。図１（ａ）において、半導体素子１０のシリコン基
板上に接続用のアルミニウム電極１１をガラスのパッシ
ベーション膜１２を一体形成する。次に図１（ｂ）に示
すようにアルミニウム電極１１上に金ワイヤ１３を用い
たボールボンディング法により、電極にワイヤを付着
し、バンプ１４ａ形成する第１ボンディングを行う。続
いて図１（ｃ）に示すように第１ボンディング上にさら
にバンプ１４ｂを形成するとともにバンプ１４ｂから金
ワイヤ１３を切り離し高さも揃えた第２ボンディングを
行うことによって、図１（ｄ），（ｅ）に示すバンプ１
５を形成する。
【００１３】次に図１（ｆ）に示すように無電界メッキ
によりバンプ１５を完全に覆うようにニッケル、パラジ
ウム等のメッキ層１６を形成する。図１（ｇ）におい
て、アルミナ等の基板１７上に銅厚膜等により配線パタ
ーン１８を形成する。そして半導体素子１０との接続部
に半田ペースト層１９をスクリーン印刷法により形成す
る。図１（ｈ）において、半導体素子１０を基板１７上
にマウントし、図１（ｉ）に示すようにリフロー半田付
けにより両者の接続を行う。
によりバンプ１５を完全に覆うようにニッケル、パラジ
ウム等のメッキ層１６を形成する。図１（ｇ）におい
て、アルミナ等の基板１７上に銅厚膜等により配線パタ
ーン１８を形成する。そして半導体素子１０との接続部
に半田ペースト層１９をスクリーン印刷法により形成す
る。図１（ｈ）において、半導体素子１０を基板１７上
にマウントし、図１（ｉ）に示すようにリフロー半田付
けにより両者の接続を行う。
【００１４】バリアとなるメッキ層１６はバンプ１５を
半田のくわれから防ぐことができ、オープン、ショート
のない信頼性の高い接続を可能とすることができる。
半田のくわれから防ぐことができ、オープン、ショート
のない信頼性の高い接続を可能とすることができる。
【００１５】
【発明の効果】以上記載したようにこの発明の半導体装
置によれば、フリップチップ接続におけるバンプの半田
ぐわれを防止することができ、オープン、ショートのな
い信頼性の高い接続を行なうことができる。
置によれば、フリップチップ接続におけるバンプの半田
ぐわれを防止することができ、オープン、ショートのな
い信頼性の高い接続を行なうことができる。
【図１】この発明の一実施例を示す断面図である。
【図２】従来の断面図である。
１２………アルミニウム電極 １５………バンプ １６………メッキ層
Claims (3)
- 【請求項１】 半導体基板の一面に形成したアルミニウ
ム電極を、上記半導体基板の上に設けるとともに上記ア
ルミニウム電極に接続したバンプと、 上記半導体基板の上に設けるとともに上記アルミニウム
電極に接続したバンプと、 上記バンプを耐半田性の高い金属材料が覆う手段とから
なることを特徴とすることを特徴とする半導体装置。 - 【請求項２】 半導体基板の一面にアルミニウム電極を
形成する第１の工程と、 上記半導体基板上及び上記アルミニウム電極にバンプを
接続する第２の工程と、上記バンプを耐半田性の高い金
属材料で覆う第３の工程とからなることを特徴とする半
導体装置。 - 【請求項３】 バンプを覆う耐半田性の高い金属材料は
ニッケル、パラジウム等のメッキ層であることを特徴と
する請求項１または２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098724A JPH05144821A (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098724A JPH05144821A (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144821A true JPH05144821A (ja) | 1993-06-11 |
Family
ID=14227471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3098724A Withdrawn JPH05144821A (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144821A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
| US6452280B1 (en) | 1996-03-06 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Flip chip semiconductor apparatus with projecting electrodes and method for producing same |
| SG96200A1 (en) * | 2000-02-18 | 2003-05-23 | Hitachi Ltd | Semiconductor integrated circuit device and method of manufacturing the same |
| US7969004B2 (en) | 2007-10-05 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
| CN106298557A (zh) * | 2015-05-22 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种基于Au/In等温凝固的低温键合方法 |
-
1991
- 1991-04-30 JP JP3098724A patent/JPH05144821A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
| US6452280B1 (en) | 1996-03-06 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Flip chip semiconductor apparatus with projecting electrodes and method for producing same |
| SG96200A1 (en) * | 2000-02-18 | 2003-05-23 | Hitachi Ltd | Semiconductor integrated circuit device and method of manufacturing the same |
| US7969004B2 (en) | 2007-10-05 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
| CN106298557A (zh) * | 2015-05-22 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种基于Au/In等温凝固的低温键合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US6319751B1 (en) | Bumpless flip chip assembly with solder via | |
| US5757071A (en) | C4 substrate contact pad which has a layer of Ni-B plating | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| US5891756A (en) | Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby | |
| JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| US6414374B2 (en) | Semiconductor device including edge bond pads and methods | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US6344234B1 (en) | Method for forming reflowed solder ball with low melting point metal cap | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| US6596620B2 (en) | BGA substrate via structure | |
| US5801449A (en) | Process and substrate for connecting an integrated circuit to another substrate by means of balls | |
| US6148512A (en) | Method for attaching an electronic device | |
| JPH05144821A (ja) | 半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH10178144A (ja) | Ｂｇａ型電子部品の同軸電極構造 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2918087B2 (ja) | 半導体チップ搭載用多層配線基板 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH06318666A (ja) | セラミックパッケージ | |
| JP2003347498A (ja) | 電子部品装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |