JPH0864635A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0864635A
JPH0864635A JP6195564A JP19556494A JPH0864635A JP H0864635 A JPH0864635 A JP H0864635A JP 6195564 A JP6195564 A JP 6195564A JP 19556494 A JP19556494 A JP 19556494A JP H0864635 A JPH0864635 A JP H0864635A
Authority
JP
Japan
Prior art keywords
conductor pattern
semiconductor chip
insulating tape
surface side
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6195564A
Other languages
English (en)
Inventor
Atsushi Fukui
淳 福井
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP6195564A priority Critical patent/JPH0864635A/ja
Publication of JPH0864635A publication Critical patent/JPH0864635A/ja
Priority to US08/757,639 priority patent/US5717252A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ボンディングパッドの狭ピッチ化に際して
も、実装が容易で信頼性の高い半導体装置を提供する。 【構成】 本発明の第１の半導体装置の特徴は、片面に
導体パターン１を形成した絶縁性テープ２すなわちＴＡ
Ｂ基板の導体パターン形成面側に半導体チップ３と金属
基板４とを搭載し、絶縁性テープ２の裏面側に、孔Ｈを
介して表面側の前記導体パターンに接続するように半田
ボール５を配設したことにある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、ＳＢＣ（ソルダボールコネクト）法を用いた半導体
装置の実装に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は、実装基
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、Ｓ
ＢＣ法と指称される、半田ボールを用いて回路基板上に
半導体パッケージを接続する方法が提案されている。こ
の方法によれば、実装基板上の回路パターンに位置決め
を行い、載置して加熱し固着すればよく、実装が容易で
あることから、注目されている。
【０００３】この一例として、図８に示すように、スル
ーホールを有し、両面に回路パターンの形成されたＰＣ
Ｂ基板１０１上に半導体チップ１０２を搭載し、ワイヤ
１０３によって電気的接続を行うとともに、該ＰＣＢ基
板１０１の裏面側にソルダーボール１０４を配設し、表
面側を封止樹脂１０５によって封止してなるいわゆるＰ
ＢＧＡ（Plastic Ball Grid Aray）方式がある。
【０００４】また、他の例として、図９に示すように両
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたス
ルーホールＨを介して裏面にソルダーボール２０４を配
設し、表面側を封止樹脂２０５によって封止してなるい
わゆるＴＢＧＡ（TapeBall Grid Aray ）方式がある。
【０００５】しかしながら、いずれも両面に回路パター
ンの形成されたＰＣＢ基板あるいはＴＡＢ（Tape Autom
ated Bonding）基板を用いているため、コストが高いと
いう問題があった。また、近年ではパッドピッチは７５
μm から６０μm 程度と微細化が進む一方であり、上述
した２つの方式では、ソルダーボールの形成ピッチの微
細化が困難であるため、微細パターンの接続に対応でき
ないという問題もあった。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の方法では、コストが高くまた、ボンディングパッドの
狭ピッチ化に対応するのは困難であるという問題があっ
た。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、ボンディングパッドの狭ピッチ化に際しても、実装
が容易で信頼性の高い半導体装置を提供することを目的
とする。
【０００８】
【課題を解決するための手段】そこで本発明の第１の半
導体装置の特徴は、片面に導体パターンを形成した絶縁
性テープすなわちＴＡＢ基板の導体パターン形成面側に
半導体チップと金属基板とを搭載し、絶縁性テープの裏
面側に、孔を介して表面側の前記導体パターンに接続す
るように半田ボールを配設したことにある。すなわち本
発明の第１の半導体装置は、複数個の孔と、少なくとも
前記孔の開口を覆うように形成された導体パターンとを
表面側に具備した絶縁性テープと、前記絶縁性テープ表
面に固着せしめられ、前記導体パターンと電気的に接続
された半導体チップと、前記絶縁性テープ表面の前記半
導体チップを囲む領域に固着された金属基板と、前記絶
縁性テープの前記孔を介して前記導体パターンに接続せ
しめられ、前記絶縁性テープの裏面側に突出せしめられ
た半田ボールとを具備している。
【０００９】望ましくは、前記半導体チップと前記導体
パターンは、ボンディングワイヤを介して、接合せしめ
られ、前記半導体チップ表面および前記ボンディングワ
イヤは封止樹脂で被覆せしめられている。
【００１０】また望ましくは、前記半導体チップの表面
に形成されたボンディングパッドを介して前記半導体チ
ップは、前記導体パターンに直接接合せしめられてい
る。
【００１１】本発明の第２の半導体装置の特徴は、ＴＡ
Ｂ基板の絶縁性テープのチップ搭載領域に開口を形成
し、この開口内に導体パターンを伸長せしめ、絶縁性テ
ープ面側に金属基板を固着するとともに、この導体パタ
ーンの半導体チップを直接接合し、ＴＡＢ基板の導体パ
ターン形成面側を半導体チップとともに絶縁膜で被覆し
この絶縁膜に形成したスルーホールを介して半田ボール
を導体パターンに接続したことにある。すなわち、裏面
側に導体パターンを具備し、チップ搭載領域に開口を形
成してなる絶縁性テープと、前記絶縁性テープ上から、
前記開口内をボンディングパッドまで伸長せしめられた
導体パターンに、ボンディングパッドを直接接合した半
導体チップと、前記絶縁性テープのチップ搭載面側の前
記半導体チップの周縁部に貼着せしめられた金属基板
と、前記絶縁性テープの裏面側に、半導体チップおよび
前記絶縁性テープを一体的に被覆するように配設された
絶縁膜と、前記絶縁膜に形成されたスルーホールを介し
て前記導体パターンに接続せしめられ、前記絶縁膜表面
に突出せしめられた半田ボールとを具備している。
【００１２】
【作用】本発明によれば、ＴＡＢ基板上の半導体チップ
を囲む領域に金属基板を固着しているため、支持強度が
高く、放熱性が極めて良好である。そして、片面に導体
パターンを形成した絶縁性テープすなわちＴＡＢ基板を
用いて実装しているため、表面と裏面のパターンのマス
ク合わせの必要もなくまた、スルーホールめっきも不要
であり、絶縁性テープあるいはこれを覆う絶縁膜に形成
した孔に半田ボールを充填し、加熱等により導体パター
ン表面に固着するのみでよく、製造が容易かつ高精度で
安価である。
【００１３】望ましくは、ＴＡＢ基板を半導体チップ上
まで延ばし、ダイレクトボンディングによって半導体チ
ップとの電気的接続を達成するようにすれば、実装が極
めて容易となる。また、ＴＡＢ基板と半導体チップとの
接続はワイヤボンディングを用いるようにしてもよい。
【００１４】本発明の第２の半導体装置によれば、ＴＡ
Ｂ基板の絶縁性テープのチップ搭載領域に開口を設け、
この開口内に導体パターンを伸長させ、これを半導体チ
ップに直接接合し、さらにこのＴＡＢ基板の導体パター
ン形成面側を半導体チップとともに絶縁膜で被覆し、絶
縁膜に形成した孔を介して導体パターンに接続する半田
ボールを突出せしめているため、実装が極めて容易で、
信頼性の高いものとなる。
【００１５】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
【００１６】本発明の第１の実施例の半導体装置は図１
に示すように、片面に導体パターン１を形成したポリイ
ミド樹脂からなる絶縁性テープ２からなるＴＡＢ基板
の、導体パターン形成面側に半導体チップを搭載すると
ともに、この半導体チップを囲むように金属基板４を搭
載し、裏面側に半田ボール５を形成したことを特徴とす
るものである。そして、半導体チップ３は、金からなる
ボンディングワイヤ７を介して導体パターン１に接続さ
れ、このボンディングワイヤとともに、ポリイミド樹脂
からなるポッティング樹脂８で全体を被覆せしめられて
いる。そしてさらに、ＴＡＢ基板は孔Ｈを有し、この孔
を介して表面側の前記導体パターン１に接続するよう
に、裏面側に、半田ボール５が突出せしめてられてい
る。ここで半導体チップ３および金属基板４は、ポリイ
ミド樹脂からなる絶縁性接着剤６を介してＴＡＢ基板に
接続されている。また、この孔Ｈは、絶縁性テープの全
面に格子状をなすように形成されている。
【００１７】図２(a) 乃至(c) はこの半導体装置の製造
工程図である。
【００１８】まず、図２(a) に示すように、膜厚５０μ
m のポリイミド樹脂からなる絶縁性テープ２に打ち抜き
により格子状をなすようにピッチ１．２７mm、孔径０．
６５mmの孔Ｈを形成し、この絶縁性テープ２を形成す
る。
【００１９】次いで、図２(b) に示すように、この絶縁
性テープ表面に厚さ１８μm のＣｕ箔を貼着したのち、
フォトリソグラフィにより、この絶縁性テープの孔Ｈの
開口を覆うように、このＣｕ箔をパターニングし、この
後無電解めっきを行うことによりこのＣｕパターン上に
それぞれ膜厚０．５μm のＮｉ層およびＡｕ層を形成し
て３層構造の導体パターン１を形成する。このとき導体
パターン１は孔Ｈ内に露呈しているためこの領域ではＣ
ｕの両面にＮｉ層およびＡｕ層の形成された５層構造と
なっている。
【００２０】さらに図２(c) に示すように、このように
して形成されたＴＡＢ基板の絶縁性テープ２側に支持台
Ｑをあてて補強した状態で、この導体パターン上にポリ
イミドからなる絶縁性接着剤６を介して、ニッケルめっ
き層で被覆された銅板からなる枠状の金属基板４を加圧
しつつ加熱し固着する。一方この金属基板４の内側に絶
縁性接着剤６を介して同様に半導体チップ３を固着す
る。そしてワイヤボンディングにより半導体チップ３と
導体パターン１との間の電気的接続を達成したのち、ボ
ンディングワイヤ７および半導体チップ３を覆うように
ポリイミド樹脂（ポッティング樹脂８）をポッティング
し、固着保護する。
【００２１】この後、絶縁性テープ２の孔Ｈ内にフラッ
クスを印刷し、Ｐｂ１０％、Ｓｎ９０％の半田からなる
直径０．７mmの半田ボール５を供給し、３２０℃１０秒
間（ピーク温度維持時間）の加熱工程を経て、表面を導
体パターン１に固着する。そして最後に必要に応じて、
イソプロピルアルコール（ＩＰＡ）に浸漬して超音波洗
浄を行い、余剰のフラックスを除去する。
【００２２】このようにして低コストでかつ高精度の半
田ボールが形成される。
【００２３】なお、孔ピッチや孔径は前記実施例に限定
されることなく適宜変形可能であり、例えば格子ピッチ
が１mmであれば、孔径は０．５５mm、格子ピッチが１．
５mmであれば、孔径は０．７５mmというふうに適宜変更
可能である。
【００２４】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００２５】また、前記実施例では銅基板を用いたが、
アルミナ基板など熱伝導性の良好な基板であれば他の材
料を用いても良いことはいうまでもない。
【００２６】次に本発明の第２の実施例としてダイレク
トボンディングの一例を説明する。この例では図１に示
した第１の実施例において、ＴＡＢ基板としてチップ搭
載部に開口を形成したものを用い、ワイヤボンディング
に代えてダイレクトボンディングを用いたことを特徴と
するもので、図３に示すように、導体パターン１と半導
体チップ３のボンディングパッドがバンプ９を介して直
接接合されており、半導体チップ３の周りはポッティン
グ樹脂８Ｓにより固着されている。他の部分については
前記第１の実施例と同様に形成する。
【００２７】かかる構成によれば、極めて容易に実装が
可能である。
【００２８】また必要箇所のみ導体パターンを絶縁被覆
しておくようにし、半導体チップと金属基板との間の接
続を、絶縁性接着剤に代えて、シルバーペーストと指称
される導電性接着剤を介して固着することにより、さら
に放熱性が向上する。
【００２９】また、ポッティング樹脂としては、必ずし
もポリイミド樹脂を用いる必要はなく、エポキシ樹脂等
他の樹脂膜を用いてもよい。
【００３０】次に本発明の第３の実施例の半導体装置
は、図４に示すように、ＴＡＢ基板の絶縁性テープ面側
に金属基板４および半導体チップ３を搭載するように
し、導体パターン１を半導体チップ３のボンディングパ
ッドの直上まで伸長し、導体パターン１にダイレクトボ
ンディングにより半導体チップ３を接続している。そし
てさらにこのＴＡＢ基板の導体パターン１形成面側に、
半導体チップ３をも覆うように絶縁膜１３を塗布しこの
絶縁膜に孔Ｈを形成し、この孔Ｈ内に露呈する導体パタ
ーン１に接続するように半田ボール５を形成している。
ここで金属基板４は導電性接着剤であるシルバーペース
ト１２を介して固着されている。バンプ９、金属基板４
など他の部分については前記第２の実施例と同様に形成
される。
【００３１】次にこの半導体装置の製造工程について説
明する。
【００３２】図５(a) に示すように、まず膜厚５０μm
のポリイミドテープに、厚さ１８μm の銅箔を貼着し、
この銅箔をフォトリソグラフィによりパターニングした
後、膜厚０．５μm のニッケルめっき層および膜厚０．
５μm の金めっき層を形成し導体パターン１を有するＴ
ＡＢ基板を構成する。このとき導体パターンの先端にバ
ンプ９をめっきにより形成しておく。
【００３３】次いで、図５(b) に示すように、このよう
にして形成されたＴＡＢ基板の導体パターン１形成面側
に支持台（図示せず）をあてて補強した状態で、この導
体パターン１のバンプ９上に半導体チップ３のボンディ
ングパッドが対応するように位置決めを行い、ＴＡＢ基
板上の導体パターン１と半導体チップ３とを接続する。
そしてさらに、金属基板４を、半導体チップ３を搭載し
たＴＡＢ基板上に位置決めし、加圧しつつ加熱すること
により固着する。
【００３４】そして最後に、ポッティング樹脂８を充填
し、支持台Ｑから外し、ＴＡＢ基板が上にくるようにし
て、前記半導体チップ３を完全に覆うようにポリイミド
樹脂膜１３を塗布し、フォトリソグラフィにより面全体
に格子状をなすようにピッチ１．２７mm、孔径０．６５
mmの孔Ｈを形成する。この後この孔Ｈ内にフラックスを
印刷し、Ｐｂ１０％、Ｓｎ９０％の半田からなる直径
０．７mmの半田ボール５を供給し、２４０℃１０秒間
（ピーク温度維持時間）の加熱工程を経て、表面を導体
パターン１に固着する。
【００３５】そして最後に必要に応じて、イソプロピル
アルコール（ＩＰＡ）に浸漬して超音波洗浄を行い、余
剰のフラックスを除去する。
【００３６】このようにして形成された半導体装置は、
製造が容易でかつ高精度の半田パターンが形成されてお
り、しかも低コストである。
【００３７】なお、ここで絶縁膜としてポリイミド樹脂
膜１３を塗布したのち孔を形成したが、あらかじめ孔を
形成してなる樹脂膜を貼着するようにしてもよい。
【００３８】次に、本発明の第３の実施例について説明
する。この半導体装置は図６に示すように、ＴＡＢ基板
として、絶縁性テープの両面に導体パターン１を形成し
たものを用い、チップ搭載部ではこの導体パターンをス
ルーホールＨを介して裏面と電気的に接続するように
し、グランドプレートとして用いるようにしたことを特
徴とするものである。また半導体チップ３とＴＡＢ基板
とはボンディングワイヤ７を介して電気的に接続されて
おり、導体パターン１と半田ボール５とによって外部接
続が達成されるようになっている。また半導体チップは
銀ペースト（導電性接着剤１２）を介してＴＡＢ基板の
導体パターン１上に接続されている。８はポッティング
樹脂、１３は裏面の導体パターン１を被覆保護するため
の絶縁膜である。
【００３９】この構造では、前記実施例における効果に
加え、放熱性が良好で、別にグランドライン取り出しの
ための半田ボールを形成する必要がない。また、実装基
板への搭載に際しても、グランドプレートを構成する領
域を導電性ペーストを介して実装基板上に直接固着する
ようにしてもよく、実装作業性が良好である。
【００４０】さらにまた本発明の第４の実施例として、
図７に示すように、金属基板として、ハーフエッチング
によってチップ搭載部に凹部を形成したキャップ状のＣ
ｕ板１４を用い、この凹部に導電性接着剤１２を介して
半導体チップ３を固着するようにしてもよい。なお、Ｔ
ＡＢ基板の導体パターン１と半導体チップ３との接続は
ボンディングワイヤ７を介して達成されており、ＴＡＢ
基板は導体パターン１形成面が外側にくるように金属基
板１４上に絶縁性接着剤６を介して貼着されている。ま
た、導体パターン１は絶縁膜１３によって被覆保護され
ている。かかる構造によれば、上記効果に加え製造が容
易でかつ放熱性が向上する。
【００４１】
【発明の効果】以上説明してきたように、本発明によれ
ば、低コスト化および信頼性の向上をはかることが可能
となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置を示す図
【図２】本発明の第１の実施例の半導体装置の製造工程
を示す図
【図３】本発明の第２の実施例の半導体装置を示す図
【図４】本発明の第３の実施例の半導体装置を示す図
【図５】本発明の第３の実施例の半導体装置の製造工程
を示す図
【図６】本発明の第４の実施例の半導体装置を示す図
【図７】本発明の第５の実施例の半導体装置を示す図
【図８】従来例の半導体装置を示す図
【図９】従来例の半導体装置を示す図
【符号の説明】
１ 導体パターン ２ 絶縁性チップ ３ 半導体チップ ４ 金属基板 ５ 半田ボール ６ 絶縁性接着剤 ７ ボンディングワイヤ ８ 封止樹脂（ポッティング樹脂） ９ バンプ １２ 導電性接着剤 １３ ポリイミド樹脂膜 １０１ ＰＣＢ基板 １０２ 半導体チップ １０３ ワイヤ １０４ ソルダーボール（半田ボール） １０５ 封止樹脂 ２０１ ＴＡＢテープ ２０２ 半導体チップ ２０３ 支持体 ２０４ ソルダーボール（半田ボール） ２０５ 封止樹脂

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数個の孔と、少なくとも前記孔の開口
    を覆うように形成された導体パターンとを表面側に具備
    した絶縁性テープと、 前記絶縁性テープ表面に固着せしめられ、前記導体パタ
    ーンと電気的に接続された半導体チップと、 前記絶縁性テープ表面の前記半導体チップを囲む領域に
    固着された金属基板と、 前記絶縁性テープの前記孔を
    介して前記導体パターンに接続せしめられ、前記絶縁性
    テープの裏面側に突出せしめられた半田ボールとを具備
    したことを特徴とする半導体装置。
  2. 【請求項２】 前記半導体チップと前記導体パターンと
    は、ボンディングワイヤを介して接合せしめられ、前記
    半導体チップ表面および前記ボンディングワイヤは封止
    樹脂で被覆せしめられていることを特徴とする請求項１
    記載の半導体装置。
  3. 【請求項３】 前記半導体チップは、前記導体パターン
    に直接接合せしめられていることを特徴とする請求項１
    記載の半導体装置。
  4. 【請求項４】 裏面側に導体パターンを具備し、チップ
    搭載領域に開口を形成してなる絶縁性テープと、 前記導体パターンの一部は前記絶縁性テープ上から、前
    記開口内をボンディングパッドまで伸長せしめられ、前
    記ボンディングパッドと直接接合せしめられた半導体チ
    ップと、 前記絶縁性テープのチップ搭載面側の前記半導体チップ
    の周縁部に貼着せしめられた金属基板と、 前記絶縁性テープの裏面側に、半導体チップおよび前記
    絶縁性テープを被覆するように配設された絶縁膜と、 前記絶縁膜に形成されたスルーホールを介して前記導体
    パターンに接続せしめられ、前記絶縁膜表面に突出せし
    められた半田ボールとを具備したことを特徴とする半導
    体装置。
JP6195564A 1994-07-25 1994-08-19 半導体装置 Pending JPH0864635A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6195564A JPH0864635A (ja) 1994-08-19 1994-08-19 半導体装置
US08/757,639 US5717252A (en) 1994-07-25 1996-12-02 Solder-ball connected semiconductor device with a recessed chip mounting area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6195564A JPH0864635A (ja) 1994-08-19 1994-08-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH0864635A true JPH0864635A (ja) 1996-03-08

Family

ID=16343224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6195564A Pending JPH0864635A (ja) 1994-07-25 1994-08-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH0864635A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203958A (ja) * 1995-01-11 1996-08-09 Advanced Semiconductor Assembly Technol Inc 半導体ダイ用パッケージ及びその製造方法
JPH08222594A (ja) * 1995-02-14 1996-08-30 Nec Corp 半導体装置
WO1997005653A1 (en) * 1995-08-01 1997-02-13 Minnesota Mining And Manufacturing Company Wire bond tape ball grid array package
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Ｉｃカード及びその製造方法
US5801449A (en) * 1994-12-16 1998-09-01 Bull S.A. Process and substrate for connecting an integrated circuit to another substrate by means of balls
KR20010046361A (ko) * 1999-11-12 2001-06-15 박종섭 솔더볼 접착용 테이프와 이를 이용한 반도체 패키지
KR100475337B1 (ko) * 1997-09-13 2005-07-01 삼성전자주식회사 고전력칩스케일패키지및그제조방법
KR100459820B1 (ko) * 1997-09-13 2005-07-07 삼성전자주식회사 칩스케일패키지및그제조방법
DE19802575B4 (de) * 1997-01-25 2005-10-13 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil und zum Herstellen eines Ball-Grid-Array-Halbleiterbauteils

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801449A (en) * 1994-12-16 1998-09-01 Bull S.A. Process and substrate for connecting an integrated circuit to another substrate by means of balls
JPH08203958A (ja) * 1995-01-11 1996-08-09 Advanced Semiconductor Assembly Technol Inc 半導体ダイ用パッケージ及びその製造方法
JPH08222594A (ja) * 1995-02-14 1996-08-30 Nec Corp 半導体装置
WO1997005653A1 (en) * 1995-08-01 1997-02-13 Minnesota Mining And Manufacturing Company Wire bond tape ball grid array package
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Ｉｃカード及びその製造方法
DE19802575B4 (de) * 1997-01-25 2005-10-13 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil und zum Herstellen eines Ball-Grid-Array-Halbleiterbauteils
KR100475337B1 (ko) * 1997-09-13 2005-07-01 삼성전자주식회사 고전력칩스케일패키지및그제조방법
KR100459820B1 (ko) * 1997-09-13 2005-07-07 삼성전자주식회사 칩스케일패키지및그제조방법
KR20010046361A (ko) * 1999-11-12 2001-06-15 박종섭 솔더볼 접착용 테이프와 이를 이용한 반도체 패키지

Similar Documents

Publication Publication Date Title
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
JP3313547B2 (ja) チップサイズパッケージの製造方法
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP3400877B2 (ja) 半導体装置及びその製造方法
US6271057B1 (en) Method of making semiconductor chip package
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
JP2002083903A (ja) 半導体装置およびその製造方法
JPH0864635A (ja) 半導体装置
JP3522403B2 (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JP2002026186A (ja) 半導体装置
JP3084648B2 (ja) 半導体装置
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2002158315A (ja) 半導体装置およびその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JP3192087B2 (ja) 半導体装置およびその製造方法
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP2002158310A (ja) 半導体装置および半導体モジュール
JP3381833B2 (ja) Ｂｇａ型半導体装置およびその製造方法
JPH09246416A (ja) 半導体装置