JPH0514540Y2 - - Google Patents
Info
- Publication number
- JPH0514540Y2 JPH0514540Y2 JP1984047990U JP4799084U JPH0514540Y2 JP H0514540 Y2 JPH0514540 Y2 JP H0514540Y2 JP 1984047990 U JP1984047990 U JP 1984047990U JP 4799084 U JP4799084 U JP 4799084U JP H0514540 Y2 JPH0514540 Y2 JP H0514540Y2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- printed circuit
- circuit board
- memory
- memory chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
本考案は、所定容量のメモリチツプを備えたメ
モリカードに係り、特にそれのプリント基板のパ
ターンニングに関するものである。
モリカードに係り、特にそれのプリント基板のパ
ターンニングに関するものである。
［従来の技術］
メモリカードには使用目的や用途などによつ
て、例えば16Kバイト用あるいは64Kバイト用の
ように記憶容量の違うものがあり、それによつて
搭載するメモリチツプのピン数（接続端子数）も
異なる。そのため、それぞれのメモリチツプの接
続端子数に対応した導電パターンを有するプリン
ト基板を準備しなければならない。したがつてプ
リント基板の種類が増え、コスト高を招くなどの
欠点を有している。
て、例えば16Kバイト用あるいは64Kバイト用の
ように記憶容量の違うものがあり、それによつて
搭載するメモリチツプのピン数（接続端子数）も
異なる。そのため、それぞれのメモリチツプの接
続端子数に対応した導電パターンを有するプリン
ト基板を準備しなければならない。したがつてプ
リント基板の種類が増え、コスト高を招くなどの
欠点を有している。
これを解消するために、例えば実開昭56−
21473号公報に記載されているように、１種類の
メモリチツプの接続端子を接続する第１の導電パ
ターン列と、その第１の導電パターン列の内側あ
るいは外側に、容量の異なるメモリチツプの接続
端子を接続する第２の導電パターン列とを同一プ
リント基板上に形成して、プリント基板を共用す
ることが提案されている。
21473号公報に記載されているように、１種類の
メモリチツプの接続端子を接続する第１の導電パ
ターン列と、その第１の導電パターン列の内側あ
るいは外側に、容量の異なるメモリチツプの接続
端子を接続する第２の導電パターン列とを同一プ
リント基板上に形成して、プリント基板を共用す
ることが提案されている。
［考案が解決しようとする課題］
確かにこのプリント基板の共用により、準備す
るプリント基板の種類が減少し、作業能率の向上
ならびにコストの低減を図ることができたが、問
題がないわけではない。
るプリント基板の種類が減少し、作業能率の向上
ならびにコストの低減を図ることができたが、問
題がないわけではない。
すなわち、プリント基板上に第１の導電パター
ン列と第２の導電パターン列とが形成されている
から、搭載すべきメモリチツプ中に容量の異なる
メモリチツプが混入されていると、それが自動的
にプリント基板上に搭載されてしまう訳である
が、前述の考案ではその時の搭載ミスを判別する
ことについて配慮されておらず、異容量のメモリ
チツプを組み込んだまま、製品として出荷する心
配がある。
ン列と第２の導電パターン列とが形成されている
から、搭載すべきメモリチツプ中に容量の異なる
メモリチツプが混入されていると、それが自動的
にプリント基板上に搭載されてしまう訳である
が、前述の考案ではその時の搭載ミスを判別する
ことについて配慮されておらず、異容量のメモリ
チツプを組み込んだまま、製品として出荷する心
配がある。
このように異容量のメモリチツプが組み込まれ
たままになつて出荷されると、メモリカードとし
て動作しなくなり、最悪の場合はメモリチツプが
破壊されるという欠点を有している。
たままになつて出荷されると、メモリカードとし
て動作しなくなり、最悪の場合はメモリチツプが
破壊されるという欠点を有している。
本考案の目的は、このような従来技術の欠点を
解消し、メモリチツプの搭載ミスを容易に判別す
ることのできるメモリカードを提供することにあ
る。
解消し、メモリチツプの搭載ミスを容易に判別す
ることのできるメモリカードを提供することにあ
る。
［課題を解決するための手段］
前述の目的を達成するため、本考案は、
同一容量、同一寸法のメモリチツプを３個以上
搭載するプリント基板において、 同一容量、同一寸法の第１のメモリチツプの複
数の接続端子とそれぞれ接続される第１のパター
ンを、一定の間隔をおいて３個以上一直線上に前
記プリント基板上に形成するとともに、 前記第１のメモリチツプとほぼ同一寸法である
が異なる容量で、同一寸法、同一容量の第２のメ
モリチツプの複数の接続端子とそれぞれ接続され
る第２のパターンを、前記第１のパターンに対し
て平行にかつ一定寸法ずらせて３個以上前記第１
のパターンと同一直線上になるように前記プリン
ト基板上に形成することにより、そのプリント基
板を兼用してメモリ容量の異なるメモリチツプが
搭載できることを特徴とするものである。
搭載するプリント基板において、 同一容量、同一寸法の第１のメモリチツプの複
数の接続端子とそれぞれ接続される第１のパター
ンを、一定の間隔をおいて３個以上一直線上に前
記プリント基板上に形成するとともに、 前記第１のメモリチツプとほぼ同一寸法である
が異なる容量で、同一寸法、同一容量の第２のメ
モリチツプの複数の接続端子とそれぞれ接続され
る第２のパターンを、前記第１のパターンに対し
て平行にかつ一定寸法ずらせて３個以上前記第１
のパターンと同一直線上になるように前記プリン
ト基板上に形成することにより、そのプリント基
板を兼用してメモリ容量の異なるメモリチツプが
搭載できることを特徴とするものである。
［作用］
本考案は、前述のような関係に第１のパターン
と第２のパターンとが形成されているため、搭載
すべきメモリチツプ中に容量の異なるメモリチツ
プが混入されて、それがプリント基板上に搭載さ
れると、メモリチツプどうしの間隔が第１のパタ
ーンと第２のパターンとのずれ量だけ広くなつた
り、狭くなつたり、あるいは（ならびに）突出ま
たは後退するため、異容量のメモリチツプの混入
が一見して容易にかつ確実に判別できる。
と第２のパターンとが形成されているため、搭載
すべきメモリチツプ中に容量の異なるメモリチツ
プが混入されて、それがプリント基板上に搭載さ
れると、メモリチツプどうしの間隔が第１のパタ
ーンと第２のパターンとのずれ量だけ広くなつた
り、狭くなつたり、あるいは（ならびに）突出ま
たは後退するため、異容量のメモリチツプの混入
が一見して容易にかつ確実に判別できる。
したがつて容量の異なるメモリチツプの組み込
みが未然に防止でき、信頼性の高いメモリカード
を提供することができる。
みが未然に防止でき、信頼性の高いメモリカード
を提供することができる。
［実施例］
次に本考案の実施例を図面とともに説明する。
第１図は本考案の実施例に係るメモリカードの内
部の平面図、第２図はそれのプリント基板のパタ
ーンの一部を示す説明図である。
第１図は本考案の実施例に係るメモリカードの内
部の平面図、第２図はそれのプリント基板のパタ
ーンの一部を示す説明図である。
第１図に示すようにプリント基板１上には、半
導体素子よりなるメモリチツプ２、電池３、アド
レスデコーダ４、プリント基板端子部５などが搭
載、形成されており、それぞれが電気的に接続さ
れている。
導体素子よりなるメモリチツプ２、電池３、アド
レスデコーダ４、プリント基板端子部５などが搭
載、形成されており、それぞれが電気的に接続さ
れている。
ところで前記プリント基板１は、メモリカード
の使用目的に応じた容量にする必要があり、例え
ば容量16Kバイトの場合は16Kビツトのメモリチ
ツプ２を８個使用し、また容量64Kバイトの場合
は64Kビツトのメモリチツプ２を８個使用する。
の使用目的に応じた容量にする必要があり、例え
ば容量16Kバイトの場合は16Kビツトのメモリチ
ツプ２を８個使用し、また容量64Kバイトの場合
は64Kビツトのメモリチツプ２を８個使用する。
本考案では容量16Kバイト用と容量64Kバイト
用を１枚のプリント基板１で兼用しており、その
配線パターンは次のようにしてある。
用を１枚のプリント基板１で兼用しており、その
配線パターンは次のようにしてある。
すなわち第２図に示すように、パターン64Kビ
ツトメモリチツプ用の第１のパターン６と、16K
ビツトメモリチツプ用の第２のパターン７とを同
一のプリント基板上に互いに平行にずらせて形成
されている。同図において第１のパターン６と第
２のパターン７とを明確に区別するため、第２の
パターン７にハツチングを施した。この実施例で
は、前記第１のパターン６が28本の接続端子１３
を有するメモリチツプ２と接続できるように28個
の接続部を有し、第２のパターン７が24本の接続
端子１３を有するメモリチツプ２と接続できるよ
うに24個の接続部を有している。
ツトメモリチツプ用の第１のパターン６と、16K
ビツトメモリチツプ用の第２のパターン７とを同
一のプリント基板上に互いに平行にずらせて形成
されている。同図において第１のパターン６と第
２のパターン７とを明確に区別するため、第２の
パターン７にハツチングを施した。この実施例で
は、前記第１のパターン６が28本の接続端子１３
を有するメモリチツプ２と接続できるように28個
の接続部を有し、第２のパターン７が24本の接続
端子１３を有するメモリチツプ２と接続できるよ
うに24個の接続部を有している。
前記両メモリチツプ２，２に共通に使用するラ
インを共通ライン８とし、接続端子（ピン）の数
の多い64Kビツト専用のラインを非共通ライン９
として形成する。またプリント基板１の裏面に形
成された接続ライン１０は、前記共通ライン８の
１本とチツプセレクトライン１１，１２とを接続
する。このチツプセレクトライン１１，１２はプ
リント基板１上に複数個搭載されるメモリチツプ
２，２などに選択信号を入力するためのものであ
る。
インを共通ライン８とし、接続端子（ピン）の数
の多い64Kビツト専用のラインを非共通ライン９
として形成する。またプリント基板１の裏面に形
成された接続ライン１０は、前記共通ライン８の
１本とチツプセレクトライン１１，１２とを接続
する。このチツプセレクトライン１１，１２はプ
リント基板１上に複数個搭載されるメモリチツプ
２，２などに選択信号を入力するためのものであ
る。
前述した各ライン８，９，１１，１２は、第１
図に示したプリント基板端子部５およびチツプセ
レクト用のアドレスデコーダ４にそれぞれ接続さ
れている。
図に示したプリント基板端子部５およびチツプセ
レクト用のアドレスデコーダ４にそれぞれ接続さ
れている。
上述のようにプリント基板１を形成したため、
例えば64Kビツトのメモリチツプ２を複数個搭載
する場合には、第２図に示すように第１のパター
ン６上にそれぞれメモリチツプ２を搭載し、16K
ビツトのメモリチツプ２を複数個搭載する場合に
は、第２のパターン７上にそれぞれメモリチツプ
２を搭載すればよい。
例えば64Kビツトのメモリチツプ２を複数個搭載
する場合には、第２図に示すように第１のパター
ン６上にそれぞれメモリチツプ２を搭載し、16K
ビツトのメモリチツプ２を複数個搭載する場合に
は、第２のパターン７上にそれぞれメモリチツプ
２を搭載すればよい。
第３図は、同一容量のメモリチツプ２が正常に
搭載された場合の概略説明図である。この例では
メモリチツプ２が２列ほど一定の方向に整列され
ており、メモリチツプ２の前後の間隔Ｌが一定に
保持されているとともに、左右方向のメモリチツ
プ２ともきれいに整列している。
搭載された場合の概略説明図である。この例では
メモリチツプ２が２列ほど一定の方向に整列され
ており、メモリチツプ２の前後の間隔Ｌが一定に
保持されているとともに、左右方向のメモリチツ
プ２ともきれいに整列している。
第４図は、容量の異なるメモリチツプ２が混入
して搭載された場合の概略説明図である。同図に
おいて容量の異なるメモリチツプ２−２ｃにはハ
ツチングを付している。同図に示すように、１つ
前のメモリチツプ２−２ｂと混入メモリチツプ２
−２ｃとの間隔L1は、正常に搭載されていると
ころの間隔Ｌよりも、前述の第１のパターン６と
第２のパターン７とのずれ量だけ広くなつてい
る。また混入メモリチツプ２−２ｃと１つ後のメ
モリチツプ２−２ｄとの間隔L2は、正常に搭載
されているところの間隔Ｌよりも、第１のパター
ン６と第２のパターン７とのずれ量だけ狭くなつ
ている。さらに混入メモリチツプ２−２ｃは、左
側のメモリチツプ２−１ｃよりも第１のパターン
６と第２のパターン７とのずれ量だけ後退してい
る。
して搭載された場合の概略説明図である。同図に
おいて容量の異なるメモリチツプ２−２ｃにはハ
ツチングを付している。同図に示すように、１つ
前のメモリチツプ２−２ｂと混入メモリチツプ２
−２ｃとの間隔L1は、正常に搭載されていると
ころの間隔Ｌよりも、前述の第１のパターン６と
第２のパターン７とのずれ量だけ広くなつてい
る。また混入メモリチツプ２−２ｃと１つ後のメ
モリチツプ２−２ｄとの間隔L2は、正常に搭載
されているところの間隔Ｌよりも、第１のパター
ン６と第２のパターン７とのずれ量だけ狭くなつ
ている。さらに混入メモリチツプ２−２ｃは、左
側のメモリチツプ２−１ｃよりも第１のパターン
６と第２のパターン７とのずれ量だけ後退してい
る。
［考案の効果］
本考案は前述したような構成になつているた
め、搭載すべきメモリチツプ中に容量の異なるメ
モリチツプが混入されて、それがプリント基板上
に搭載されると、メモリチツプどうしの間隔が第
１のパターンと第２のようにパターンとのずれ量
だけ広くなつたり、狭くなつたり、あるいは（な
らびに）突出または後退するため、異容量のメモ
リチツプの混入が一見して容易にかつ確実に判別
できる。
め、搭載すべきメモリチツプ中に容量の異なるメ
モリチツプが混入されて、それがプリント基板上
に搭載されると、メモリチツプどうしの間隔が第
１のパターンと第２のようにパターンとのずれ量
だけ広くなつたり、狭くなつたり、あるいは（な
らびに）突出または後退するため、異容量のメモ
リチツプの混入が一見して容易にかつ確実に判別
できる。
したがつて容量の異なるメモリチツプの組み込
みが未然に防止でき、信頼性の高いメモリカード
を提供することができる。
みが未然に防止でき、信頼性の高いメモリカード
を提供することができる。
第１図は、本考案の実施例に係るメモリカード
の内部の平面図、第２図は、それのプリント基板
のパターンの一部を示す説明図、第３図は、同一
容量のメモリチツプが正常に搭載された場合の概
略説明図、第４図は、容量の異なるメモリチツプ
が混入して搭載された場合の概略説明図である。 １……プリント基板、２……メモリチツプ、６
……第１のパターン、７……第２のパターン、１
３……接続端子、Ｌ……メモリチツプの間隔。
の内部の平面図、第２図は、それのプリント基板
のパターンの一部を示す説明図、第３図は、同一
容量のメモリチツプが正常に搭載された場合の概
略説明図、第４図は、容量の異なるメモリチツプ
が混入して搭載された場合の概略説明図である。 １……プリント基板、２……メモリチツプ、６
……第１のパターン、７……第２のパターン、１
３……接続端子、Ｌ……メモリチツプの間隔。
Claims (1)
- 【実用新案登録請求の範囲】 同一容量、同一寸法のメモリチツプを３個以上
搭載するプリント基板において、 同一容量、同一寸法の第１のメモリチツプの複
数の接続端子とそれぞれ接続される第１のパター
ンを、一定の間隔をおいて３個以上一直線上に前
記プリント基板上に形成するとともに、 前記第１のメモリチツプとほぼ同一寸法である
が異なる容量で、同一寸法、同一容量の第２のメ
モリチツプの複数の接続端子とそれぞれ接続され
る第２のパターンを、前記第１のパターンに対し
て平行にかつ一定寸法ずらせて３個以上前記第１
のパターンと同一直線上になるように前記プリン
ト基板上に形成することにより、そのプリント基
板を兼用してメモリ容量の異なるメモリチツプが
搭載できることを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4799084U JPS60160565U (ja) | 1984-04-03 | 1984-04-03 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4799084U JPS60160565U (ja) | 1984-04-03 | 1984-04-03 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160565U JPS60160565U (ja) | 1985-10-25 |
| JPH0514540Y2 true JPH0514540Y2 (ja) | 1993-04-19 |
Family
ID=30563818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4799084U Granted JPS60160565U (ja) | 1984-04-03 | 1984-04-03 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160565U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621473U (ja) * | 1979-07-25 | 1981-02-25 |
-
1984
- 1984-04-03 JP JP4799084U patent/JPS60160565U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60160565U (ja) | 1985-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6658530B1 (en) | High-performance memory module | |
| US5995405A (en) | Memory module with flexible serial presence detect configuration | |
| US6891729B2 (en) | Memory module | |
| US6097883A (en) | Dual state memory card having combined and single circuit operation | |
| US5164916A (en) | High-density double-sided multi-string memory module with resistor for insertion detection | |
| KR100235222B1 (ko) | 싱글 인라인 메모리 모듈 | |
| JP2859429B2 (ja) | 半導体チップ・パッケージ | |
| US6202110B1 (en) | Memory cards with symmetrical pinout for back-to-back mounting in computer system | |
| US3942164A (en) | Sense line coupling reduction system | |
| US5495435A (en) | Synchronous DRAM memory module | |
| CA2016546A1 (en) | Modular computer memory circuit board | |
| US5012389A (en) | Board wiring pattern for a high density memory module | |
| US6725314B1 (en) | Multi-bank memory subsystem employing an arrangement of multiple memory modules | |
| KR100822517B1 (ko) | 반도체 메모리 모듈 | |
| JPH1187640A (ja) | 半導体装置および電子装置 | |
| US5064378A (en) | Mounting of DRAMs of different sizes and pinouts within limited footprint | |
| JPH0514540Y2 (ja) | ||
| JPH07114259B2 (ja) | 半導体記憶装置 | |
| JP2585683B2 (ja) | Ｉｃカード及びｉｃカードを使用する装置 | |
| JPH061095A (ja) | メモリカード | |
| JP2645068B2 (ja) | メモリモジュール | |
| US20070224854A1 (en) | Memory module, method of manufacturing a memory module and computer system | |
| US6839241B2 (en) | Circuit module | |
| JPS61120454A (ja) | デ−タ記憶用集積回路のパツケ−ジ | |
| JPS5915500Y2 (ja) | 半導体記憶装置 |