JPH061095A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH061095A JPH061095A JP4160965A JP16096592A JPH061095A JP H061095 A JPH061095 A JP H061095A JP 4160965 A JP4160965 A JP 4160965A JP 16096592 A JP16096592 A JP 16096592A JP H061095 A JPH061095 A JP H061095A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memories
- wiring pattern
- semiconductor
- connection terminals
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/02—Details
- H05K5/0256—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
- H05K5/026—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms having standardized interfaces
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09772—Conductors directly under a component but not electrically connected to the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】この発明の目的は、同一サイズのカードにおい
て、記憶容量を増加することができるとともに、配線パ
ターンのデザインが容易であり、且つ、ノイズの影響を
受け難いメモリカードを提供することである。 【構成】印刷基板21の表面及び裏面にはTCP(Tape Carri
er Package) タイプの半導体メモリ22〜25が積層して配
設されている。このため、従来と同様のサイズのカード
内に従来の倍の数の半導体メモリを収容できる。また、
TCP タイプの半導体メモリ22〜25は、その一側部にアウ
ターリード22a 〜25a が設けられているため、同一機能
を有するアウターリード22a 〜25a を、印刷基板21に設
けられた直線状の配線パターンにより接続できる。よっ
て、配線パターンのデザインが容易であり、且つ配線パ
ターンを従来に比べて短縮できるため、ノイズの影響を
軽減できる。
て、記憶容量を増加することができるとともに、配線パ
ターンのデザインが容易であり、且つ、ノイズの影響を
受け難いメモリカードを提供することである。 【構成】印刷基板21の表面及び裏面にはTCP(Tape Carri
er Package) タイプの半導体メモリ22〜25が積層して配
設されている。このため、従来と同様のサイズのカード
内に従来の倍の数の半導体メモリを収容できる。また、
TCP タイプの半導体メモリ22〜25は、その一側部にアウ
ターリード22a 〜25a が設けられているため、同一機能
を有するアウターリード22a 〜25a を、印刷基板21に設
けられた直線状の配線パターンにより接続できる。よっ
て、配線パターンのデザインが容易であり、且つ配線パ
ターンを従来に比べて短縮できるため、ノイズの影響を
軽減できる。
Description
【０００１】
【産業上の利用分野】この発明は、例えばバーソナルコ
ンピュータやワークステーション等の記憶装置として使
用されるメモリカードに関する。
ンピュータやワークステーション等の記憶装置として使
用されるメモリカードに関する。
【０００２】
【従来の技術】図６は、従来の標準タイプのメモリカー
ドの一部を示す断面図である。
ドの一部を示す断面図である。
【０００３】メモリカード１０の内部には、印刷基板１
１が設けられている。この印刷基板１１の両面には、Ｔ
ＳＯＰ（Thin Small Outline Package）に収容された例
えば１６ＭビットＥ2 ＰＲＯＭからなる半導体メモリ１
２、１３が配設されている。メモリカード１０の表面及
び裏面には、半導体メモリ１２、１３を覆う絶縁板１
４、１５及びステンレススティール製の意匠板１６、１
７が設けられている。前記印刷基板１１の表面及び裏面
には、実際には、それぞれ８個ずつ計１６個の半導体メ
モリが配設されている。
１が設けられている。この印刷基板１１の両面には、Ｔ
ＳＯＰ（Thin Small Outline Package）に収容された例
えば１６ＭビットＥ2 ＰＲＯＭからなる半導体メモリ１
２、１３が配設されている。メモリカード１０の表面及
び裏面には、半導体メモリ１２、１３を覆う絶縁板１
４、１５及びステンレススティール製の意匠板１６、１
７が設けられている。前記印刷基板１１の表面及び裏面
には、実際には、それぞれ８個ずつ計１６個の半導体メ
モリが配設されている。
【０００４】一般に、前記印刷基板の厚みは0.40mm、１
個の半導体メモリの厚みは1.20mmである。したがって、
印刷基板と２個の半導体メモリを含む厚みは2.8mm であ
り、２組の絶縁板と意匠板の厚みは0.5mm であるため、
メモリカード１０全体の厚みは3.3mm となる。
個の半導体メモリの厚みは1.20mmである。したがって、
印刷基板と２個の半導体メモリを含む厚みは2.8mm であ
り、２組の絶縁板と意匠板の厚みは0.5mm であるため、
メモリカード１０全体の厚みは3.3mm となる。
【０００５】
【発明が解決しようとする課題】ところで、標準サイズ
のメモリカードの記憶容量は、平面的にはＴＳＯＰのパ
ッケージサイズによって規定され、厚さ方向にはＴＳＯ
Ｐのパッケージの厚みによって規制される。このため、
標準サイズのメモリカードは、上記のように１６個の半
導体メモリしか実装することができないものであった。
のメモリカードの記憶容量は、平面的にはＴＳＯＰのパ
ッケージサイズによって規定され、厚さ方向にはＴＳＯ
Ｐのパッケージの厚みによって規制される。このため、
標準サイズのメモリカードは、上記のように１６個の半
導体メモリしか実装することができないものであった。
【０００６】また、ＴＳＯＰは、アウタリードがパッケ
ージの両側面から取出されている。このため、特に、印
刷基板１１の同一面に配設された半導体メモリのうち、
アウタリードの並び方向と直交する方向に隣接して配設
された半導体メモリ同志の同一の機能を有するアウタリ
ードを接続する場合、配線パターンを直線状とすること
が困難であり、配線パターンをデザインする場合に制約
を受けるものであった。さらに、この場合、デザインさ
れた配線パターンの配線長が長くなるため、ノイズの影
響を受けやすくなるという問題を有している。
ージの両側面から取出されている。このため、特に、印
刷基板１１の同一面に配設された半導体メモリのうち、
アウタリードの並び方向と直交する方向に隣接して配設
された半導体メモリ同志の同一の機能を有するアウタリ
ードを接続する場合、配線パターンを直線状とすること
が困難であり、配線パターンをデザインする場合に制約
を受けるものであった。さらに、この場合、デザインさ
れた配線パターンの配線長が長くなるため、ノイズの影
響を受けやすくなるという問題を有している。
【０００７】この発明は、上記課題を解決するためにな
されたものであり、その目的とするところは、同一サイ
ズのカードにおいて、記憶容量を増加することができる
とともに、配線パターンのデザインが容易であり、且
つ、ノイズの影響を受け難いメモリカードを提供しよう
とするものである。
されたものであり、その目的とするところは、同一サイ
ズのカードにおいて、記憶容量を増加することができる
とともに、配線パターンのデザインが容易であり、且
つ、ノイズの影響を受け難いメモリカードを提供しよう
とするものである。
【０００８】
【課題を解決するための手段】この発明は、上記課題を
解決するため、印刷基板と、この印刷基板の表面及び裏
面にそれぞれ積層して配設され、一側面に複数の接続端
子が設けられたＴＣＰタイプの複数の半導体メモリと、
前記印刷基板に設けられ、これら半導体メモリの同一機
能を有する前記接続端子を接続する直線状の配線パター
ンとを有している。
解決するため、印刷基板と、この印刷基板の表面及び裏
面にそれぞれ積層して配設され、一側面に複数の接続端
子が設けられたＴＣＰタイプの複数の半導体メモリと、
前記印刷基板に設けられ、これら半導体メモリの同一機
能を有する前記接続端子を接続する直線状の配線パター
ンとを有している。
【０００９】また、印刷基板と、この印刷基板の表面及
び裏面にそれぞれ配設され、一側面に複数の接続端子が
設けられたＴＣＰタイプの第１、第２の半導体メモリ
と、前記第１、第２の半導体メモリに対してそれぞれ裏
返しに積層され、一側面に複数の接続端子が設けられた
前記ＴＣＰタイプの第３、第４の半導体メモリと、前記
印刷基板に設けられ、これら第１、第３の半導体メモリ
の同一機能を有する前記接続端子、及び第２、第４の半
導体メモリの同一機能を有する前記接続端子をそれぞれ
接続する直線状の配線パターンとを有している。
び裏面にそれぞれ配設され、一側面に複数の接続端子が
設けられたＴＣＰタイプの第１、第２の半導体メモリ
と、前記第１、第２の半導体メモリに対してそれぞれ裏
返しに積層され、一側面に複数の接続端子が設けられた
前記ＴＣＰタイプの第３、第４の半導体メモリと、前記
印刷基板に設けられ、これら第１、第３の半導体メモリ
の同一機能を有する前記接続端子、及び第２、第４の半
導体メモリの同一機能を有する前記接続端子をそれぞれ
接続する直線状の配線パターンとを有している。
【００１０】さらに、印刷基板と、この印刷基板の表面
及び裏面にそれぞれ配設され、一側面に複数の接続端子
が設けられたＴＣＰタイプの第１、第２の半導体メモリ
と、前記第１、第２の半導体メモリと接続端子の位置が
左右対称とされ、前記第１、第２の半導体メモリと同一
の向きに積層された前記ＴＣＰタイプの第３、第４の半
導体メモリと、前記印刷基板に設けられ、これら第１、
第３の半導体メモリの同一機能を有する前記接続端子、
及び第２、第４の半導体メモリの同一機能を有する前記
接続端子をそれぞれ接続する直線状の配線パターンとを
有している。
及び裏面にそれぞれ配設され、一側面に複数の接続端子
が設けられたＴＣＰタイプの第１、第２の半導体メモリ
と、前記第１、第２の半導体メモリと接続端子の位置が
左右対称とされ、前記第１、第２の半導体メモリと同一
の向きに積層された前記ＴＣＰタイプの第３、第４の半
導体メモリと、前記印刷基板に設けられ、これら第１、
第３の半導体メモリの同一機能を有する前記接続端子、
及び第２、第４の半導体メモリの同一機能を有する前記
接続端子をそれぞれ接続する直線状の配線パターンとを
有している。
【００１１】
【作用】すなわち、この発明は、印刷基板の表面及び裏
面にそれぞれ積層して、一側面に複数の接続端子が設け
られたＴＣＰタイプの複数の半導体メモリを配設してい
る。したがって、従来と同様のサイズのメモリカード内
に、従来の倍の数の半導体メモリを収容できる。
面にそれぞれ積層して、一側面に複数の接続端子が設け
られたＴＣＰタイプの複数の半導体メモリを配設してい
る。したがって、従来と同様のサイズのメモリカード内
に、従来の倍の数の半導体メモリを収容できる。
【００１２】また、ＴＣＰタイプの半導体メモリは、そ
の一側面に接続端子が設けられているため、半導体メモ
リの同一機能を有する接続端子同志を、印刷基板に設け
られた直線状の配線パターンによって接続できる。した
がって、配線パターンのデザインが容易であるととも
に、配線パターンを従来に比べて短縮することができる
ため、ノイズの影響を軽減できる。
の一側面に接続端子が設けられているため、半導体メモ
リの同一機能を有する接続端子同志を、印刷基板に設け
られた直線状の配線パターンによって接続できる。した
がって、配線パターンのデザインが容易であるととも
に、配線パターンを従来に比べて短縮することができる
ため、ノイズの影響を軽減できる。
【００１３】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。この実施例においては、ＴＣＰ（Tape
Carrier Package）タイプの半導体メモリが使用され
る。
照して説明する。この実施例においては、ＴＣＰ（Tape
Carrier Package）タイプの半導体メモリが使用され
る。
【００１４】図２（ａ）（ｂ）は、ＴＣＰタイプの半導
体メモリを示すものである。この半導体メモリ２０はペ
レット２０ａの周縁部に図示せぬ内部回路と接続された
複数のバンプ２０ｂが設けられ、これらバンプ２０ｂに
はテープ２０ｃに形成されたアウタリード２０ｄの一端
がそれぞれ接続されている。これらアウターリード２０
ｄの他端は半導体メモリ２０の一側部に位置され、テー
プ２０ｃとともにガルウィング形状にフォーミングされ
ている。さらに、ペレットの表面には絶縁性の樹脂２０
ｅが塗布されている。
体メモリを示すものである。この半導体メモリ２０はペ
レット２０ａの周縁部に図示せぬ内部回路と接続された
複数のバンプ２０ｂが設けられ、これらバンプ２０ｂに
はテープ２０ｃに形成されたアウタリード２０ｄの一端
がそれぞれ接続されている。これらアウターリード２０
ｄの他端は半導体メモリ２０の一側部に位置され、テー
プ２０ｃとともにガルウィング形状にフォーミングされ
ている。さらに、ペレットの表面には絶縁性の樹脂２０
ｅが塗布されている。
【００１５】ＴＣＰタイプの半導体メモリは、図２に示
すように、その一側部にのみアウタリードが設けられて
いる。したがって、この半導体メモリを図２（ｃ）に示
すように裏返した場合においても、アウタリードの並び
方向の位置関係は変化しない。
すように、その一側部にのみアウタリードが設けられて
いる。したがって、この半導体メモリを図２（ｃ）に示
すように裏返した場合においても、アウタリードの並び
方向の位置関係は変化しない。
【００１６】図１は、上記半導体メモリ２０を用いたメ
モリカードの第１の実施例を示すものであり、第１乃至
第４の半導体メモリ２２〜２５は、半導体メモリ２０と
同一の構成である。
モリカードの第１の実施例を示すものであり、第１乃至
第４の半導体メモリ２２〜２５は、半導体メモリ２０と
同一の構成である。
【００１７】図１において、メモリカード３０の内部に
設けられた印刷基板２１の両面には、第１、第２の半導
体メモリ２２、２３が配設される。これら半導体メモリ
２２、２３のアウタリード２２ａ、２３ａは印刷基板２
１に印刷された図示せぬ配線パターンに接続される。こ
れら半導体メモリ２２、２３の表面には、第３、第４の
半導体メモリ２４、２５が第１、第２の半導体メモリ２
２、２３とは裏返しに配設される。すなわち、第１、第
３の半導体メモリ２２、２４は互いに樹脂２２ｂ、２４
ｂを接して配設され、第２、第４の半導体メモリ２３、
２５は互いに樹脂２３ｂ、２５ｂを接して配設されてい
る。
設けられた印刷基板２１の両面には、第１、第２の半導
体メモリ２２、２３が配設される。これら半導体メモリ
２２、２３のアウタリード２２ａ、２３ａは印刷基板２
１に印刷された図示せぬ配線パターンに接続される。こ
れら半導体メモリ２２、２３の表面には、第３、第４の
半導体メモリ２４、２５が第１、第２の半導体メモリ２
２、２３とは裏返しに配設される。すなわち、第１、第
３の半導体メモリ２２、２４は互いに樹脂２２ｂ、２４
ｂを接して配設され、第２、第４の半導体メモリ２３、
２５は互いに樹脂２３ｂ、２５ｂを接して配設されてい
る。
【００１８】これら第３、第４の半導体メモリ２４、２
５のアウタリード２４ａ、２５ａは第１、第２の半導体
メモリ２２、２３のアウタリード２２ａ、２３ａより長
くされており、これらアウタリード２４ａ、２５ａは、
第１、第２の半導体メモリ２２、２３のアウタリード２
２ａ、２３ａとは逆方向に折曲され、印刷基板に設けら
れた図示せぬ配線パターンに接続される。メモリカード
３０の表面部及び裏面部には、第３、第４の半導体メモ
リ２４、２５等を覆う絶縁板２６、２７と意匠板２８、
２９が設けられる。
５のアウタリード２４ａ、２５ａは第１、第２の半導体
メモリ２２、２３のアウタリード２２ａ、２３ａより長
くされており、これらアウタリード２４ａ、２５ａは、
第１、第２の半導体メモリ２２、２３のアウタリード２
２ａ、２３ａとは逆方向に折曲され、印刷基板に設けら
れた図示せぬ配線パターンに接続される。メモリカード
３０の表面部及び裏面部には、第３、第４の半導体メモ
リ２４、２５等を覆う絶縁板２６、２７と意匠板２８、
２９が設けられる。
【００１９】印刷基板２１の厚みは0.4mm 、１個の半導
体メモリの厚みは0.6mm 以下である。したがって、印刷
基板２１と第１乃至第４の半導体メモリ２２〜２５を含
めた厚みは2.8mm 以下であり、２組の絶縁板と意匠板の
厚みは0.5mm であるため、メモリカード全体の厚みは、
2.8mm ＋0.5mm ＝3.3mm となり、従来のメモリカードと
同一の厚みとなる。したがって、従来と同様のサイズの
メモリカードに従来と比べて２倍の数の半導体メモリを
収容することができる。すなわち、従来は１６個の半導
体メモリしか収容できなかったが、この実施例の場合、
ＴＣＰタイプの半導体メモリ（１６ＭビットＥ2 ＰＲＯ
Ｍ）を３２個収容できる。
体メモリの厚みは0.6mm 以下である。したがって、印刷
基板２１と第１乃至第４の半導体メモリ２２〜２５を含
めた厚みは2.8mm 以下であり、２組の絶縁板と意匠板の
厚みは0.5mm であるため、メモリカード全体の厚みは、
2.8mm ＋0.5mm ＝3.3mm となり、従来のメモリカードと
同一の厚みとなる。したがって、従来と同様のサイズの
メモリカードに従来と比べて２倍の数の半導体メモリを
収容することができる。すなわち、従来は１６個の半導
体メモリしか収容できなかったが、この実施例の場合、
ＴＣＰタイプの半導体メモリ（１６ＭビットＥ2 ＰＲＯ
Ｍ）を３２個収容できる。
【００２０】また、第１、第２の半導体メモリ２２、２
３のアウタリード２２ａ、２３ａのうち、例えばアドレ
ス信号を入出力するアウタリードは、第３、第４の半導
体メモリ２４、２５のアウタリード２４ａ、２５ａのう
ち、アドレス信号を入出力するアウタリードと一直線に
接続することができる。同様に、印刷基板の同一面に隣
接して配設された他の半導体メモリのアドレス信号を入
力するアウターリードとも一直線状の配線パターンを用
いて接続することができる。図３は、各アウターリード
を接続する配線パターンの構成を説明するものである。
３のアウタリード２２ａ、２３ａのうち、例えばアドレ
ス信号を入出力するアウタリードは、第３、第４の半導
体メモリ２４、２５のアウタリード２４ａ、２５ａのう
ち、アドレス信号を入出力するアウタリードと一直線に
接続することができる。同様に、印刷基板の同一面に隣
接して配設された他の半導体メモリのアドレス信号を入
力するアウターリードとも一直線状の配線パターンを用
いて接続することができる。図３は、各アウターリード
を接続する配線パターンの構成を説明するものである。
【００２１】図３（ａ）は印刷基板１１の表面に隣接し
て積層された複数の半導体メモリ２２、２３、３１、３
２を配設した状態を示しており、印刷基板１１の裏面に
も同様に図示せぬ複数の半導体メモリが配設されてい
る。
て積層された複数の半導体メモリ２２、２３、３１、３
２を配設した状態を示しており、印刷基板１１の裏面に
も同様に図示せぬ複数の半導体メモリが配設されてい
る。
【００２２】図３（ｂ）は図３（ａ）に示す複数の半導
体メモリ２２、２３、３１、３２に設けられたアドレス
信号を入力するアウターリードを接続するための配線パ
ターン３３の一例を示すものである。
体メモリ２２、２３、３１、３２に設けられたアドレス
信号を入力するアウターリードを接続するための配線パ
ターン３３の一例を示すものである。
【００２３】ＴＣＰタイプの半導体メモリの場合、アウ
ターリードはペレットの一側部にのみ設けられている。
このため、積層された半導体メモリの同一アウターリー
ド２２ａ、２３ａ、３１ａ、３２ａ、及びアウターリー
ドの並び方向と直交方向に隣接して配設された半導体メ
モリ２３、３１のアウターリード２３ａ、３１ａは同一
位置にあり、しかも、これらアウターリードの相互間に
は他のアウターリードが配設されていない。したがっ
て、これらアウターリード２２ａ、２３ａ、３１ａ、３
２ａを接続するための配線パターン３３は折り曲げる必
要がなく、直線とすることができる。この配線パターン
３３には、複数の接続パッド３３ａが設けられており、
各アウターリード２２ａ、２３ａ、３１ａ、３２ａはこ
れら接続パッド３３ａにおいて配線パターン３３と接続
される。
ターリードはペレットの一側部にのみ設けられている。
このため、積層された半導体メモリの同一アウターリー
ド２２ａ、２３ａ、３１ａ、３２ａ、及びアウターリー
ドの並び方向と直交方向に隣接して配設された半導体メ
モリ２３、３１のアウターリード２３ａ、３１ａは同一
位置にあり、しかも、これらアウターリードの相互間に
は他のアウターリードが配設されていない。したがっ
て、これらアウターリード２２ａ、２３ａ、３１ａ、３
２ａを接続するための配線パターン３３は折り曲げる必
要がなく、直線とすることができる。この配線パターン
３３には、複数の接続パッド３３ａが設けられており、
各アウターリード２２ａ、２３ａ、３１ａ、３２ａはこ
れら接続パッド３３ａにおいて配線パターン３３と接続
される。
【００２４】また、半導体メモリに設けられたデータ信
号を入出力するためのアウターリードは、図３（ｃ）に
示すように、配線パッド３４ａおよびこれら配線パッド
３４ａに接続されたスルーホール３４ｂを介して印刷基
板２１の内部あるいは裏面に設けられた図示せぬ配線パ
ターンと接続される。
号を入出力するためのアウターリードは、図３（ｃ）に
示すように、配線パッド３４ａおよびこれら配線パッド
３４ａに接続されたスルーホール３４ｂを介して印刷基
板２１の内部あるいは裏面に設けられた図示せぬ配線パ
ターンと接続される。
【００２５】上記実施例によれば、ＴＣＰタイプの半導
体メモリを積層して配設することにより、従来と同一の
厚みのメモリカードの内部に、従来に比べて２倍の数の
半導体メモリを配設することができる。したがって、同
一のサイズで倍の記憶容量を得ることができる。
体メモリを積層して配設することにより、従来と同一の
厚みのメモリカードの内部に、従来に比べて２倍の数の
半導体メモリを配設することができる。したがって、同
一のサイズで倍の記憶容量を得ることができる。
【００２６】また、ＴＣＰタイプの半導体メモリを使用
することにより、積層された半導体メモリの同一機能を
有するアウターリード同志を接続する場合、及びアウタ
ーリードの並び方向と直交方向に隣接して配設された半
導体メモリ同志の同一機能を有するアウターリード同志
を接続する場合においても、配線パターンを直線とする
ことができる。したがって、配線パターンをデザインす
る上での制約が少なく、従来に比べて自由度を向上する
ことができる。しかも、配線パターンを従来の約１／２
に短縮できるため、ノイズの影響を減少することができ
るものである。
することにより、積層された半導体メモリの同一機能を
有するアウターリード同志を接続する場合、及びアウタ
ーリードの並び方向と直交方向に隣接して配設された半
導体メモリ同志の同一機能を有するアウターリード同志
を接続する場合においても、配線パターンを直線とする
ことができる。したがって、配線パターンをデザインす
る上での制約が少なく、従来に比べて自由度を向上する
ことができる。しかも、配線パターンを従来の約１／２
に短縮できるため、ノイズの影響を減少することができ
るものである。
【００２７】図４は、この発明の第２の実施例を示すも
のであり、第１の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。第１の実施例で
は、第１乃至第４の半導体メモリを同一の半導体メモリ
によって構成したが、この実施例で使用する第３、第４
の半導体メモリ４１、４２は、第１、第２の半導体メモ
リと左右対称の構成とされている。つまり、図２に示す
半導体メモリはアウターリードがペレットの左側部に設
けられていたが、この実施例の第３、第４の半導体メモ
リ４１、４２は、アウターリードがペレットの右側部に
設けられている。
のであり、第１の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。第１の実施例で
は、第１乃至第４の半導体メモリを同一の半導体メモリ
によって構成したが、この実施例で使用する第３、第４
の半導体メモリ４１、４２は、第１、第２の半導体メモ
リと左右対称の構成とされている。つまり、図２に示す
半導体メモリはアウターリードがペレットの左側部に設
けられていたが、この実施例の第３、第４の半導体メモ
リ４１、４２は、アウターリードがペレットの右側部に
設けられている。
【００２８】また、第１の実施例において、第３、第４
の半導体メモリ２７、２８は、第１、第２の半導体メモ
リ２１、２２とは裏返しに配設されていたが、この実施
例において、第３、第４の半導体メモリ４１、４２は、
第１、第２の半導体メモリ２１、２２と同一の向きで、
第１、第２の半導体メモリ２１、２２にそれぞれ積層し
て配設される。
の半導体メモリ２７、２８は、第１、第２の半導体メモ
リ２１、２２とは裏返しに配設されていたが、この実施
例において、第３、第４の半導体メモリ４１、４２は、
第１、第２の半導体メモリ２１、２２と同一の向きで、
第１、第２の半導体メモリ２１、２２にそれぞれ積層し
て配設される。
【００２９】このように、第１、第２の半導体メモリ２
１、２２に対して左右対称とされた第３、第４の半導体
メモリ４１、４２を、第１、第２の半導体メモリ２１、
２２と同一の向きに積層しても、第１の実施例と同様の
効果を得ることができる。図５は、この発明の第３の実
施例を示すものであり、第２の実施例と同一部分には同
一符号を付し、異なる部分についてのみ説明する。
１、２２に対して左右対称とされた第３、第４の半導体
メモリ４１、４２を、第１、第２の半導体メモリ２１、
２２と同一の向きに積層しても、第１の実施例と同様の
効果を得ることができる。図５は、この発明の第３の実
施例を示すものであり、第２の実施例と同一部分には同
一符号を付し、異なる部分についてのみ説明する。
【００３０】この実施例は、第２の実施例に示す第１、
第２の半導体メモリ２１、２２を第３、第４の半導体メ
モリ４１、４２に対して裏返しに配設したものである。
すなわち、第１、第２の半導体メモリ５１、５２はその
樹脂５１ａ、５２ａが印刷基板１１に当接して配設され
ている。これら第１の半導体メモリ５１と第３の半導体
メモリ４１の相互間、及び第２の半導体メモリ５２と第
４の半導体メモリ４２の相互間には絶縁フィルム５３、
５４がそれぞれ設けられている。上記第３の実施例によ
っても第１、第２の実施例と同様の効果を得ることがで
きる。
第２の半導体メモリ２１、２２を第３、第４の半導体メ
モリ４１、４２に対して裏返しに配設したものである。
すなわち、第１、第２の半導体メモリ５１、５２はその
樹脂５１ａ、５２ａが印刷基板１１に当接して配設され
ている。これら第１の半導体メモリ５１と第３の半導体
メモリ４１の相互間、及び第２の半導体メモリ５２と第
４の半導体メモリ４２の相互間には絶縁フィルム５３、
５４がそれぞれ設けられている。上記第３の実施例によ
っても第１、第２の実施例と同様の効果を得ることがで
きる。
【００３１】尚、上記第１乃至第３の引用例において、
半導体メモリのアウターリードはガルウィング形状とし
たが、これに限定されるものではなく、例えばＪ−ベン
ド形状としてもよい。その他、この発明は、上記実施例
に限定されるものではなく、発明の要旨を変えない範囲
において種々変形実施可能なことは勿論である。
半導体メモリのアウターリードはガルウィング形状とし
たが、これに限定されるものではなく、例えばＪ−ベン
ド形状としてもよい。その他、この発明は、上記実施例
に限定されるものではなく、発明の要旨を変えない範囲
において種々変形実施可能なことは勿論である。
【００３２】
【発明の効果】以上、詳述したようにこの発明によれ
ば、同一サイズのカードにおいて、記憶容量を増加する
ことができるとともに、配線パターンのデザインが容易
であり、且つ、ノイズの影響を受け難いメモリカードを
提供できる。
ば、同一サイズのカードにおいて、記憶容量を増加する
ことができるとともに、配線パターンのデザインが容易
であり、且つ、ノイズの影響を受け難いメモリカードを
提供できる。
【図１】この発明の第１の実施例を示す要部の断面図。
【図２】この発明に適用されるＴＣＰタイプの半導体メ
モリを示すものであり、図２（ａ）は平面図、図２
（ｂ）は図２（ａ）の側面図、図２（ｃ）は図２（ａ）
の裏面図。
モリを示すものであり、図２（ａ）は平面図、図２
（ｂ）は図２（ａ）の側面図、図２（ｃ）は図２（ａ）
の裏面図。
【図３】図１に示す半導体メモリを接続するための配線
パターンを説明するために示す図。
パターンを説明するために示す図。
【図４】この発明の第２の実施例を示す要部の断面図。
【図５】この発明の第３の実施例を示す要部の断面図。
【図６】従来のメモリカードの一例を示す要部の断面
図。
図。
２１…印刷基板、３０…メモリカード、２２〜２５、３
１、３２、４１、４２、５１、５２…ＴＣＰタイプの半
導体メモリ、２２ａ〜２５ａ、３１ａ、３２ａ、４１
ａ、４２ａ…アウターリード、２６、２７…絶縁板、２
８、２９…意匠板、５５、５４…絶縁フィルム。
１、３２、４１、４２、５１、５２…ＴＣＰタイプの半
導体メモリ、２２ａ〜２５ａ、３１ａ、３２ａ、４１
ａ、４２ａ…アウターリード、２６、２７…絶縁板、２
８、２９…意匠板、５５、５４…絶縁フィルム。
Claims (3)
- 【請求項１】 印刷基板と、この印刷基板の表面及び裏
面にそれぞれ積層して配設され、一側面に複数の接続端
子が設けられたＴＣＰ（Tape Carrier Package）タイプ
の複数の半導体メモリと、 前記印刷基板に設けられ、これら半導体メモリの同一機
能を有する前記接続端子を接続する直線状の配線パター
ンと、 を具備することを特徴とするメモリカード。 - 【請求項２】 印刷基板と、 この印刷基板の表面及び裏面にそれぞれ配設され、一側
面に複数の接続端子が設けられたＴＣＰタイプの第１、
第２の半導体メモリと、 前記第１、第２の半導体メモリに対してそれぞれ裏返し
に積層され、一側面に複数の接続端子が設けられた前記
ＴＣＰタイプの第３、第４の半導体メモリと、 前記印刷基板に設けられ、これら第１、第３の半導体メ
モリの同一機能を有する前記接続端子、及び第２、第４
の半導体メモリの同一機能を有する前記接続端子をそれ
ぞれ接続する直線状の配線パターンと、 を具備することを特徴とするメモリカード。 - 【請求項３】 印刷基板と、 この印刷基板の表面及び裏面にそれぞれ配設され、一側
面に複数の接続端子が設けられたＴＣＰタイプの第１、
第２の半導体メモリと、 前記第１、第２の半導体メモリと接続端子の位置が左右
対称とされ、前記第１、第２の半導体メモリと同一の向
きに積層された前記ＴＣＰタイプの第３、第４の半導体
メモリと、 前記印刷基板に設けられ、これら第１、第３の半導体メ
モリの同一機能を有する前記接続端子、及び第２、第４
の半導体メモリの同一機能を有する前記接続端子をそれ
ぞれ接続する直線状の配線パターンと、 を具備することを特徴とするメモリカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4160965A JPH061095A (ja) | 1992-06-19 | 1992-06-19 | メモリカード |
| US08/077,080 US5420756A (en) | 1992-06-19 | 1993-06-16 | Memory card including stacked semiconductor memory elements located on a printed circuit board having a straight wiring pattern |
| KR1019930011155A KR970004541B1 (ko) | 1992-06-19 | 1993-06-18 | 메모리카드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4160965A JPH061095A (ja) | 1992-06-19 | 1992-06-19 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH061095A true JPH061095A (ja) | 1994-01-11 |
Family
ID=15726006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4160965A Pending JPH061095A (ja) | 1992-06-19 | 1992-06-19 | メモリカード |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5420756A (ja) |
| JP (1) | JPH061095A (ja) |
| KR (1) | KR970004541B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100794865B1 (ko) * | 2006-04-28 | 2008-01-14 | 킹맥스 디지탈 인코포레이티드 | 멀티-메모리 카드 팩키지 구조 및 이의 제조 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3273582B2 (ja) * | 1994-05-13 | 2002-04-08 | キヤノン株式会社 | 記憶装置 |
| DE19540838A1 (de) * | 1995-10-30 | 1997-05-07 | Siemens Ag | Dezentral anordenbares Peripheriebaugruppensystem |
| US6054720A (en) * | 1997-11-06 | 2000-04-25 | International Business Machines Corporation | Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture |
| US8429688B1 (en) | 2001-09-19 | 2013-04-23 | At&T Intellectual Property I, L.P. | Broadcast programming guide |
| JP2005123362A (ja) * | 2003-10-16 | 2005-05-12 | Hitachi Ltd | 接続用取付基板及びディスクアレイ制御装置の接続用取付基板 |
| US20110185098A1 (en) * | 2008-05-26 | 2011-07-28 | Sk Telecom Co., Ltd. | Memory card supplemented with wireless communication module, terminal for using same, memory card including wpan communication module, and wpan communication method using same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144155A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 集積回路パツケ−ジ |
| JPS6384057A (ja) * | 1986-09-26 | 1988-04-14 | Nec Corp | 半導体ケ−ス |
| JPS63141329A (ja) * | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | Ｉｃパツケ−ジ |
| JPS63296292A (ja) * | 1987-05-27 | 1988-12-02 | Mitsubishi Electric Corp | 半導体装置 |
| KR970003915B1 (ko) * | 1987-06-24 | 1997-03-22 | 미다 가쓰시게 | 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈 |
| JPS6476748A (en) * | 1987-09-17 | 1989-03-22 | Nec Corp | Semiconductor circuit device |
| JP2685534B2 (ja) * | 1988-09-22 | 1997-12-03 | 株式会社日立製作所 | フィルムキャリヤ |
| US4996583A (en) * | 1989-02-15 | 1991-02-26 | Matsushita Electric Industrial Co., Ltd. | Stack type semiconductor package |
| JP2737360B2 (ja) * | 1990-05-22 | 1998-04-08 | 松下電器産業株式会社 | 実装構造体 |
| JPH0461260A (ja) * | 1990-06-28 | 1992-02-27 | Mitsubishi Electric Corp | 電子部品のパッケージ構造 |
| JPH0479260A (ja) * | 1990-07-20 | 1992-03-12 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04214695A (ja) * | 1990-12-13 | 1992-08-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04291787A (ja) * | 1991-03-20 | 1992-10-15 | Toshiba Corp | 両面実装回路装置 |
| JPH04329692A (ja) * | 1991-04-30 | 1992-11-18 | Koufu Nippon Denki Kk | 両面実装型メモリパッケージ |
| JPH05152492A (ja) * | 1991-11-26 | 1993-06-18 | Nec Ibaraki Ltd | 集積回路部品 |
-
1992
- 1992-06-19 JP JP4160965A patent/JPH061095A/ja active Pending
-
1993
- 1993-06-16 US US08/077,080 patent/US5420756A/en not_active Expired - Fee Related
- 1993-06-18 KR KR1019930011155A patent/KR970004541B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100794865B1 (ko) * | 2006-04-28 | 2008-01-14 | 킹맥스 디지탈 인코포레이티드 | 멀티-메모리 카드 팩키지 구조 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5420756A (en) | 1995-05-30 |
| KR970004541B1 (ko) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6891729B2 (en) | Memory module | |
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| KR100645861B1 (ko) | 캐리어 기반형 전자 모듈 | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| JP3169965B2 (ja) | Ｉｃカード | |
| JPH09205283A (ja) | 半導体モジュール及びメモリモジュール | |
| JPH061095A (ja) | メモリカード | |
| JPS6193694A (ja) | 集積回路装置 | |
| JP2007129185A (ja) | 半導体メモリモジュール | |
| EP0379592A1 (en) | Ic memory card | |
| JP2571021B2 (ja) | 半導体装置の接続アダプタ及び実装構造 | |
| US20070224854A1 (en) | Memory module, method of manufacturing a memory module and computer system | |
| JP2645068B2 (ja) | メモリモジュール | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JPS63106984A (ja) | メモリカ−トリツジ | |
| JP2868630B2 (ja) | 半導体パッケージの実装構造 | |
| JP2796119B2 (ja) | 半導体デバイスおよびメモリモジュールデバイス | |
| JP2788196B2 (ja) | Ｉｃカード用ｉｃ基板 | |
| JPH10294435A (ja) | メモリモジュールおよび情報処理装置 | |
| JPH0323996A (ja) | Ｉｃメモリカード | |
| JPS60220961A (ja) | 半導体メモリ装置 | |
| JPH04188860A (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JP2002170093A (ja) | 超小型カード | |
| JPH04355192A (ja) | Ｉｃカード |