JPH0514542Y2 - - Google Patents
Info
- Publication number
- JPH0514542Y2 JPH0514542Y2 JP1986154993U JP15499386U JPH0514542Y2 JP H0514542 Y2 JPH0514542 Y2 JP H0514542Y2 JP 1986154993 U JP1986154993 U JP 1986154993U JP 15499386 U JP15499386 U JP 15499386U JP H0514542 Y2 JPH0514542 Y2 JP H0514542Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- conductive resin
- resin
- insulating substrate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
[考案の技術分野]
この考案は、表面に配線パターンを設けた回路
基板に関するものである。
基板に関するものである。
[従来技術とその問題点]
従来、回路基板に形成される配線パターンは、
絶縁基板の面に接着された金属膜(例えば銅箔)
の表面に、耐酸性感光剤(絶縁物)からなるフオ
トレジストを塗布し、露光、現像するか、また
は、前記金属膜の表面に耐酸インキで形成される
パターン印刷を施し、次いで、前記金属膜をエツ
チング処理したのち、前記金属板の表面に形成さ
れている前記フオトレジストまたは前記耐酸イン
キを除去して、導電性の配線パターンを形成させ
ている。
絶縁基板の面に接着された金属膜(例えば銅箔)
の表面に、耐酸性感光剤(絶縁物)からなるフオ
トレジストを塗布し、露光、現像するか、また
は、前記金属膜の表面に耐酸インキで形成される
パターン印刷を施し、次いで、前記金属膜をエツ
チング処理したのち、前記金属板の表面に形成さ
れている前記フオトレジストまたは前記耐酸イン
キを除去して、導電性の配線パターンを形成させ
ている。
このため、絶縁基板の面に導電性の配線パター
ンを形成するためのプロセスが、複雑になるとい
う問題点があつた。
ンを形成するためのプロセスが、複雑になるとい
う問題点があつた。
[考案の目的]
この考案は上述した事情に鑑みてなされたもの
で、その目的とするところは、配線パターンの形
成プロセスを容易にした回路基板を提供しようと
するものである。
で、その目的とするところは、配線パターンの形
成プロセスを容易にした回路基板を提供しようと
するものである。
[考案の要点]
この考案は上述した目的を達成するために、
光、電子ビーム、エツクス線等の放射エネルギー
に感応して硬化される樹脂に導電性粒子を混入さ
せた導電性樹脂を用いて、絶縁基板等の面に配線
パターンを形成したことを特徴とするものであ
る。
光、電子ビーム、エツクス線等の放射エネルギー
に感応して硬化される樹脂に導電性粒子を混入さ
せた導電性樹脂を用いて、絶縁基板等の面に配線
パターンを形成したことを特徴とするものであ
る。
[考案の実施例]
以下、この考案を図面に示す実施例に基づいて
説明する。
説明する。
[第1実施例]
第1図は第1の実施例を示し、1は絶縁基板
で、この絶縁基板1の表面に金属膜(例えば銅
箔)2で形成された配線パターン2aが形成され
ていて、この配線パターン2aの表面に更に導電
性樹脂3で形成されている配線パターン3aが積
層されている。この配線パターン3aを形成する
導電性樹脂3は、光に感応して硬化する樹脂に導
電性粒子を混入させた光硬化型の導電性樹脂であ
る。そして、第1図に示される回路基板4は、以
下のようにして製造される。
で、この絶縁基板1の表面に金属膜(例えば銅
箔)2で形成された配線パターン2aが形成され
ていて、この配線パターン2aの表面に更に導電
性樹脂3で形成されている配線パターン3aが積
層されている。この配線パターン3aを形成する
導電性樹脂3は、光に感応して硬化する樹脂に導
電性粒子を混入させた光硬化型の導電性樹脂であ
る。そして、第1図に示される回路基板4は、以
下のようにして製造される。
即ち、第2図に示すように絶縁基板1の上面に被
着された金属膜2の表面全体に前記導電性樹脂3
を塗布したのち、その導電性樹脂3の表面に所望
のパターンを形成した光学マスク(図示せず)を
介して光を照射し、この光学マスクのパターン形
状に対応させて前記導電性樹脂3を硬化させ、未
硬化の導電性樹脂3bの領域を現像処理によつて
除去し、導電性樹脂3で形成される配線パターン
3aを形成する。
着された金属膜2の表面全体に前記導電性樹脂3
を塗布したのち、その導電性樹脂3の表面に所望
のパターンを形成した光学マスク(図示せず)を
介して光を照射し、この光学マスクのパターン形
状に対応させて前記導電性樹脂3を硬化させ、未
硬化の導電性樹脂3bの領域を現像処理によつて
除去し、導電性樹脂3で形成される配線パターン
3aを形成する。
このようにして、導電性樹脂3を用いて前記配
線パターン3aが第2図に示す如く表面に形成さ
れた金属膜2は、次に前記配線パターン3aをレ
ジストに用いて前記金属板2をエツチング処理
し、前記配線パターン3aに同じパターン形状で
前記金属膜2で形成された配線パターン2aを同
位置において前記絶縁基板1上に形成する。この
状態を示すのが第1図である。したがつて、この
配線パターン2aは前記導電性樹脂3をレジスト
として形成されたが、このレジストは導電性を有
しているので、前記導電性樹脂3を前記配線パタ
ーン2aの表面に残したままの状態で他の部品と
電気的に接続させることができる。よつて、前記
導電性樹脂3の除去工程が不用になる。
線パターン3aが第2図に示す如く表面に形成さ
れた金属膜2は、次に前記配線パターン3aをレ
ジストに用いて前記金属板2をエツチング処理
し、前記配線パターン3aに同じパターン形状で
前記金属膜2で形成された配線パターン2aを同
位置において前記絶縁基板1上に形成する。この
状態を示すのが第1図である。したがつて、この
配線パターン2aは前記導電性樹脂3をレジスト
として形成されたが、このレジストは導電性を有
しているので、前記導電性樹脂3を前記配線パタ
ーン2aの表面に残したままの状態で他の部品と
電気的に接続させることができる。よつて、前記
導電性樹脂3の除去工程が不用になる。
なお、前記導電性樹脂3に用いられる樹脂とし
ては、光に感応して硬化する樹脂に限らず、例え
ば電子ビームあるいはエツクス線などの放射エネ
ルギーに感応して硬化する樹脂を用いることがで
きる。
ては、光に感応して硬化する樹脂に限らず、例え
ば電子ビームあるいはエツクス線などの放射エネ
ルギーに感応して硬化する樹脂を用いることがで
きる。
[考案の効果]
この考案は以上詳細に説明したように、絶縁基
板の表面に形成される配線パターンを、放射エネ
ルギーに感応して硬化する導電性樹脂をフオトレ
ジストとして用いて形成させたことにより、この
導電性樹脂で形成されるパターン自体が導電体で
あるので、絶縁基板に形成される配線パターンの
形成プロセスがきわめて簡略化できる。
板の表面に形成される配線パターンを、放射エネ
ルギーに感応して硬化する導電性樹脂をフオトレ
ジストとして用いて形成させたことにより、この
導電性樹脂で形成されるパターン自体が導電体で
あるので、絶縁基板に形成される配線パターンの
形成プロセスがきわめて簡略化できる。
第1図及び第2図は第1実施例を示し、第1図
は第2図に示す金属膜をエツチングした状態の回
路基板の断面図、第2図は金属膜の表面に導電性
樹脂をパターニングした状態の断面図である。 1,5……絶縁基板、3……導電性レジスト、
2a,3a……配線パターン。
は第2図に示す金属膜をエツチングした状態の回
路基板の断面図、第2図は金属膜の表面に導電性
樹脂をパターニングした状態の断面図である。 1,5……絶縁基板、3……導電性レジスト、
2a,3a……配線パターン。
Claims (1)
- 金属膜と、放射エネルギーに感応して硬化する
樹脂に導電性粒子が混入され、電気部品を電気的
に接続する導電性樹脂とが積層された配線パター
ンが、絶縁基板の表面に形成されていることを特
徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986154993U JPH0514542Y2 (ja) | 1986-10-09 | 1986-10-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986154993U JPH0514542Y2 (ja) | 1986-10-09 | 1986-10-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361176U JPS6361176U (ja) | 1988-04-22 |
| JPH0514542Y2 true JPH0514542Y2 (ja) | 1993-04-19 |
Family
ID=31075291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986154993U Expired - Lifetime JPH0514542Y2 (ja) | 1986-10-09 | 1986-10-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514542Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302581A (ja) * | 2009-09-28 | 2009-12-24 | Kyocera Corp | 多層配線基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516386B2 (ja) * | 1974-02-18 | 1980-05-01 | ||
| JPS58164130U (ja) * | 1982-04-27 | 1983-11-01 | 帝国通信工業株式会社 | スイツチ回路板 |
| JPS59114889A (ja) * | 1982-12-21 | 1984-07-03 | 富士通株式会社 | 導電体パタ−ンの形成方法 |
-
1986
- 1986-10-09 JP JP1986154993U patent/JPH0514542Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361176U (ja) | 1988-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3778900A (en) | Method for forming interconnections between circuit layers of a multi-layer package | |
| US6225570B1 (en) | Circuit board having electric component and its manufacturing method | |
| KR880008725A (ko) | 매입형 촉매 수용체를 사용하는 다층 회로의 제조 방법 | |
| US5334487A (en) | Method for forming a patterned layer on a substrate | |
| US3423260A (en) | Method of making a thin film circuit having a resistor-conductor pattern | |
| JP2002534791A (ja) | 半導体装置の形成方法 | |
| GB1191215A (en) | Printed Circuit Manufacture | |
| US3135823A (en) | Metallic element embedding process and product | |
| US5770096A (en) | Pattern formation method | |
| JPH0514542Y2 (ja) | ||
| JP3031042B2 (ja) | 表面実装用プリント配線板 | |
| JPH07263837A (ja) | 両面配線基板の製造法 | |
| US3390992A (en) | Non-etching circuit fabrication | |
| JP2625968B2 (ja) | 印刷配線板 | |
| WO1990012482A2 (en) | Printed circuit boards | |
| JPH03256393A (ja) | プリント配線板の製造方法 | |
| JPH0353587A (ja) | レジストパターンの形成方法 | |
| JP3185345B2 (ja) | プリント基板の製造方法 | |
| JPS59207651A (ja) | 膜回路基板の製造方法 | |
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| JPH04326588A (ja) | 印刷配線板の製造方法 | |
| JPS61256789A (ja) | プリント配線板製造方法 | |
| JP2994295B2 (ja) | ビルドアッププリント配線板およびその製造方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JPH06318774A (ja) | 印刷配線板の製造方法 |