JPH05145573A - Ａｔｍ交換ノードシステム - Google Patents

Abstract

(57)【要約】 【目的】種々のビットレートの入力通信路および出力通
信路を任意の組み合わせで収容することを可能としたＡ
ＴＭ交換ノードシステムを提供すること。 【構成】２．４Ｇbps 入力通信路１３からのセル流をス
イッチング可能であり、該入力通信路１３からのセル流
は第１の入力ポートより入力し、２．４Ｇbps 出力通信
路１６へのセル流は第１の出力ポートから出力するＡＴ
Ｍスイッチ１０１と、ＡＴＭスイッチ１０１の第２の入
力ポートに接続され、２．４Ｇbps のセル流を集線可能
なＡＴＭマルチプレクサ１０２と、１５０Ｍbps ／６０
０Ｍbps 入力通信路１１，１２からのセル流を２．４Ｇ
bps に変換する第１の速度変換器１１２と、ＡＴＭスイ
ッチ１０１の第２の出力ポートに接続され、２．４Ｇbp
s のセル流を分流可能なＡＴＭデマルチプレクサ１０
３、および分流されるセル流を１５０Ｍbps／６００Ｍb
ps に変換する第２の速度変換器１１３を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭを用いたＢ−Ｉ
ＳＤＮ（広帯域統合サービスディジタル網）を構成する
ためのＡＴＭ交換ノードシステムに関する。

【０００２】

【従来の技術】近年、パケット伝送による情報の転送方
式として、既存の通信網で使用されているＳＴＭ（Sync
hronous Transfer Mode ；同期転送モード）に代って、
ＡＴＭ（Asynchronous Transfer Mode；非同期転送モー
ド）が注目され、実用化に向けて研究・開発が進められ
ている。

【０００３】ＡＴＭは、全ての情報をセルと呼ばれる固
定長のブロックに分解し、各々のセルに識別ヘッダを付
加して統一的な情報伝送を行い、各通信端末では必要に
応じて通信網にセルを渡すこと、すなわち通信端末が必
要な時に通信網の情報伝達能力を使用することを特徴と
する転送モードである。従って、ＡＴＭは通信に必要な
情報伝達能力を呼設定時に確保しておくＳＴＭと比較し
て、通信端末が必要とする任意の情報転送速度を通信端
末に提供できるという利点がある。この様な特徴から、
ＡＴＭは音声、データ、動画等の情報を一元化して扱う
ことのできる通信網であるＢ−ＩＳＤＮを構成するため
の基本技術として脚光を浴びている。

【０００４】ＡＴＭによりＢ−ＩＳＤＮを構築するため
には、複数の入力通信路から配送されるセルを該セルの
持つ方路情報に従って所望の出力通信路へ転送する操作
（これをセルスイッチングという）を行うシステム、す
なわちＡＴＭ交換ノードシステムを実現する必要があ
る。Ｂ−ＩＳＤＮでは、１５０Ｍbps ，６００Ｍbps ，
２．４Ｇbps といった多種のビットレートの通信路が用
いられる。しかし、従来の技術ではＡＴＭ交換ノードシ
ステムをこれらビットレートの異なる通信路毎にそれぞ
れ設けるという考えであるため、非常に回路規模が大き
くなり、コスト高になるという問題がある。

【０００５】

【発明が解決しようとする課題】上述したように、従来
のＡＴＭ交換ノードシステムは異なる種々のビットレー
トの通信路にそれぞれ対応して設けられているため、回
路規模が増大しコストも高くなるという問題があった。

【０００６】従って、本発明は種々のビットレートの入
力通信路および出力通信路を任意の組み合わせで収容す
ることを可能としたＡＴＭ交換ノードシステムを提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
め、本発明はビットレートの異なる複数の入力通信路お
よび出力通信路を収容し、各入力通信路から入力された
セルを該セルに付加された方路情報に従って所望の出力
通信路に出力するＡＴＭ交換ノードシステムにおいて、
最も高いビットレートの入力通信路からのセル流をスイ
ッチング可能であり、該最も高いビットレートの入力通
信路からのセル流は第１の入力ポートより入力し、最も
高いビットレートの出力通信路へのセル流は第１の出力
ポートから出力するスイッチング手段（ＡＴＭスイッ
チ）と、このスイッチング手段の第２の入力ポートに接
続され、最も高いビットレートの入力通信路からのセル
流を集線可能な集線手段（ＡＴＭマルチプレクサ）と、
この集線手段の入力部に設けられ、最も高いビットレー
トの入力通信路を除く入力通信路に入力されたセル流の
ビットレートを最も高いビットレートの出力通信路のビ
ットレートに変換する第１の速度変換手段と、前記スイ
ッチング手段の第２の出力ポートに接続され、最も高い
ビットレートの出力通信路のビットレートのセル流を分
流可能な分流手段（ＡＴＭデマルチプレクサ）と、この
分流手段の出力部に設けられ、該分流手段から分流され
るセル流のビットレートを最も高いビットレートの出力
通信路を除く所望の出力通信路のビットレートに変換す
る第２の速度変換手段とを具備することを特徴とする。

【０００８】本発明においては、スイッチング手段およ
び分流手段の少なくとも一方が、共通の入力通信路から
のセル流を複数の出力通信路へ出力するためのコピー機
能を有していてもよい。

【０００９】また、本発明においては入力通信路と第１
の速度変換手段との間に、対応する第１の速度変換手段
へセル流およびビット転送用クロックを与える回線終端
装置をそれぞれ有してもよい。

【００１０】さらに、本発明においては出力通信路と第
２の速度変換手段との間に、対応する第２の速度変換手
段からのセル流を受け取ると共に対応する第２の速度変
換手段へビット転送用クロックを与える回線終端装置を
それぞれ有してもよい。

【００１１】

【作用】このように本発明では、ビットレートの種々異
なる複数の入力通信路からのセル流を適宜速度変換を行
うことで、予め定められた共通のビットレート（ビット
レートの最も高い入力通信路のビットレート）のセル流
として共通のＡＴＭスイッチに与え、ここで統一的にス
イッチングを行った後、適宜速度必要に応じて速度変換
を行うことで、ビットレートの種々異なる複数の出力通
信路のうちの任意のビットレートの出力通信路へ出力す
る。

【００１２】また、ＡＴＭスイッチならびにＡＴＭデマ
ルチプレクサがコピー機能を含んでいるため、任意の入
力通信路からのセル流を任意の複数の出力通信路へコピ
ーして出力することができる。

【００１３】さらに、第１の速度変換手段にセルを与え
る回線終端装置から該第１の速度変換手段にビット転送
用クロックを与えたり、第２の速度変換手段からセルを
受け取る回線終端装置から該第２の速度変換手段へビッ
ト転送用クロックを与えることによって、ＡＴＭマルチ
プレクサの入力部の動作速度やＡＴＭデマルチプレクサ
の出力部の動作速度を回線終端装置から指定することが
可能となる。これにより、ＡＴＭマルチプレクサの入力
やＡＴＭデマルチプレクサの出力部に任意の速度の回線
終端装置を接続する機能、いわゆるポートフリー機能を
実現することができる。

【００１４】

【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、本発明の一実施例に係るＡＴＭ交換ノ
ードシステムの構成を示すブロック図であり、ビットレ
ートの異なる複数の入力通信路として１５０Ｍbps 回線
１１ｉ（ｉ＝１〜ｍ）、６００Ｍbps 回線１２ｊ（ｊ＝
１〜ｎ）および２．４Ｇbps 回線１３ｋ（ｋ＝１〜ｒ）
を収容し、またビットレートの異なる出力通信路として
１５０Ｍbps 回線１４ｉ、６００Ｍbps 回線１５ｊおよ
び２．４Ｇbps 回線１６ｋを収容する例を示している。

【００１５】このＡＴＭ交換ノードシステムは、ビット
レート２．４Ｇbpsのセル流をスイッチング可能なスイ
ッチング手段であるＡＴＭスイッチ１０１と、ビットレ
ート２．４Ｇbps のセル流の集線が可能な集線手段であ
るＡＴＭマルチプレクサ（ＡＴＭ−ＭＵＸ）１０２およ
びビットレート２．４Ｇbps のセル流の分流が可能な分
流手段であるＡＴＭデマルチプレクサ（ＡＴＭ−ＤＥＭ
ＵＸ）１０３を主体として構成されている。

【００１６】入力通信路の各回線１１ｉ，１２ｊおよび
１３ｋには、１５０Ｍbps 回線終端装置１０４ｉ、６０
０Ｍbps 回線終端装置１０５ｊおよび２．４Ｇbps 回線
終端装置１０６ｋがそれぞれ接続され、また出力通信路
の各回線１４ｉ，１５ｊおよび１６ｋにも、同様に１５
０Ｍbps 回線終端装置１０４ｉ、６００Ｍbps 回線終端
装置１０５ｊおよび２．４Ｇbps 回線終端装置１０６ｋ
がそれぞれ接続されている。なお、同図においては各ビ
ットレートの回線終端装置１０４ｉ，１０５ｊおよび１
０６ｋが分離して示されているが、これは入力通信路側
と出力通信路側の回線終端装置を分離して示したため
で、ここでは入力通信路側と出力通信路側をまとめて回
線終端装置と呼ぶことにする。

【００１７】ここで、入力通信路側の１５０Ｍbps 回線
終端装置１０４ｉ及び６００Ｍbps回線終端装置１０５
ｊの出力は、２．４Ｇbps ＡＴＭ−ＭＵＸ１０２の入力
に接続され、２．４Ｇbps 回線終端装置１０６ｋの出力
は、２．４Ｇbps ＡＴＭスイッチ１０１の第１の入力ポ
ートに接続されている。２．４Ｇbps ＡＴＭ−ＭＵＸ１
０２の出力は、２．４Ｇbps ＡＴＭスイッチ１０１の第
２の入力ポートに接続されている。

【００１８】一方、出力通信路側の１５０Ｍbps 回線終
端装置１０４ｉ及び６００Ｍbps 回線終端装置１０５ｊ
の入力は、２．４Ｇbps ＡＴＭ−ＤＥＭＵＸ１０３の出
力に接続され、２．４Ｇbps 回線終端装置１０６ｋの入
力は、２．４Ｇbps ＡＴＭスイッチ１０１の第１の出力
ポートに接続されている。２．４Ｇbps ＡＴＭ−ＤＥＭ
ＵＸ１０３の入力は、２．４Ｇbps ＡＴＭスイッチ１０
１の第２の出力ポートに接続されている。

【００１９】また、後述するように２．４Ｍbps ＡＴＭ
−ＭＵＸ１０２の入力部には、入力通信路側の１５０Ｍ
bps 回線終端装置１０４ｉおよび６００Ｍbps 回線終端
装置１０５ｊから出力されるセル流のビットレートを
２．４Ｇbps に変換するための第１の速度変換器１１２
が設けられている。また、同様に２．４Ｍbps ＡＴＭ−
ＤＥＭＵＸ１０３の出力部には、２．４Ｇbps であるセ
ル流のビットレートを出力通信路側の１５０Ｍbps 回線
終端装置１０４ｉおよび６００Ｍbps 回線終端装置１０
５ｊのビットレートである１５０Ｍbps および６００Ｍ
bps に変換するための第２の速度変換器１１３が設けら
れている。

【００２０】次に、本実施例のＡＴＭ交換ノードシステ
ムの動作を説明する。本実施例では収容する最大のビッ
トレートは２．４Ｇbps としており、このためＡＴＭス
イッチ１０１は２．４Ｇbps 動作となる。

【００２１】まず、２．４Ｇbps 回線１３ｋから配送さ
れてくるセルのスイッチング法について説明する。入力
通信路の２．４Ｇbps 回線１３ｋからＳＴＭ−１６ｃフ
レーム構造に乗せて配送されてきたビット流は、２．４
Ｇbps 回線終端装置１０６ｋにてフレーム同期、セル同
期がとられた後、２．４Ｇbps セル流として２．４Ｇbp
s ＡＴＭスイッチ１０１に入力される。

【００２２】２．４Ｇbps ＡＴＭスイッチ１０１では、
まずトラフィック監視が行われ、次いでＡＴＭスイッチ
１０１内部での経路を指定するルーティングタグが付け
られる。その後、ルーティングタグに従って所望の出力
側にセルが転送され、ＶＰＩ（Virtual Path Identifie
r ；バーチャルパス識別子）／ＶＣＩ（Virtual Channe
l Identifier；バーチャルチャネル識別子）が出力通信
路上のものに書き換えられた後、ルーティングタグの除
去が行なわれ、再び２．４Ｇbps 回線終端装置１０６ｋ
に入力される。

【００２３】２．４Ｇbps 回線終端装置１０６ｋは、Ａ
ＴＭスイッチ１０１からセルを受け取ると、セルの情報
部のスクランブルおよびＨＥＣ（Header Error Contro
l）部の書き換えを行い、ＳＴＭ−１６ｃのフレーム構
造にセルを乗せて出力通信路に出力する。

【００２４】次に２．４Ｇbps 回線上のセルのスイッチ
ングに関わるブロックである２．４Ｇbps 回線終端装置
および２．４Ｇbps ＡＴＭスイッチについて、より詳細
に説明する。図２に、２．４Ｇbps 回線終端装置の構成
を図２に示す。図２において、光受信モジュール（ＯＵ
Ｒ）２０１は光−電気変換を行う機能要素である。

【００２５】フレームデアセンブラ（ＦＤＡ）２０２は
ＣＣＩＴＴで定められた方式に従ってＳＴＭ−１６ｃフ
レームのフレーム同期をとり、フレームのペイロードを
ビット流として出力する機能要素である。

【００２６】セル同期確立部（ＣＳＤ）２０３はＦＤＡ
から与えられるビット流から、ＣＣＩＴＴで定められた
方法に従って、セルのヘッダ部分にあるＨＥＣを使用し
て、該ヘッダ部分のビットエラーの検出／訂正を行いつ
つ各セルの先頭を見つける機能要素である。ＣＳＤ２０
３は、それと同時にセルの情報部をＣＣＩＴＴに定めら
れた方法に従ってデスクランブルする。

【００２７】網管理セル分岐／挿入部（ＯＭＤＩ）２０
４は、ＯＡＭ（Operation and Maintenance ；網管理）
セルの分岐、挿入、ループバックを行う機能要素であ
る。従来のＳＴＭ交換システムと異なり、固定的なタイ
ムスロットが存在しないＡＴＭ交換システムにおいて
は、セル通信路の試験はＯＡＭセルと呼ばれる試験用セ
ルを挿入し、該ＯＡＭセルが正常に扱われることを該Ｏ
ＡＭセルを分岐もしくはループバックして確認すること
が一般的である。本実施例においても、このような方式
によりセル通信路の試験が行われる。ＯＭＤＩ２０４
は、この試験のために設けられる機能要素である。ＯＭ
ＤＩ２０４は、回線終端装置の最もＡＴＭスイッチ１０
１に近い位置に設けられる。これによって、隣接ノード
間でのＯＡＭセルのループバックによる隣接ノード間リ
ンクの試験およびシステム内のＡＴＭスイッチの試験が
それぞれＯＡＭセルの挿入、分岐、ループバックにより
実現可能となる。

【００２８】セル情報部スクランブラ（ＣＩＳ）２０５
は、ＡＴＭスイッチ１０１から出力されＯＭＤＩ２０４
を通過したセルの情報部をＣＣＩＴＴに定められた方式
に従ってスクランブルする機能要素である。また、この
スクランブルと同時にＣＩＳ２０５ではＣＣＩＴＴに定
められた方式に従ってセルのヘッダ部のＨＥＣフィール
ドに値を設定する。

【００２９】光送信モジュール（ＯＵＳ）２０７は、Ｃ
ＩＳ２０５から出力されるセルをＣＣＩＴＴで定められ
たＳＴＭ−１６ｃフレームフォーマットのペイロード部
分にマッピングし、出力する。

【００３０】図３に２．４Ｇbps ＡＴＭスイッチ１０１
の構成を示す。ここで説明するＡＴＭスイッチ１０１
は、Ｂ−ＩＳＤＮ内部でセルが転送される論理的な通路
であるバーチャルパスまたはバーチャルチャネルの設定
が容易なように、ＡＴＭ交換ノードシステムの含むＡＴ
Ｍスイッチは単純な構成をとることが望ましいという事
実を考慮した構成となっている。

【００３１】８×８クロスバスイッチ３０１は図４に示
すように、８×８のクロスポイントと、該クロスポイン
トのＯＮ／ＯＦＦを各入力ポートから予め入力する情報
により設定できる回路とにより構成される。各クロスポ
イントのＯＮ／ＯＦＦを予め設定しておき、入力ポート
からセルを入力すると、クロスポイントの状態に従って
セルが出力ポートから出力される。ここで、一つの入力
ポートに接続された複数のクロスポイントを同時にＯＮ
とすると、同じセルが複数の出力ポートから同時に出力
される。これにより、コピーコネクションも容易に実現
することができる。

【００３２】８×８クロスバスイッチ３０１の入力ポー
トの前と、出力ポートの後にはＳＷインターフェース３
０３１〜３０３８として、以下の１）〜６）に述べる様
なセル処理機能が付加される。

【００３３】１）トラフィック計測／ポリシング機能 この機能は、トラフィック監視／バイオレーション検出
部（ＴＯＶＡ）３０５およびＴＯＶＡ ＲＡＭ３０４に
より実現される。ここで計測されるパラメータとして
は、例えば、バーチャルパスＶＰもしくはバーチャルチ
ャネルＶＣが設定されている間に、ＴＯＶＡ３０５を通
過したＶＰ／ＶＣに属するセル数や、予め定められた周
期期間の間にＴＯＶＡ３０５を通過したＶＰもしくはＶ
Ｃ毎のセル数、といったものが考えられる。これらのセ
ル数のカウント値は、ＴＯＶＡ ＲＡＭ３０４に保持さ
れている。ＴＯＶＡ３０５はセルが一つ通過する毎に該
セルのＶＰＩもしくはＶＰＩ＋ＶＣＩを抽出し、それに
従ってＴＯＶＡ ＲＡＭ３０４のワードを読み出し、イ
ンクリメントして同じアドレスに書き込む、といった動
作を行う。インクリメントした結果が予め定められた値
より大きくなった場合、通過中のセルは協定違反である
として廃棄されるか、もしくは該セルにバイオレーショ
ンタグを付けるといったポリシング動作を行う。ここ
で、予め定められた周期期間内の各ＶＰ／ＶＣ毎のセル
通過数をカウントする場合、該周期期間の始まりでＴＯ
ＶＡ ＲＡＭ３０４をリセットする必要が生じ、ＴＯＶ
Ａ ＲＡＭ３０４のスループット不足により実現できな
くなる可能性があるが、リセット付きＲＡＭを使用する
ことにより、この問題点は解決可能である。

【００３４】２）ルーティングタグ（ＡＴＭスイッチ内
経路指定情報）付加機能 この機能はルーティングタグ付加部（ＲＴＡ）３０７及
びルーフィングタグテーブル（ＲＴＴ）３０６で実現さ
れる。ＲＴＡ３０７は、通過するセルからＶＰＩもしく
はＶＰＩ＋ＶＣＩを抽出し、該ＶＰＩもしくはＶＰＩ＋
ＶＣＩによりＲＴＴ３０６を表引きし、そのセルが出力
されるべき出力ポートを指定する情報、すなわちルーテ
ィングタグを得る。コピーコネクションをサポートする
ため、ルーティングタグは各出力ポート毎にそのセルを
出力するか否かを指定する、いわゆるビットマップ方式
をとる。

【００３５】さらに、コピーコネクションをサポートす
るため、出力通信路側でのＶＰＩもしくはＶＰＩ＋ＶＣ
Ｉ値への書換えは、ＡＴＭスイッチ１０１の出力側で行
わざるを得ない。このために、ＲＴＡ３０７ではルーテ
ィングタグの他に、そのＳＷインターフェースに付けら
れた識別子をセルに付加することとする。

【００３６】３）スイッチ入力部バッファリング機能 この機能は、ＡＴＭスイッチ１０１の入力ポートに設け
られている入力バッファ（ＩＢＵＦ）３０８で実現され
る。ＡＴＭスイッチ１０１のスループット確保のため、
８×８クロスバスイッチでのセル転送速度は入出力通信
路上でのセル転送速度の２倍程度であることが望まし
い。本実施例のＡＴＭスイッチ１０１内では、４．８Ｇ
bps というセル転送速度であることが望ましい。この速
度変換のため、スイッチの入力部でセルをバッファリン
グする。また、複数個のＩＢＵＦの先頭セルが同じ出力
ポートに向かう状態、いわゆるＨＯＬブロッキング、が
発生した場合に、どのＩＢＵＦからセルを出力するか
は、後述の様に競合制御回路により決定されるが、ＩＢ
ＵＦは競合制御回路がＨＯＬブロッキング検出と出力セ
ルの決定を行うために必要な情報、すなわちルーティン
グタグを競合制御回路に通知し、また競合制御回路での
決定に従ってセルの出力を一旦抑制する機能も併せ持
つ。

【００３７】４）スイッチ出力部バッファリング機能 この機能は、ＡＴＭスイッチ１０１の出力ポートに設け
られている出力バッファ（ＯＢＵＦ）３０９により実現
される。前述の様に、ＡＴＭスイッチ１０１の内部では
４．８Ｇbps でセルが転送される。これを出力通信路上
でのセル転送速度、すなわち２．４Ｇbps に速度変換を
行うために、このＯＢＵＦ３０９が設けられる。 ５）ヘッダ（ＶＰＩ／ＶＣＩ）変換機能 この機能は、ヘッダ書き替え部（ＨＲＷ）３１０および
ヘッダ変換テーブル（ＨＴＴ）３１１により実現され
る。ＨＲＷ３１０では、セルの持つＶＰＩもしくはＶＰ
Ｉ＋ＶＣＩを入力通信路上での値から出力通信路上での
値に変更する操作が行われる。通過するセルから、ＶＰ
ＩもしくはＶＰＩ＋ＶＣＩ、それに入力側で付けられ
た、ＳＷインターフェースの識別子を加えたものをキー
としてＨＴＴ３１１を参照し、出力通信路上での新ＶＰ
ＩもしくはＶＰＩ＋ＶＣＩの値を得、これらを該通過中
のセルに上書きする。

【００３８】６）ルーティングタグ削除機能 この機能は、（ルーティングタグ削除部）ＲＴＤ３１１
により実現される。ＲＴＤ３１１では、ＲＴＡ３０７で
付加されたルーティングタグ、およびＳＷインターフェ
ースの識別子を削除し、ＣＣＩＴＴで標準化されている
セル長へとセルのフォーマットを変形する。

【００３９】一方、競合制御回路３０２は前述したよう
に各ＳＷインターフェース３０３１〜３０３８のＩＢＵ
Ｆの先頭セルが衝突している状態を検出し、どのバッフ
ァからセルを出力するかを決定する役割を持つ。

【００４０】図５に、各入力バッファから競合制御回路
３０２にルーティングタグを与える様子を示す。同図に
示すように、各入力ポートから出力ポート１にそのセル
を出力するか否かを示すビットから出力ポート８につい
てのビットまで順に、ルーティングタグが競合制御回路
３０２に与えられる。

【００４１】図６に、競合制御回路３０２の構成例を示
す。この構成はいわゆるシストリックアレイであり、図
５に示したデータを図で左から右に順次流すことによっ
て競合制御動作が実現できるように設計されている。

【００４２】図６において、優先制御用８×８クロスバ
スイッチ６０１は、優先制御カウンタ６０２の値により
入力バッファ１〜８から与えられるルーティングタグを
以下の様に置き換える。置き換えの順序の変更は、ＡＴ
Ｍスイッチ１０１が一つのセルを転送するサイクルであ
る、セルサイクルの先頭毎に行われる。

【００４３】１）図６で上から順に、入力バッファ１，
２，…８からのルーティングタグをそれぞれ出力する。 ２）図６で上から順に、入力バッファ２，３，…８，１
からのルーティングタグをそれぞれ出力する。 ３）図６で上から順に、入力バッファ３，４，…８，
１，２からのルーティングタグをそれぞれ出力する。 ４）図６で上から順に、入力バッファ４，５，…８，
１，２，３からのルーティングタグをそれぞれ出力す
る。 ５）図６で上から順に、入力バッファ５，６，…８，
１，２，…４からのルーティングタグをそれぞれ出力す
る。 ６）図６で上から順に、入力バッファ６，７，８，１，
２，…５からのルーティングタグをそれぞれ出力する。 ７）図６で上から順に、入力バッファ７，８，１，２，
…６からのルーティングタグをそれぞれ出力する。 ８）図６で上から順に、入力バッファ８，１，２，…７
からのルーティングタグをそれぞれ出力する。その後、
１）に戻る。

【００４４】後で述べる競合制御アルゴリズムによる
と、優先制御用８×８クロスバスイッチ６０１の出力側
で、図６の上から下に向けて送出許可を得にくくなるの
で、この様にルーティングタグの並びを変化させること
により、各入力バッファからのセル送出機会の均一化を
図ることができる。

【００４５】なお、優先制御用８×８クロスバスイッチ
６０１の出力部では、ルーティングタグの各ビットの後
ろに１ビットの空き領域が挿入される。この空き領域
は、優先制御用８×８クロスバスイッチ６０１の後ろに
続くセルアレイで、出力バッファの予約のために使用さ
れる。この空き領域に保持される情報を出力バッファ割
当情報と呼ぶ。出力バッファ割当情報は、初期値として
例えば論理値で０が入れられているものとして以降の説
明を進める。

【００４６】競合制御回路の中心は、アレイセル６０３
ｉと６０４ｊｋである。アレイセル６０３ｉと６０４ｊ
ｋは図６に示すように、アレイセル６０３ｉが対角に、
アレイセル６０４ｊｋがその他の部分にそれぞれ配置さ
れ、正方行列をなしている。正方行列内には、同図で左
から右に向けてデータを渡せる通信路が各行の隣接アレ
イセル間に、また同図で左上から右下に向けてデータを
渡せる通信路が対角上の隣接アレイセル間に、それぞれ
設けられている。これらの通信路を用いて、優先制御用
８×８クロスバスイッチから正方行列にデータをパイプ
ライン的に流すことにより、正方行列からデータが出て
きた時には競合制御が終了している、すなわち、どのセ
ルを入力バッファから出力バッファに転送するかの判定
が終了している。

【００４７】次に、この正方行列で行われるデータ処理
についてより詳細に説明する。この正方行列は、図３に
示したクロスバスイッチ３０１上をセルが転送されるセ
ルサイクルを該クロスバスイッチの入力ポート数の２
倍、すなわち１６の小片に分割したサイクル毎に動作す
る。このサイクルを予約サイクルと呼ぶ。

【００４８】正方行列の各行の隣接アレイセル間に設け
られた通信路上では、各予約サイクル毎に２ビットの情
報が図６で左から右に転送される。また、正方行列の対
角上の隣接アレイセル間に設けられた通信路上では、各
予約サイクル毎に１ビットの情報が左上から右下に転送
される。

【００４９】アレイセル６０４ｊｋは単なる２ビット長
のシフトレジスタであり、ある予約サイクルの開始時に
左の隣接セルから受け取った２ビットの情報を次の予約
サイクルの開始時に右の隣接セルに出力する動作を行
う。アレイセル６０３ｉは、出力ポートへ転送するセル
を決定する動作のうちの以下に示す主要部分を行う機能
要素であり、ここではバッファ予約セルと呼ぶ。

【００５０】すなわち、予約サイクルの開始時に、左上
の隣接セルから受け取ったビットが１であり、かつ左の
隣接セルから受け取った２ビットの内、ルーティングタ
グの内の１ビットが１であったなら、次の予約サイクル
の開始時に右下、右の隣接セルにそれぞれ次のデータを
渡す。 １）右の隣接セル：ルーテイングタグの中の１ビットは
１、出力バッファ予約情報も１。

【００５１】２）右下の隣接セル：０ それ以外の時には右の隣接セルには前の予約サイクルの
開始時に左の隣接セルから受け取った情報をそのまま、
右下の隣接セルには前の予約サイクルの開始時に左上の
隣接セルから受け取った情報をそのまま、それぞれ出力
する。

【００５２】この動作の意味は次の通りである。バッフ
ァ予約セルが予約サイクルの開始時に受け取る情報に
は、次の意味がある。 （ａ）左上のアレイセルから受け取る１ビット：これま
でに、注目する出力バッファに出力されるセルがあると
判断されていれば０、まだ注目する出力バッファに出力
されるセルがあると判断されていなければ１。この情報
を出力バッファ割当情報と呼ぶ。

【００５３】（ｂ）左のアレイセルから受け取る２ビッ
ト：最初に受け取る１ビットはルーティングタグの１ビ
ット。次に受け取る１ビットはそのルーティングタグを
持つセルを出力するべく出力バッファが予約されている
か否かを示す出力バッファ予約情報である。

【００５４】よって、各予約サイクルでのバッファ予約
セルの動作を述べると、以下のようになる。もし、受け
取った出力バッファ割当情報により出力バッファに対し
て転送を行うセルがまだ割り当てられていないことが示
され、かつルーティングタグの１ビットによりそのまだ
転送されるセルが割り当てられていない出力バッファに
対して、そのセルが出力されるよう示されていたなら
ば、そのセルのその出力バッファに向けての転送を予約
する。さらに、出力バッファ予約情報を１とすることで
出力バッファがそのセルを転送するべく予約されている
ことを正方行列の右側の各アレイセルに通知し、また出
力バッファ割当情報を０として正方行列の左下の各アレ
イセルにその出力バッファには既に転送されるべきセル
が予約されていることを通知する。

【００５５】この様に動作するアレイセルで図６に示す
ように正方行列を作り、その正方行列の左側から図５に
示すような情報を流すと、図７〜図２２に示すように動
作する。なお、ここでは正方行列の左上のアレイセル
に、行列の対角に向けて流す出力バッファ割当情報とし
て常に１を入力し続けることを仮定している。

【００５６】ここで、正方行列の各行を流れる情報は、
ある入力ポートの先頭セルのルーティングタグ、すなわ
ち各出力ポート毎に出力するか否かを示す情報と、ルー
ティングタグの各ビットの後ろに挿入された情報であ
る。よって、上述の様にバッファ予約セル６０３ｉが動
作すれば、正方行列に入力された情報が正方行列を通過
した後では、各行を流れるルーティングタグで、１がセ
ットされたビットに続く出力バッファ予約情報が全て１
である時のみ、その行を流れるルーティングタグを持つ
セルのみが出力バッファに転送されることにすると、図
３に示したクロスバスイッチ上で複数の入力ポートが単
一の出力ポートに接続されない、すなわち衝突が発生し
ない、ことを保証できる事が分かる。

【００５７】また、各予約サイクルの開始時に正方行列
の左上のアレイセルの左上から、出力バッファ割当情報
として、それぞれの出力バッファがフルでなければ１、
フルであれば０を順次以下に述べるタイミングで与える
と、出力バッファがフルであればそのバッファに向けて
セルを転送しない制御、すなわちフロー制御が実現でき
る。

【００５８】第１予約サイクルの開始時：出力バッファ
１がフルである／ないを入力 第２予約サイクルの開始時：出力バッファ２がフルであ
る／ないを入力 第３予約サイクルの開始時：出力バッファ３がフルであ
る／ないを入力 第４予約サイクルの開始時：出力バッファ４がフルであ
る／ないを入力 第５予約サイクルの開始時：出力バッファ５がフルであ
る／ないを入力 第６予約サイクルの開始時：出力バッファ６がフルであ
る／ないを入力 第７予約サイクルの開始時：出力バッファ７がフルであ
る／ないを入力 第８予約サイクルの開始時：出力バッファ８がフルであ
る／ないを入力

【００５９】アレイセル６０３ｉと６０４ｊｋにより構
成される正方行列を通過した出力バッファ予約情報を含
むルーティングタグは、正方行列の各列の出力部にある
アレイセル６０５ｉに入力される。このアレイセルで
は、入力されるルーティングタグおよび出力バッファ予
約情報を観察し、１であるルーティングタグのビットの
後ろの出力バッファ予約情報が全て１であれば、後ろに
続く優先制御用８×８クロスバスイッチ６０６に１、そ
うでなければ０をそれぞれ出力する。すなわち、正方行
列での競合制御の結果を各入力バッファへ返す情報を作
成する。このアレイセルを判定回路と呼ぶ。

【００６０】優先制御用８×８クロスバスイッチ６０６
は、優先制御カウンタ６０２の値を参照し、判定回路か
ら出力された情報を所望の入力バッファへと導く。入力
バッファは、この情報を受け取って次のセルサイクルで
自分が先頭セルを出力して良いか否かを知る事ができ
る。

【００６１】次に、本実施例における２．４Ｇbps 回線
以外の回線の収容方法について詳細に説明する。本実施
例では、前述のように２．４Ｇbps回線以外の回線とし
て、６００Ｍbps 回線および１５０Ｍbps 回線を収容す
るよう考えられている。

【００６２】図２３に１５０Ｍbps 回線終端装置１０４
ｉ、図２４に６００Ｍbps 回線終端装置１０５ｊの構成
をそれぞれ示す。図２３、図２４に示すように１５０Ｍ
bps回線終端装置１０４ｉと６００Ｍbps 回線終端装置
１０５ｊの構成は、ほとんど同じである。実際上、光電
気変換器であるＯＵＲ、電気光変換器であるＯＵＳ、
（ＳＴＭ−１／ＳＴＭ−４ｃ）フレームデアセンブラで
あるＦＤＡ、（ＳＴＭ−１／ＳＴＭ４ｃ）フレームアセ
ンブラであるＦＡＳを除けば、６００Ｍbps 回線終端装
置１０５ｊ用に開発したＬＳＩは全て１５０Ｍbps 回線
終端装置１０４ｉ用に流用が可能である。よって、これ
らの回線端末装置１０４ｉ，１０５ｊをまとめて説明す
る。

【００６３】１５０Ｍbps ／６００Ｍbps 入力通信路１
１ｉ／１２ｊから入力される光信号は、光受信モジュー
ルＯＵＲにより光電気変換されて電気信号となり、フレ
ームデアセンブラＦＤＡに出力される。この信号は、１
５０Ｍbps ならばＳＴＭ−１フレーム構造の、６００Ｍ
bps ならばＳＴＭ−４ｃフレーム構造の、それぞれベイ
ロード部分にセルがマッピングされた構造をとることを
仮定する。

【００６４】フレームデアセンブラＦＤＡでは、光受信
モジュールＯＵＲから受け取った電気信号に対してフレ
ーム同期を取り、ぺイロード部分を切り出してセル同期
確立部ＣＳＤに入力する。

【００６５】セル同期確立部ＣＳＤでは、フレームデア
センブラＦＤＡより受け取るビット列から、ＣＣＩＴＴ
で標準化される方法に従ってセルの先頭を知り、そのセ
ルの先頭に印を付けてセル分岐／挿入部ＯＭＤＩに入力
すると共に、ＣＣＩＴＴで標準化される方法に従って、
セルの情報部にデスクランブルをかけ、ＯＭＤＩに向け
て出力する。セル分岐／挿入部ＯＭＤＩでは、セル通信
路の試験のためのＯＡＭセルの分岐／挿入が行われる。

【００６６】図１に示した様に、１５０Ｍbps ／６００
Ｍbps 回線１１ｉ，１２ｊはＡＴＭ−ＭＵＸ１０２およ
びＡＴＭ−ＤＥＭＵＸ１０３を通じてＡＴＭスイッチ１
０１に収容される。このため、複数の入力通信路上のセ
ルがＡＴＭスイッチ１０１の一つの入力ポート（第２の
入力ポート）に集線される。別の入力通信路上のバーチ
ャルパスおよびバーチャルチャネルＶＰ／ＶＣを上記第
２の入力ポート上で区別するために、１５０Ｍbps ／６
００Ｍbps 回線終端装置１０４ｉ，１０５ｊのＡＴＭ−
ＭＵＸ１０２への出口部で、ヘッダ書き替え部ＨＲＷお
よびＨＲＷ ＲＡＭにより、一旦ＶＰＩ／ＶＣＩの各識
別子の書き替えを行う。

【００６７】また、後述するように、ＡＴＭ−ＤＥＭＵ
Ｘ１０３でもセルのコピーが行われるので、ＡＴＭ−Ｄ
ＥＭＵＸ１０３の１５０Ｍbps ／６００Ｍbps 回線終端
装置１０４ｉ，１０５ｊの入口部で再びＨＲＷ，ＨＲＷ
ＲＡＭにより一旦ＶＰＩ／ＶＣＩの書き替えを行う。Ａ
ＴＭ−ＤＥＭＵＸ１０３には入力ポートが一つしかない
ので、コピーされたセルのＶＰＩ／ＶＣＩは同じＡＴＭ
−ＤＥＭＵＸ１０３に接続された各回線終端装置１０４
ｉ，１０５ｊのセル送出側で、必ず一意である。このた
め、図３に示したＡＴＭスイッチのＳＷインターフェー
ス内で使われたＨＲＷ，ＨＲＷ ＲＡＭに比べて、１５
０Ｍbps ／６００Ｍbps 回線終端装置１０４ｉ，１０５
ｊで使用されるＨＲＷ，ＨＲＷ ＲＡＭは単純である。
即ち、図３のＳＷインタフェース３０３１〜３０２８内
で使われたＨＲＷ及びＨＲＷＲＡＭでは、ＶＰＩ／ＶＣ
Ｉ書き替えのために旧ＶＰＩ／ＶＣＩに加えて、そのセ
ルが入力されたスイッチの入力ポートをＶＰＩ／ＶＣＩ
表を参照する際のキーとしなければならないが、１５０
Ｍbps ／６００Ｍbps 回線終端装置１０４ｉ，１０５ｊ
で使うＨＲＷ，ＨＲＷ ＲＡＭではＶＰＩ／ＶＣＩ書き
替えのために旧ＶＰＩ／ＶＣＩのみをＶＰＩ／ＶＣＩ表
を参照する際のキーとすればよい。

【００６８】ＡＴＭ−ＤＥＭＵＸ１０３より入力された
セル流は、ＨＲＷによりＶＰＩ／ＶＣＩ変換を受け、セ
ル分岐／挿入部ＯＭＤＩによりＯＡＭセルの分岐／挿入
を受けた後、セル情報部スクランブラＣＩＳによってＣ
ＣＩＴＴで標準化された方式に従ってＨＥＣが計算さ
れ、ヘッダ部のＨＥＣフィールドが書き替えられると同
時に、セルの情報部にスクランブルが施され、その後フ
レームアセンブラＦＡＳに出力される。

【００６９】フレームアセンブラＦＡＳは、セル情報部
スクランブラＣＩＳからセル流を受け取ると、そのセル
流をＣＣＩＴＴで定められたＳＴＭ−１／ＳＴＭ−４ｃ
のフレーム構造のペイロード部分にマッピングし、光送
信モジュールＯＵＳに出力する。光送信モジュールＯＵ
Ｓは、フレームアセンブラＦＡＳから入力される電気信
号を光信号に変換し、出力通信路に出力する。

【００７０】次に、図２５、図２６および図２７を参照
しながら、ＡＴＭ−ＭＵＸ１０２の動作について詳細に
説明する。図２５はＡＴＭ−ＭＵＸ１０２の全体構成、
図２６はＡＴＭ−ＭＵＸ１０２の構成要素であるマルチ
プレクサＭＸ２の構成をそれぞれ示す図である。

【００７１】図２５に示すように、ＡＴＭ−ＭＵＸ１０
２は２入力１出力のＡＴＭマルチプレクサ（ＭＸ２）２
５１〜２５４をツリー状に接続した構成を持つ。点線で
示すように、ルートのマルチプレクサ２５４の入力部か
ら、リーフのマルチプレクサ２５１の出力部までフロー
制御をかけることにより、ＡＴＭ−ＭＵＸ１０２内での
セル廃棄を防いでいる。リーフのマルチプレクサ２５１
の入力部へのセル流のビットレートは、１５０Ｍbps 回
線終端装置１０４ｉからのそれは１５０Ｍbpsとなり、
６００Ｍbps 回線終端装置１０５ｊからのそれは６００
Ｍbps となる。一方、リーフのマルチプレクサ２５１の
出力部からルートのマルチプレクサ２５４の出力部まで
は、ビットレート２．４Ｇbps のセル流を扱う。このた
め、リーフのマルチプレクサ２５１はその入力部に１５
０Ｍbps ／６００Ｍbps →２．４Ｇbps の速度変換を行
うための図１に示した第１の速度変換器１１２を持って
いる。

【００７２】図２６に、図２５における２入力１出力Ａ
ＴＭマルチプレクサ（ＭＸ２）の構成を示す。二つの入
力ポートＡ，Ｂにはそれぞれ独立にバッファ２６１，２
６２が設けられている。セレクタ２６３は、これらの各
バッファ２６１，２６２からセルを交互に引き出して出
力する。バッファ２６１，２６２が第１の速度変換器１
１２として動作するように、バッファへ２６１，２６３
のセル入力は各入力ポートＡ，Ｂから与えられるデータ
ＣＫに、一方バッファ２６１，２６２からのセル出力は
出力ポートから出力されるデータＣＫに、それぞれ同期
して行われる。バッファ２６１，２６２では、クロック
乗せ変えが行われる。このように、セル入力を入力ポー
トから与えられるクロックに同期して行う事にすれば、
１５０Ｍbps 回線終端装置１０４ｉおよび６００Ｍbps
回線終端装置１０５ｊのいずれも任意のＡＴＭ−ＭＵＸ
１０３の入力ポートに接続することができる、すなわ
ち、ＡＴＭ−ＭＵＸ１０３についてポートフリー構造を
実現する事ができる、という利点も生じる。

【００７３】さらに、マルチプレクサ２５１〜２５４
は、ＡＴＭ−ＭＵＸ１０３内でのフロー制御（送出先の
バッファがフルであればセルの送出を行わない制御）を
実現するため、出力ポートからフロー制御情報を受け取
る機能および入力ポートからフロー制御情報を送り出す
機能をそれぞれ持つ。

【００７４】図２５に示したマルチプレクサ（ＭＸ２）
２５１〜２５４の動作状態例を図２７に示す。同図は６
００Ｍbps 回線終端装置１０４ｉをｍ＝３個、１５０Ｍ
bps回線終端装置１０５ｊをｎ＝４個接続した場合の動
作であり、

【００７５】１）いずれか一方のバッファのみセルを保
持していたら、そのバッファからセルを出力し、２）両
方のバッファがセルを保持していたなら、それらのバッ
ファから交互にセルを出力し、３）送出先のバッファが
フルであれば、セルの送出を停止する、ことを仮定して
いる。同図２７により、１５０Ｍbps回線１０４ｉおよ
び６００Ｍbps 回線１０５ｊ上のセルが１本の２．４Ｇ
bps 回線に集線されてゆく様子が分かる。また、同図よ
り１５０Ｍbps 回線終端装置１０４ｉと６００Ｍbps 回
線終端装置１０５ｊを接続する場合は、マルチプレクサ
２５１〜２５４の各入力ポートのバッファは最低３セル
分必要となることが分かる。さらに、３セル分以上のバ
ッファがあり、かつフロー制御を行えば、回線終端装置
側にはバッファが必要でないことが分かる。

【００７６】次に、図２８、図２９および図３０を参照
して、ＡＴＭ−ＤＥＭＵＸ１０３の動作を説明する。図
２８はＡＴＭ−ＤＥＭＵＸ１０３の全体構成、図２９は
ＡＴＭ−ＤＥＭＵＸ１０３の構成要素であるデマルチプ
レクサＤＸ２の構成をそれぞれ示す図である。

【００７７】図２８に示すように、ＡＴＭ−ＤＥＭＵＸ
１０３は２入力１出力のＡＴＭデマルチプレクサ（ＤＸ
２）２８１〜２８４をツリー状に接続し、ルートのデマ
ルチプレクサ２８１の入力側にＡＴＭ−ＤＥＭＵＸ１０
３内でのセルの通過経路を指定するルーティングタグを
付加するルーティングタグ付加部（ＲＴＡ）２８５を配
置すると共に、ＲＴＡ２８５にルーティングタグテーブ
ル（ＲＴＴ）２８６を接続し、またリーフのデマルチプ
レクサ２８４の出力側にＲＴＡ２８６で付加されたルー
ティングタグを削除し、かつ２．４Ｇbps のセル流を１
５０Ｍbps または６００Ｍbps のセル流へと速度変換す
る図１の第２の速度変換器１１３としての出力バッファ
（ＯＢＵＦ）２８９を配置している。

【００７８】図１のＡＴＭスイッチ１０１から出力され
たセル流は、まずＲＴＡ２８５によって図３０に示すよ
うな、ＡＴＭ−ＤＥＭＵＸ１０３内でのルーティングタ
グが付加されたセルフォーマットに変換される。ＲＴＡ
２８５では、入力されたセルのＶＰＩもしくはＶＰＩ＋
ＶＰＩをキーとしてヘッダ変換テーブル（ＨＴＴ）を参
照し、それにより得られるルーティングタグをセルに付
加して出力する。

【００７９】ＲＴＡ２８５から出力されたセル流は、デ
マルチプレクサ（ＤＸ２）２８１〜２８４によるツリー
を通過して所望の出力通信路に向けて転送もしくはコピ
ーされる。

【００８０】図２９に、デマルチプレクサ（ＤＸ２）２
８１〜２８４の構成を示す。入力ポートから入力された
セル流は、セレクタ２９１により出力ポートＡ，Ｂのい
ずれか一方または両方へ出力される。出力される出力ポ
ートは、セルの持つルーティングタグを受け取るルーテ
ィングタグ解析部２９２により解析される。ルーティン
グタグ解析部２９２は、解析結果を基にセレクタ２９１
を制御する。

【００８１】図３０に示すように、ルーティングタグは
出力ポートＡへセルを出力するか否かを指定するビット
と、出力ポートＢへセルを出力するか否かを指定するビ
ットとが、ツリーの各深さのノード毎に指定されるよう
な構成をとる。ある深さでそのセルをコピーしたい場合
は、これらのビット双方をＯＮにする。

【００８２】ＡＴＭ−ＤＥＭＵＸ１０３の出力部に設け
られた出力バッファ（ＯＢＵＦ）２８９では、デマルチ
プレクサ（ＤＸ２）２８１〜２８４のツリーを通過して
きたセル流が一旦保持され、ＲＴＡ２８５で付けられた
ルーティングタグが除去され、１５０Ｍbps または６０
０Ｍbps へと速度変換が行われて出力される。ここで、
ＯＢＵＦ２８９からのセル出力を各回線終端装置１０４
ｉ，１０５ｊおよび１０６ｋから与えられるビットＣＫ
に同期して行う事とすれば、ＡＴＭ−ＭＵＸ１０２の回
線終端装置側のポートと同様、任意のポートに１５０Ｍ
bps 回線端末装置１０４ｉおよび６００Ｍbps 回線端末
装置１０５ｊのいずれも接続できる、いわゆるポートフ
リー機能を実現することが可能となる。

【００８３】デマルチプレクサ（ＤＸ２）のハード規模
を削減する事を考えると、ＤＸ２内にはバッファを置か
ないほうが望ましい。しかしながら、ＤＸ２内にバッフ
ァを置かないことにすると、ＡＴＭ−ＤＥＭＵＸ２０３
内でフロー制御がかけられないので、出力バッファ（Ｏ
ＢＵＦ）２８９の出力部でもセル廃棄が発生する可能性
がある。このため、ＯＢＵＦ２８９は比較的多くのセル
（２５６セル程度）を保持できる規模が必要になる。

【００８４】ところで、図３１に示すような内部にバッ
ファ２９３を配置する構成のデマルチプレクサＤＸ２を
使用する事にすると、ＯＢＵＦ２８９からＡＴＭ−ＤＥ
ＭＵＸ１０４までの経路にフロー制御をかけることがで
きる。ＡＴＭ交換ノードシステム内で、ＡＴＭ−ＤＥＭ
ＵＸ１０３の出力部から、ＡＴＭスイッチ１０１のＯＢ
ＵＦまでフロー制御をかけることにすると、システム内
部のバッファがフロー制御により協調して動作する事に
なるので、同じバッファ量でより良い廃棄特性を得る事
ができる。

【００８５】ここで、図３２に示すような２入力２出力
の単位スイッチ３２１をバンヤン網等のように組み合わ
せて作成する８×８のＡＴＭスイッチを８×８クロスバ
スイッチの代わりに使用する事にすると、ＡＴＭ−ＭＵ
Ｘ１０２を構成するマルチプレクサ（ＭＸ２）およびＡ
ＴＭ−ＤＥＭＵＸ１０３を構成するデマルチプレクサ
（ＤＸ２）もこの単位スイッチにより実現することがで
き、システムを構成するＬＳＩの品種が減少する。な
お、図３２において３２２，３２３はバッファ、３２４
は転送制御部である。この２入力２出力の単位スイッチ
３２１として、本発明者らが先に特願平１−１３５８１
９号で開示したセルスイッチのデマルチプレクサ（ＤＸ
２）の持つセルコピー機能を付加したものを採用する
と、この単位スイッチ３２１で構成されるスイッチ網の
スループットが向上するので、より望ましい。

【００８６】

【発明の効果】以上説明したように、本発明によればビ
ットレートの種々異なる複数の入力通信路からのセル流
を適宜速度変換して、予め定められた最も高い入力通信
路のビットレートと同じビットレートのセル流としてか
らＡＴＭスイッチに与え、ここで統一的にスイッチング
を行った後、適宜ビットレートの速度変換を行うことに
よりビットレートの種々異なる複数の出力通信路のうち
の任意のビットレートの出力通信路へ出力することがで
きる。すなわち、本発明のＡＴＭ交換ノードシステム
は、簡単なハードウェア構成により、種々のビットレー
トの入力通信路および出力通信路を任意の組み合わせで
収容することが可能となる。

【００８７】また、ＡＴＭスイッチおよびＡＴＭデマル
チプレクサにコピー機能を含ませることにより、任意の
ビットレートの入力通信路からのセル流を任意のビット
レートの複数の出力通信路へコピーして出力することが
できる。

【００８８】さらに、第１の速度変換器にセルを与える
回線終端装置から第１の速度変換器にビット転送用クロ
ックを与えたり、第２の速度変換器からセルを受け取る
回線終端装置から第２の速度変換器へビット転送用クロ
ックを与えることによって、ＡＴＭマルチプレクサの入
力部の動作速度やＡＴＭデマルチプレクサの出力部の動
作速度を回線終端装置から指定することが可能となり、
ＡＴＭマルチプレクサの入力部やＡＴＭデマルチプレク
サの出力部に任意の速度の回線終端装置を接続できる、
ポートフリー機能を実現することができる。

【００８９】このように本発明によるＡＴＭ交換ノード
システムは、種々のビットレートの回線を収容する事が
できるために、同時に設定できるバーチャルパスＶＰま
たはバーチャルチャネルＶＣの個数をそれぞれの速度の
回線毎に異なるように設定するか、同じに設定するかと
いった選択について考慮することができる。例えば、
２．４Ｇbps 回線上で４０９６本のＶＰまたはＶＣを同
時に設定できると考えると、１５０Ｍbps ／６００Ｍbp
s 回線上でも同様に４０９６本設定できると考えるか、
もしくは１５０Ｍbps 回線上では２．４Ｇbps 回線上で
の１／１６、即ち２５６本のＶＰもしくはＶＣが同時に
設定できるものとし、さらに６００Ｍbps回線上では
２．４Ｇbps 回線上での１／４、即ち１０２４本のＶＰ
もしくはＶＣが同時に設定できると考えてもよい。

【００９０】２．４Ｇbps 回線と同じ本数のＶＣまたは
ＶＰが２．４Ｇbps 回線より低ビットレートの回線上に
設定できると考えると、ＶＣもしくはＶＰ設定個数が制
限されるのは２．４Ｇbps 回線のみとなり、柔軟にＶＰ
もしくはＶＣを設定できることになる。一方、２．４Ｇ
bps 回線より少ない数のＶＰもしくはＶＣのみ設定でき
る事にすると、ＶＰもしくはＶＣ設定時にＡＴＭスイッ
チの入力ポートと各回線終端装置上との２カ所でＶＰも
しくはＶＣの設定本数を管理しなければならないので、
ＶＰもしくはＶＣを設定する際の柔軟性には欠けるが、
回線終端装置の各種テーブルの容量を削減できるという
効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るＡＴＭ交換ノードシス
テムの構成を示す図

【図２】図１における２．４Ｇbps 回線終端装置の全体
構成を示す図

【図３】図１におけるＡＴＭスイッチの構成を示す図

【図４】図３における８×８クロスバスイッチの構成を
示す図

【図５】図３における競合制御回路への入力情報のフォ
ーマットを示す図

【図６】競合制御回路の構成を示す図

【図７】競合制御回路の動作を説明するための図

【図８】競合制御回路の動作を説明するための図

【図９】競合制御回路の動作を説明するための図

【図１０】競合制御回路の動作を説明するための図

【図１１】競合制御回路の動作を説明するための図

【図１２】競合制御回路の動作を説明するための図

【図１３】競合制御回路の動作を説明するための図

【図１４】競合制御回路の動作を説明するための図

【図１５】競合制御回路の動作を説明するための図

【図１６】競合制御回路の動作を説明するための図

【図１７】競合制御回路の動作を説明するための図

【図１８】競合制御回路の動作を説明するための図

【図１９】競合制御回路の動作を説明するための図

【図２０】競合制御回路の動作を説明するための図

【図２１】競合制御回路の動作を説明するための図

【図２２】競合制御回路の動作を説明するための図

【図２３】図１における１５０Ｍbps 回線終端装置の構
成を示す図

【図２４】図１における６００Ｍbps 回線終端装置の構
成を示す図

【図２５】図１におけるＡＴＭ−ＭＵＸの構成を示す図

【図２６】図２５におけるマルチプレクサＭＸ２の構成
を示す図

【図２７】図２５のＡＴＭ−ＭＵＸの動作を説明するた
めの図

【図２８】図１におけるＡＴＭ−ＤＥＭＵＸの構成を示
す図

【図２９】図２８におけるデマルチプレクサＤＸ２の構
成を示す図

【図３０】図２８におけるルーティングタグ付加部ＲＴ
Ａでのセルフォーマット変換を説明するための図

【図３１】デマルチプレクサＤＸ２の別の構成を示す図

【図３２】マルチプレクサＭＸ２，デマルチプレクサＤ
Ｘ２およびＡＴＭスイッチを構成する単位スイッチとし
て使用可能な２×２ＡＴＭスイッチの構成を示す図。

【符号の説明】

１１ｉ…１５０Ｍbps 回線（入力通信路） １２ｊ…６００Ｍbps 回線（入力通信路） １３ｋ…２／４Ｇbps 回線（入力通信路） １４ｉ…１５０Ｍbps 回線（出力通信路） １５ｊ…６００Ｍbps 回線（出力通信路） １６ｋ…２／４Ｇbps 回線（出力通信路） １０１…２．４Ｇbps ＡＴＭスイッチ（スイッチング手
段） １０２…２．４Ｇbps ＡＴＭマルチプレクサ（集線手
段） １０３…２．４Ｇbps ＡＴＭデマルチプレクサ（分流手
段） １０４ｉ…１５０Ｍbps 回線終端装置 １０５ｊ…６００Ｍbps 回線終端装置 １０６ｋ…２．４Ｇbps 回線終端装置 １１２…第１の速度変換器 １１３…第２の速度変換器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｂ

Claims (2)

【特許請求の範囲】
1. 【請求項１】ビットレートの異なる複数の入力通信路お
   よび出力通信路を収容し、各入力通信路から入力された
   セルを該セルに付加された方路情報に従って所望の出力
   通信路に出力するＡＴＭ交換ノードシステムにおいて、 最も高いビットレートの入力通信路からのセル流をスイ
   ッチング可能であり、該最も高いビットレートの入力通
   信路からのセル流は第１の入力ポートより入力し、最も
   高いビットレートの出力通信路へのセル流は第１の出力
   ポートから出力するスイッチング手段と、 このスイッチング手段の第２の入力ポートに接続され、
   最も高いビットレートの入力通信路からのセル流を集線
   可能な集線手段と、 この集線手段の入力部に設けられ、最も高いビットレー
   トの入力通信路を除く入力通信路に入力されたセル流の
   ビットレートを最も高いビットレートの出力通信路のビ
   ットレートに変換する第１の速度変換手段と、 前記スイッチング手段の第２の出力ポートに接続され、
   最も高いビットレートの出力通信路のビットレートのセ
   ル流を分流可能な分流手段と、 この分流手段の出力部に設けられ、該分流手段から分流
   されるセル流のビットレートを最も高いビットレートの
   出力通信路を除く所望の出力通信路のビットレートに変
   換する第２の速度変換手段とを具備することを特徴とす
   るＡＴＭ交換ノードシステム。
2. 【請求項２】前記出力通信路と前記第２の速度変換手段
   との間に、対応する第２の速度変換手段からのセル流を
   受け取ると共に対応する第２の速度変換手段へビット転
   送用クロックを与える回線終端装置をそれぞれ有するこ
   とを特徴とする請求項１に記載のＡＴＭ交換ノードシス
   テム。