JPH08511143A - 信号受信及び信号送信ユニット - Google Patents

Abstract

(57)【要約】 本発明は、第１伝送速度で受信された情報保持信号（７０ｃ）を第１伝送速度と異なる第２伝送速度で送信される情報保持信号（７０ｄ′）に変換するのに適合した信号受信及び信号送信ブロック（６１）を含む。各利用可能な入力が残りの入力の伝送速度と異なる伝送速度に適合しており、各出力（７０ｄ′、７０ｅ′）が残り出力の伝送速度と異なる伝送速度に適合しており、いくつかの前記利用可能な入力のうちの１つの信号受信入力（７０ｃ、７０ｄ、７０ｅ）は１つ以上の制御導体（７１）上に生じる信号に応じていくつかの利用可能な出力（７０ｄ′、７０ｅ′）のうちの１つの信号送信出力に接続を取ることができ（９３）、選択された制御導体及び／又は選択された信号情報が選択された変換指標を有する変換モードを選択しかつ開始させる。

Description

【発明の詳細な説明】 信号受信及び信号送信ユニット 技術分野 本発明は、情報保持信号を受信し、かつ更に情報保持信号をその信号の情報内 容の変化を伴うことなく送信するのに適合した信号受信及び信号送信ユニットに 関する。 発明は、特に、第１伝送速度で受信された情報保持信号を、受信信号と同じ情 報内容を伴って第２伝送速度で送信される情報保持信号に変換することに関する 。 先行技術の開示 上述の類の信号受信及び信号送信ユニットのいくつかの異なる種類が技術上知 られている。 スイッチ及び類似のデバイスを通して信号の伝送速度を変換するいろいろな原 理が知られており、かつ電気通信分野に応用されている。 １５５Ｍｂ／ｓ及び６２２Ｍｂ／ｓのような、いろいな伝送速度、かつまた、 例えば、２．５Ｇｂ／ｓのような、他の伝送速度を使用することも知られており 、かつ標準になっている。 １５５Ｍｂ／ｓの信号伝送速度を有する接続上に受信された信号を６２２Ｍｂ ／ｓの伝送速度を有する接続送信信号に変換する多重化信号受信及び信号送信ユ ニットもまた技術上知られている。 この速度変換を１５５Ｍｂ／ｓから２．５Ｇｂ／ｓで実施することのできる類 似のユニットも知られている。 信号伝送速度変換を６２２Ｍｂ／ｓから１５５Ｍｂ／ｓ等々に変換する多重分 離ユニットもまた技術上知られている。 この類のユニットは、他の信号伝送速度の変換に対してもまた、知られている 。 通常、このようなユニットは単一変換指標に適合しており、かつ各所望速度変 換はその選択速度変換に相当するユニットを必要とする。 したがって、いくつかのこのようなユニットが、スイッチング機器及び他の型 式の電子機器内にいろいろな目的のために必要とされる。 本発明及びその特定応用に関して、信号パターンが知られており、このパター ンにおいては、ＡＴＭセルのような、情報保持データパケットが或る数の利用可 能な接続の各々上を直列又は並列のどちらかで伝送されると云うことができる。 すでに知られている信号伝送パターンにおいては、或る数の利用可能な線路が 、ＡＴＭセルのような、データパケット中の１語内のビット位置の数に適合して おり、かつこれらの線路の各々上の信号がそれぞれのビット位置の内容を同時に 保持することを許され、ここに、これらの線路上に起こる或る数の瞬時ビット位 置が一緒に１データ語の信号情報を表示する。 本発明は、エリクソン・レビュー、１号、１９９３年（Ｅｒｉｃｓｓｏｎ Ｒ ｅｖｉｅｗ Ｎｏ．１，１９９３）において、ミカエル・ラーソン（Ｍｉｋａｅ ｌ Ｌａｒｓｓｏｎ）他による「ＡＴＭスイッチ構想及びＡＴＭパイプスイッチ （Ｔｈｅ ＡＴＭ Ｓｗｉｔｃｈ Ｃｏｎｃｅｐｔ ａｎｄ Ｔｈｅ ＡＴＭ Ｐｉｐｅ Ｓｗｉｔｃｈ）」と題する論文、及びペータ・スタ 化（Ｔｈｅ Ｔｅｌｅｃｏｍ Ｅｖｏｌｕｔｉｏｎ ｉｎ ｔｈｅ Ｂｒｏａｄ ｂａｎｄ Ｅｒａ）」と題する論文に説明されたシステム内で有利に応用され得 る。 発明の開示 技術的問題 上に説明したような先行技術を考察すると、伝送速度間に単一の特定の関係を 保って単一の受信情報保持信号を単一の他の送信情報保持信号に変換することが できるのみならず、また受信情報保持信号に対して或る数の伝送速度のうちの１ つを選択する可能性を提供し、かつ１つのこのような受信信号の送信信号への変 換を可能とし、この送信信号がさらに複数の利用可能な伝送速度のうちから選ん だ他の伝送速度を割り当られ得る新規な信号受信及び信号送信ユニットを提供す る能力に、技術的問題が存在することが判るであろう。 技術的問題は、伝送速度について色々な要求を出す通信システム内において、 各入力が他の入力伝送速度とは異なる伝送速度でデータパケットのような情報保 持信号を受信するようになっている、複数の利用可能な信号受信入力を用いるた めには、各出力線（ｏｕｔｌｅｔ）が残りの出力の伝送速度に適合するようない つくかの利用可能な出力線から選択されたデータパケットのような情報保持信号 を送信するための出力に接続可能であることを必要とし、これを、実現すると云 う問題であることもまた判るであろう。 他の技術的問題は、多重化又は多重分離（ｄｅｍｕｌｔｉｐｌｅｘ）目的のた めの或る数の利用可能な変換方法のうちからの１つの変換方法の選択を簡単な仕 方で実現しかつ実施すると云う問題である。 更に他の問題は、変換モードの選択を１つ以上の制御線路上で生じる制御信号 に従って行うことができ、ここで、選択された制御線路及び/又は制御信号の信 号情報が伝送速度に関係した選択変換指標を用いて変換モードを開始させかつ選 択することを実現すると云う問題である。 さらに技術的問題としては、１つ以上の上述の技術的問題を成功裡に解決した 信号受信及び信号送信ユニットは、受信情報保持信号及び送信情報保持信号がデ ータのパケットからなり、各パケットが少なくとも１つのアドレス可能部及び情 報保持部を含み、かつそれゆえ、これらの情報保持信号がＡＴＭシステムに有利 に含まれるとき、特に適した応用を有することの実現にあることも判るであろう 。 さらに技術的問題としては、変換比が「４」の倍数（ａ ｆａｃｔｏｒ ｏｆ “ｆｏｕr”）だけ変化され、すなわち、増大又は減少されこれにより「４」の 倍数線路の数を減少させ又は増大させることができると云う、選択された伝送速 度間の所定変換関係に対して利用可能な入力及び利用可能な出力を適合させる趣 旨及び適合させることに関連した結果の実現にあることもまた判るであろう。 さらに技術的問題としては、利用可能な入力及び利用可能な出力が３つの異な る伝送速度に対して構成されているユニットを構成すると云う趣旨及び構成する ことによって提供される融通性の実現にあることもまた判るであろう。 技術的利点は、この類のユニット内のそれぞれの入力及び出力が２方向の各々 における信号伝送、又はトラフィックに適合しているとき、また達成される。 他の技術的問題としては、ディジタル信号に適合した多重化／多重分離ブロッ クを形成し及び低伝送速度で受信されたデータパケットを受信伝送速度より４倍 高い伝送速度に、又はこれの逆に、変換するように構成されかつ適切に調整され た上述の類の信号受信及び信号送信ユニットの使用で以て提供される利点を実現 すると云う問題である。 これに関して、技術的問題は、信号又はデータパケットの変換が、直並列段内 の、第１段において、実施され、その後信号又はデータパケットが記憶装置に記 憶され、この記憶装置の内容を１つ以上のバッファ回路を通して、クロックパル スを用いて並直列変換器へ送出することができるときに提供される利点を実現す ることにある。 他の技術的問題は、要求記憶装置及び使用されたバッファ回路が、選択された 伝送方向にかかわらず、各信号データパケットに共通に利用される必要性を実現 すると云う問題であり、かつまたこれによって提供される利点を実現することに ある。 他の技術的問題は、２つの早期に知られた信号伝送パターンに従って或る数の 入力線上で同時に生じるデータパケット又はデータセルを受信するとき、データ セル又はデータパケットの情報内容をそのユニットにおいて内部的に使用するこ とのできる並列フォーマットに変換すると云う趣旨を実現する問題である。 他の技術的問題は、クロックパルスの周波数及び／又は繰返し数がそのユニッ トの入力及び出力上のデータセルをそれぞれ受信及び送信するときに存在する値 より下の指定値に選択されている場合に期待することのできる簡単化を実現する と云う問題である。 更に技術的問題は、複数の利用可能な入力うちからの１つの利用可能な入力を 複数の利用可能な出力うちからの１つの利用可能な出力に選択的に接続するため に同じ同期論理、記憶装置、バッファ回路等を使用することができると云う前述 の推定を用いて、内部並列フォーマットにおけるデータパケットの形での信号情 報の生起によって提供される利点を実現すると云う問題である。 他の技術的問題は、いろいろな伝送速度を有するデータパケットを受信する或 る数の入力、及びいろいろな伝送速度でデータパケットを送信する或る数の出力 を有するデータパケット信号受信及びデータパケット送信ユニットを提供し、こ こに、１つの入力を出力ユニットとして使用することができ、及び１つの出力ユ ニットを入力ユニットとして使用することができると云う問題である。 序論で定義された類のユニットに関して、技術的問題は、送信信号の全信号帯 域幅を受信信号の全信号帯域幅に適合するような条件を簡単な手段を援用して創 り出すことにあると云うこともまた判るであろう。 解決 １つ以上の上述の技術的問題を解決するため、本発明は、その開始点として、 第１伝送速度で受信された情報保持ディジタル信号を第１伝送速度と異なる第２ 伝送速度で送信される情報保持ディジタル信号に変換するのに適合しているデー タパケット受信及びデータパケット送信ユニットを採用し、前記情報保持ディジ タル信号はＡＴＭシステムに使用されるのに特に適合しており、このシステムに おいては、送信信号内の情報が有利に各々標準フォーマットの或る数のデータパ ケットの形をしている。 本発明は、ディジタル信号を受信する複数の利用可能な入力を有するユニット 、集積回路、ＡＳＩＣ回路に関し、これらにおいて各入力は他の入力の伝送速度 と異なる伝送速度に適合している。各入力をディジタル信号に適合したいくつか の利用可能な出力の１つからの選択された信号送信出力に接続することができ、 かつ、ここに、各出力は他の出力の伝送速度と異なる伝送速度に適合している。 入力及び出力の選択は、１つ又はいくつかの制御線路又は導体上で生じる信号に 従って行われ、ここに、選択された制御線路及び／又は選択された信号情報が選 択された速度変換指標と共にいくつかの利用可能な変換モードの１つを選択しか つ開始させる。 発明の提案された実施例によれば、受信情報保持信号及び送信情報保持信号は 、その信号内容がＡＴＭシステムに適合しているデータパケット又はデータセル のような、データパケット又はデータセルの形を有し、ここに、各パケットは少 なくともアドレス可能部及び情報保持部を含む。 一実施例によれば、利用可能な入力及び利用可能な出力は、「４」の倍数（ａ ｆａｃｔｏｒ ｏｆ“ｆｏｕｒ”）伝送速度を上昇又は低下させ、これに伴っ てこれらの入力及び出力上の線路の数を「４」の倍数だけ減少又は増大するよう に、伝送速度をそれら間で明確に変換するのに適合している。 他の実施例によれば、そのユニット内の利用可能な入力及び利用可能な出力は 、数で「３」であり、かつ３つの異なる伝送速度に対して構成される。 発明によれば、それぞれの入力ユニット及びそれぞれの出力ユニットは、両方 向における分離トラフィックに適合している。 低伝送速度を有する受信ディジタル信号をこの低伝送速度より４倍高い速度に 変換する一方、信号帯域幅を維持するように意図する或る数の多重化／多重分離 ブロックを特に参照する。 データ信号の適切な変換は、好適には、直並列変換内の第１段において実施さ れ、この変換において信号を記憶装置に記憶し、かつ、バッファ回路のアレイを 通して、伝送のために記憶装置からクロックパルス変換器を有する並直列変換器 へ送出することができる。 必要な記憶装置及びバッファ回路を、２方向の各々における信号伝送に使用す ることができる。 他の実施例によれば、受信されかつ或る数の線路上で生じるデータセルは、そ のユニットに適合した内部並列フォーマットに変換され、このフォーマットは全 ての利用可能な入力及び全ての利用可能な出力に対して共通に選択され、ここに 、内部並列フォーマットを通る要求信号処理の場合、内部クロックパルス繰返し 数は、入力及び／又は出力上で生じるクロックパルス繰返し数及び信号の伝送速 度より低い値に選択される。 いくつかの利用可能な入力の１つをいくつかの利用可能な出力の１つに接続す るとき、記憶装置、バッファ回路、制御論理のような、１つのかつ同じ同期論理 が、好適には、使用される。 利点 本発明による信号受信及び信号送信ユニットによって主として提供されるこれ らの利点は、ディジタル信号を受信する複数の利用可能な入力を有し、各入力が 残りの入力の伝送速度と異なる伝送速度に適合しており、及びディジタル信号を 送信する複数の利用可能な出力を有し、各出力が残りの入力の伝送速度と異なる 伝送速度に適合している単一ユニット、集積回路、ＡＳＩＣ回路の構成にある。 これらの入力の各々をディジタル信号送信出力の１つに接続することができる 。 このことが、同一のユニット、集積回路、かつ好適には、ＡＳＩＣ回路をいろい ろな電気通信機器内に使用することを可能にする。１つ以上の制御導体を活性化 することによって、特定応用に望まれるかつ選択変換指標を有する変換モードを 選択することができる。選択された制御導体及び／又は選択された信号情報は、 変換モードの選択を開始させる。 −−−−−−−−−−−− 発明の信号受信及び信号送信ユニットの主特性特徴は、後続の請求の範囲第１ 項の特徴を示す節に記載されている。 −−−−−−−−−−−− 図面の簡単な説明 本発明の特徴特性を有し、現在好適であり、かつ電気通信システム内での、特 にＡＴＭシステム内での使用に適合しているユニットの例証実施例が、添付図を 参照して更に詳細に説明される。 第１図はＡＴＭ技術を利用する電気通信システムの主要構成を図解し、 第２図は第１図によるＡＴＭシステム内に使用される直列に起こるデータパケ ット又はデータセルを概略的に図解し、 第３図は結合コアの２つの結合面に対する回路板の、及びマガジン内に置かれ た接続デバイスに対する回路板の物理的配向を図解し、 第４図は第１図による拡張電気通信システム内の相当する回路板の配向を概略 的に図解し、ここに、結合コアに対する冗長板が２つのマガジン内で適切に調整 されているのに対し、接続デバイスに対する回路板は４つのマガジン内で適切に 調整されており、 第５図は面の各々がそれぞれのマガジンを割り当てられた２つの冗長結合又は 接続面間に必要とされる主要結合、及び接続デバイスに応用可能な回路板用の４ つのマガジンを図解し、 第６図はスイッチ結合面と接続デバイスを表示する回路板用に意図されたマガ ジンとの間で複数の光接続のうちの利用可能な光接続を図解することを意図し、 第７図は本発明による信号受信及び信号送信ユニットの主要構成を図解し、 第８図はなかでも５つの多重化／多重分離ブロックを含み、ユニットの或るい くつかの部分に対するＢｉ−ＣＭＯＳ集積回路を図解するブロック結線図であり 、 第９図はＣＭＯＳトランジスタを含む、このようなブロックを図解するブロッ ク結線図である。 現在好適である例証実施例の説明 第１図は、ＡＴＭシステムと呼ばれる電気通信システムの極めて簡単化した図 解であり、このシステムはその機能及びその信号交換のためデータパケット又は データセル内で適切に調整されたデータを利用する。 信号交換が通常２方向性であることは当業者に明白であるが、もっとも簡単に するために以下の説明は送信端末装置１の送信機３と受信端末装置２の受信機３ ａとの間の接続及び信号交換をもっぱら説明する。 装置１と装置２との間の情報の交換は、ＡＴＭシステムに従って組み立てられ たデータ語を持つデータパケット又はデータセルを援用して達成される。 送信機３は、線路又は導体４を通じて線路関連受信ユニット５と協同作用し、 ユニット５は線路又は接続６を経由して入力回路７に接続し、入力回路７は線路 又は接続８を通して或る数の結合ポート９と協同作用し、ポート９はＡＴＭスイ ッチ１０に属し、このスイッチは２つの冗長結合面又は結合コア１１、１２を備 え、かつ回路９、７及び５に相当する回路である媒体（図示されていない）を通 して信号受信ユニット３ａと協同作用する。 線路４、６、８の各々は、１つ又は或る数の物理的導体からなることがある。 ＡＴＭスイッチの機能は、信号伝送がデータのパケット又はセルにより実施さ れることを必要とし、第２図はこのようなパケット２０を図解し、このパケット は５バイト（８ビット語）、アドレス情報セクション２１（ヘッダ）、及び４８ バイト（８ビット語）情報保持セクション２２（ペイロード）を有することがあ る。データセル２０は、また、他の情報を含むことがある。 注意しなくてはならないのは、単一物理的導体上に信号を送信するとき、１つ のデータセル２０はデータセル２０′によって先行され、かつデータセル２０″ を後に従え、それで以て、データパケット又はデータセルの直列流が導体４に沿 って通過すると云うことである。 線路４はその導体と一緒に１５５Ｍｂ／ｓの直列ビット速度にサイズ調整され かつ適合していることも仮定する。 データセルのこのような直列信号伝送を、以下の説明において「直列伝送」と 称する。 同様の「直列伝送」が線路を形成する複数の導体上で同時に生じるとき、この 伝送を「リンク群直列伝送（ｓｅｒｉｅｓ ｔｒａｎｓｍｉｓｓｉｏｎ ｔｈｒ ｏｕｇｈ ｇｒｏｕｐｅｄ ｌｉｎｋｓ）」と称する。 しかしながら、データセル内の各語を或る数の導体を通して同時に送信するこ とができ、ただし、導体の数は使用された各語内のビット位置の数に相当し、そ れであるから完全語毎のビット情報が或る数の受信機によって同時に受信される 。 データセルのこのような並列伝送を、以下において「並列伝送」と称する。 第３図は、比較的低容量のスイッチユニット１０又はＡＴＭスイッチのために 働くマガジン３０内に置かれた回路板の主要な物理的構成を図解する。 マガジンの側部又は端に配置されてそれぞれの板３２及び３３があり、これら の両方は互いに同等であり、かつスイッチ面又はセレクタ面１１及び１２に相当 する導体又は構成要素を備える。 これらの端板３１と３２間に配置されて或る数の板があって接続デバイスを形 成するのに適合しており、そのうちの６つのこのような板が示されておりかつそ のうち２つが第３図において３３及び３４で指示されている。 デバイス板３３及び３４は、入力回路７及び結合ポート９に関する回路構造を 含むように構成されている。導体及びバスが、ピン接続器によってそれぞれの板 ３３、３４、及び３１、３２に接続されている。それぞれの板のピン接続器は、 フレーム３５又はバックプレート内に取り付けられた電子回路（図示されていな い）と協同作用する。 理解されるように、もし同時電気通信接続の数に対してスイッチ１０の容量を 極めて増大することが望ましいならば、信号伝送がそのスイッチ内で実施される に当たっての速度を増大する必要もある。 考慮されたスイッチの容量の増大は、２つのマガジン４０、４０ａを選択する ことによって図解され、ここでマガジン４０内に置かれた全ての板がスイッチ面 １１を表示すると考えられるのに対して、マガジン４０ａ内に置かれた全ての板 がスイッチ面１２を表示すると考えられる。 また、４つの他のマガジン４１、４２、４３、４４が含まれており、これらは 第５図に図解された仕方でマガジン４０、４０ａと協同作用する、換言すれば、 各マガシン４１、４２、４３、４４が接続を通して２つのスイッチ面４０、４０ ａと協同作用する。このような構成が高伝送速度での総合信号伝送を必要とする ことは、明白であろう。 各線路及び各導体上の信号伝送は高データパルス繰返し数で行われ、ここに、 典型的パルス繰返し周波数は１５５Ｍｂ／ｓ及び６２２Ｍｂ／ｓと云う標準伝送 速度である。 信号伝送は、原理的に、第５図に示された接続の全てに対して同じであると考 えることができるので、以下の説明は、光ファイバで構成されかつ第６図の図解 のマガシン４１とマガジン４０との間の信号伝送を達成するように機能する１つ の線路又は１つの接続５０上のディジタルパルスに対する信号送信及び受信回路 を含むようにもっぱら限定されることになる。 マガジン４１は或る数の集積回路を含み、この回路上に或る数の信号多重化／ 多重分離ブロックが取り付けられ、これらの１つが６１で指示されかつ送信機６ ２に接続され、この送信機はブロック又はデバイス６１からの出力信号に応答し て光リンク又は導体５０上に光パルスを送信するのに適合している。 線路又は導体５０上の光パルスは受信機６３によって受信され、この受信機は 光パルスを受信しかつ前記光パルスを電気信号又は電気パルスに変換するのに適 合している。 これらの電気パルスは、いくつかの利用可能な多重化／多重分離ブロック６４ の１つへ送出される。 本発明は、１つのこのようなブロック６１又は６４の特定の設計をまた含む。 ブロック６１及びブロック６４は相互に同等であり、したがって以下の説明を もっぱらブロック６１に限定する、ただし受信データ信号の速度よりも高い伝送 速度でデータ信号を伝送する。 １つのこのような多重化／多重分離ブロック６１の、集積回路としての、原理 的構成を、第７図、第８図、及び第９図を参照して次に更に詳細に説明し、その 後、第６図に示された回路内のブロックの使用を更に完全に説明する。 第７図は、本発明による多重化／多重分離ブロック６１又はユニットの主要構 成を図解する。 第７図に示されたように、同期信号が導体７０ａ上をブロック６１へ送出され るのに対して、クロックパルスは導体７０ｂ上を到着し、これらのクロックパル スの効果は当業者に周知であり、したがってここでは説明されない。 これに関して云えるのは、ブロック６１は内部同期信号を発生する手段を備え ていることである。 ブロック６１は、７０ｃ、７０ｄ、及び７０ｅで指示された３つの異なる入力 、及び７０ｃ′、７０ｄ′、及び７０ｅ′で指示された３つの異なる出力を含む ように構成されている。 入力の各々は、異なる伝送速度を有するデータセル内の情報保持ディジタル信 号を受信するのに適合している。 出力の各々は、相互に異なる伝送速度を有するデータセル内の情報保持ディジ タル信号を送信するのに適合している。 更に特に、入力７０ｃ及び出力７０ｃ′は、共に１５５Ｍｂ／ｓの伝送速度に 適合している。 入力７０ｃ及び出力７０ｃ′は共に１６の導体からなり、ここに、データパケ ットがこれらの導体の各々上を直列に送信され、かつ一緒にリンク群直列伝送を 形成する。 入力７０ｄ及び出力７０ｄ′は、共に６２２Ｍｂ／ｓの伝送速度に適合してお り、ここに、これらは各々４つの導体からなり、かつデータパケットが前記導体 の各々上に直列に起こりかつ一緒にリンク群直列伝送を形成する。 入力７０ｅ及び出力７０ｅ′は共に２．５Ｇｂ／ｓの伝送速度に適合しており 、かつデータパケット又はデータセルを順序に直列に送信するのに適合した単一 導体からなる。 発明によれば、このようなユニットは、３つの利用可能な入力７０ｃ、７０ｄ 、及び７０ｅの各々を３つの利用可能な出力７０ｃ′、７０ｄ′、又は７０ｄ′ のうちから選択された出力に接続することができるように、制御信号の媒体を通 し て変換モードを自由に選択することができる。 指定入力及び指定出力の選択、いわゆる変換モードは、１つ以上の制御導体７ １上に起こる信号に従って実施され、ここに、選択された制御導体及び／又は信 号保持情報は回路７２を開始させ、この回路が指定応用に適合した選択された変 換指標を用いて制御ブロック９３である媒体を通して関連変換モードを選択する 。 スイッチ機器内又はどこか他の所にユニット又はブロック６１を置くことが、 それゆえ、どの変換モードを選択するべきか及び選択応用に適切であるかについ て、多かれ少なかれ、限定要因になる。 第８図は、第７図の多重化／多重分離ブロック６１を更に詳細に図解するブロ ック結線図である。 ブロック６１は、ディジタルＢｉ−ＣＭＯＳ回路上に構成され、かつＣＭＯＳ セクション８０を利用し、このセクションは前記回路上に置かれかつ４つの相互 に同等のサブブロック８１、８１ａ、８１ｂ、及び８１ｃを有する。 入力７０ｃは、サブブロック８１に対する４つの入力導体、サブブロック８１ ａに対する４つの入力導体、等々を有し、合計１６の導体を形成する。 サブブロック８１、８１ａ、８１ｂ、及び８１ｃは、また、４×４の出力導体 ７０ｃ′を備えている。 サブブロック８１、８１ａ、８１ｂ、及び８１ｃの各々は、サブブロック８１ に対する導体８３のような、それぞれの出力導体を有する。 全て４つの出力導体８３、８３ａ、８３ｂ、及び８３ｃは、第４サブブロック ８４への入力導体を形成し、このサブブロックは、原理上、サブブロック８１と 同じ構成のものである。 サブブロック８４は、４つの入力導体７０ｄ、４つの出力導体７０ｄ′、及び １つの出力導体７０ｅ′を含む。 第８図の図解の場合、ブロック６１は多重化及び多重分離機能に適合しており 、ここに、多種機能の場合、入力７０ｃ上に起こるデータ信号は１５５Ｍｂ／ｓ の速度を有するのに対して、出力８３、８３ａ、８３ｂ、及び８３ｃ上に起こる データ信号は６２２Ｍｂ／ｓの速度を有する。 サブブロック８４の出力７０ｅ′上に起こる信号は、２．５Ｇｂ／ｓの速度を 有する。 多重分離の機能（ｄｅｍｕｌｔｉｐｌｅｘｉｎｇ ｆｕｎｃｔｌｏｎ）の場合 、信号流は反対方向に走行する。 第９図はサブブロック８１を更に詳細に図解するブロック結線図である。 入力導体７０ｃは、４つの入導体８２ａ…８２ｄによって第９図の図解に表示 されている。 導体８２ａ…８２ｄの各々は、この場合、ＡＴＭセルの形でのデータパケット に対して１５５Ｍｂ／ｓの最高伝送速度に適度している。 回路９５は、なかでも直並列変換器９１及び記憶装置９４を援用して、導体８ ３上の６２２ＭＨｚの周波数でデータを含む出力信号を送信することができる。 入力７０ｃ、７０ｄ、及び７０ｅの各々、及び出力７０ｃ′、７０ｄ′、及び ７０ｅ′の各々を所望の速度変換を得るように選択的に結合することができるこ と、及び関連信変換モードが１つ以上の導体７１（第８図）上を到着する活性化 信号によって活性化されることは、説明中で先に述べた。 システム関係クロックパルスは、導体又は線路８７上で生じる。 第９図に戻って参照すると、サブブロック８１の入力導体８２ａ…８２ｄの各 各は直並列変換器９１に接続されている。導体８２ａ…８２ｄ上を到着するディ ジタル信号は、それゆえ、４チャンネル直並列変換器によって２０ビット並列伝 送に変換され、ここに、これらの信号は導体又は線路９９上を制御論理９３へ送 出され、ここでこれらは内部速度で処理されることは、判るであろう。 必要な同期は、同期ユニット９８を通して実施される。 並列フォーマットに変換されたデータ信号は、制御ブロック又は制御論理９３ へ、かつここから記憶装置９４、ＲＡＭ記憶装置へ送出される。ＲＡＭ記憶装置 に記憶された情報は、ここから、又はＲＯＭ記憶装置から、制御論理９３を通し てバッファ回路９５へ送出され、この回路がさらに、その情報を単一チャンネル 並直列変換器及びクロックパルス発生器９６へ送出する。 逆向きに変換するとき、信号は導体８３′上を単一チャンネル直並列変換器及 びクロックパルス変換器９７へ到着し、その後、並列フォーマットでのデータ信 号が制御ブロック９３へ送出され、記憶装置９４に記憶され、次いで並列フォー マットでバッファ回路９５へ送出され、その後、これらの信号が並直列変換器９ ２へ送信されかつ導体８２′上を供給される。 例証実施例は機能ブロック図の形で発明を解説し、かつこのようなブロックは 既知であるか、又は新規な性質の作業を必要とすることなく、かつその分野の一 般的な技術の導きで以てかつ判りきった対策を援用して、当業者によって容易に 構成され得るから、或るいくつかの部分は詳細に説明しなかった。 導体７１上の信号に関しては、関連ビット構成をなす３つの導体上の並列送信 ビット位置は関連変換モードを指摘すると仮定する。 このビット構成は、制御論理回路の各々、例えば、回路９３へ送信され、この 回路はこれを用いて計算しかつ必要な信号流及び変換モードを選択する。 また、注意するのは、内部信号処理に対するクロックパルス繰返し数が約３０ ＭＨｚであると云うことである。 上述の類の信号受信及び信号送信ユニットは、本願と同じ日に提出されかつ「 信号処理ユニット（Ａ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）」と 題する特許出願に説明されかつ図解された回路配置、又は本願と同じ日に提出さ れかつ「多重化／多重分離ユニット（Ｍｕｌｔｉｐｌｅｘｉｎｇ／Ｄｅｍｕｔｉ ｐｌｅｘｉｎｇ Ｕｎｉｔ）」と題する特許出願に説明されかつ図解されたユニ ットと共に、又は本願と同じ日に提出されかつ「同期回路配置（Ａ Ｓｙｎｃｈ ｒｏｎｉｚｉｎｇ Ｃｉｒｃｕｉｔ Ａｒｒａｎｇｅｍｅｎｔ）」と題する特許 出願に説明されかつ図解された配置内に、有利に使用され得る。 本発明の深い理解のために、これらの隣接特許出願を参照し、及びこれらの出 願の内容を本願の部分を形成するためにとり入れる。 本発明は上の記述に限定されず、かつ上述された例証実施例及びその変形は以 下の請求の範囲に記載された発明思想の範囲で行われ得ることは、云うまでもな い。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 リンドブロム，マッツ ラルス ビルゲル スウェーデン国 エス ― 121 51 ヨ ハネスホブ，オーフスベーゲン ６ (72)発明者 ジアング，ハオ スウェーデン国 エス ― 124 71 バ ンドハーゲン，リルハグスベーゲン 30, １ ティーアール.

Claims (1)

1. 【特許請求の範囲】 １．受信情報保持信号の第１伝送速度を第１伝送速度と異なる送信情報保持信 号の第２伝送速度に変化するのに適合した信号受信及び信号送信ユニットであっ て、各利用可能な入力が残りの入力の伝送速度と異なる伝送速度に適合しており 、また各出力（７０ｄ′、７０ｅ′）が残りの出力の伝送速度と異なる伝送速度 に適合しており、いくつかの前記利用可能な入力のうちの１つの信号受信入力（ ７０ｃ）は、１つ以上の制御導体（７１）上に生じる信号に応じていくつかの利 用可能な出力（７０ｄ′、７０ｅ′）のうちの１つの信号送信出力に接続を取る ことができ、選択された制御導体及び／又は選択された信号情報がある選択され た変換指標を有する変換モードを選択しかつ開始されることを特徴とするユニッ ト。 ２．請求の範囲第１項記載のユニットであって、受信情報保持信号と送信情報 保持信号とがデータパケット（２０）又はデータセルからなり、各データパケッ トは、なかでも、アドレス可能部と情報保持部とを含むことを特徴とするユニッ ト。 ３．請求の範囲第１項又は第２項記載のユニットであって、利用可能な入力（ ７０ｃ、７０ｄ、７０ｅ）と利用可能な出力（７０ｃ′、７０ｄ′、７０ｅ′） とは「４」の倍数で上昇する伝送速度かつ「４」の倍数減少する導体の数に適合 していることを特徴とするユニット。 ４．請求の範囲第１項又は第２項記載のユニットであって、利用可能な入力と 利用可能な出力とは３つの異なる伝送速度に対して構成されていることを特徴と するユニット。 ５．請求の範囲第３項記載のユニットであって、それぞれの入力（８２）と出 力（８３、８３ａ）が両方向におけるトラフィックに適合していることを特徴と するユニット。 ６．請求の範囲第１項記載のユニットであって、或る数の多重化／多重分離ブ ロック（８１−８１ｃ）が受信低伝送速度信号（８２ａ−８２ｄ）を前記低伝送 速度より４倍高い伝送速度を有する信号（８１）に変換するように構成されてい ることを特徴とするユニット。 ７．請求の範囲第６項記載のユニットであって、信号変換が直並列回路内の第 １段（９１）において実施されること、次いで信号が記憶装置（９４）に記憶さ れかつバッファ回路（９５）を通してクロックパルス発生器（９６）を有する並 直列変換器へ送出され得ることを特徴とするユニット。 ８．請求の範囲第７項記載のユニットであって、必要な記憶装置とバッファ回 路とが各方向に信号を送信するために使用されることを特徴とするユニット。 ９．請求の範囲第１項から第７項のうちいずれか１つに記載のユニットであっ て、或る数の導体上に生じるデータセルを受信した後、変換がそのユニットに適 合した内部並列フォーマットへ実施され、このフォーマットが、各利用可能な入 力と各利用可能な出力とに対して共通に選択されることを特徴とするユニット。 10．請求の範囲第９項記載のユニットであって、内部並列フォーマットによっ て信号を処理するとき選択されたクロックパルス繰返し数が入力と出力とにおけ る信号に適用可能なクロックパルス繰返し数よりも低いことを特徴とするユニッ ト。 11．請求の範囲第１０項記載のユニットであって、いくつかの入力の１つをい くつかの出力の１つに結合するとき、同じ同期論理（９３）と、記憶装置と、バ ッファ回路と、制御論理とを使用することができることを特徴とするユニット。 12．請求の範囲第１項記載のユニットであって、着信信号に対する全信号帯域 幅が発信信号に対する全帯域幅に相当することを特徴とするユニット。