JPH05151094A - フアイル高速書き込み機構におけるバツクアツプ制御方式 - Google Patents
フアイル高速書き込み機構におけるバツクアツプ制御方式Info
- Publication number
- JPH05151094A JPH05151094A JP3316217A JP31621791A JPH05151094A JP H05151094 A JPH05151094 A JP H05151094A JP 3316217 A JP3316217 A JP 3316217A JP 31621791 A JP31621791 A JP 31621791A JP H05151094 A JPH05151094 A JP H05151094A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- data
- memory
- volatile
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ファイル高速書き込み機構におけ
るバックアップ制御方式に関し、ＤＡＳＤ高速書き込み
機構によるライト処理中に、停電等による処理の中断が
発生しても、処理中断前のデータを保持できるようにし
て、データの損失を最小限にすることを目的とする。 【構成】 ＤＡＳＤ制御装置２に、キャッシュメモリ
４、不揮発性キャッシュメモリ５、メモリ・コントロー
ラ６、不揮発性メモリ７を設け、データの書き込みを行
う際、書き込みデータを一旦不揮発性メモリ７に取り込
んだ後、キャッシュメモリ４と不揮発性キャッシュメモ
リ５に書き戻しを行う。この場合、アドレス＋転送バ
イト数をコントロール部Ｃに格納、書き込みデータを
データ領域Ｄに格納、フラグ部Ｆの転送完了フラグを
セット、キャッシュメモリ４、５への書き戻しの順序
で処理を行い、転送完了フラグをリセットする。
るバックアップ制御方式に関し、ＤＡＳＤ高速書き込み
機構によるライト処理中に、停電等による処理の中断が
発生しても、処理中断前のデータを保持できるようにし
て、データの損失を最小限にすることを目的とする。 【構成】 ＤＡＳＤ制御装置２に、キャッシュメモリ
４、不揮発性キャッシュメモリ５、メモリ・コントロー
ラ６、不揮発性メモリ７を設け、データの書き込みを行
う際、書き込みデータを一旦不揮発性メモリ７に取り込
んだ後、キャッシュメモリ４と不揮発性キャッシュメモ
リ５に書き戻しを行う。この場合、アドレス＋転送バ
イト数をコントロール部Ｃに格納、書き込みデータを
データ領域Ｄに格納、フラグ部Ｆの転送完了フラグを
セット、キャッシュメモリ４、５への書き戻しの順序
で処理を行い、転送完了フラグをリセットする。
Description
【０００１】
【産業上の利用分野】本発明は、磁気ディスクサブシス
テム等のＤＡＳＤ（Direct Access StorageDevice：直
接アクセス記憶装置）に利用されるファイル高速書き込
み機構におけるバックアップ制御方式に関する。
テム等のＤＡＳＤ（Direct Access StorageDevice：直
接アクセス記憶装置）に利用されるファイル高速書き込
み機構におけるバックアップ制御方式に関する。
【０００２】
【従来の技術】図５は従来のＤＡＳＤ制御装置の構成
図、図６は従来のデータライト時の処理説明図である。
図、図６は従来のデータライト時の処理説明図である。
【０００３】図中、１はチャネル、２はＤＡＳＤ制御装
置、３はＤＡＳＤ（例えば磁気ディスク装置）、４はキ
ャッシュメモリ、５は不揮発性キャッシュメモリ、６は
メモリ・コントローラを示す。
置、３はＤＡＳＤ（例えば磁気ディスク装置）、４はキ
ャッシュメモリ、５は不揮発性キャッシュメモリ、６は
メモリ・コントローラを示す。
【０００４】また、ＣＡはチャネルコントロール部、Ｄ
Ａはデバイスコントロール部、ＳＳＰはメモリポート、
ＣＩＬはチャネルインターフェイス部、ＢＩＬはバスイ
ンターフェイス部、ＣＳは制御メモリ、ＡＩＬはアダプ
タインターフェイス部、ＭＡＣＩはメモリコントローラ
インターフェイス部を示す。
Ａはデバイスコントロール部、ＳＳＰはメモリポート、
ＣＩＬはチャネルインターフェイス部、ＢＩＬはバスイ
ンターフェイス部、ＣＳは制御メモリ、ＡＩＬはアダプ
タインターフェイス部、ＭＡＣＩはメモリコントローラ
インターフェイス部を示す。
【０００５】従来、ホストに接続されたＤＡＳＤ（例え
ば磁気ディスク装置）に対し、ホストから高速でデータ
を書き込むＤＡＳＤ高速書き込み機構が知られていた。
以下その１例を図５、図６に基づいて説明する。
ば磁気ディスク装置）に対し、ホストから高速でデータ
を書き込むＤＡＳＤ高速書き込み機構が知られていた。
以下その１例を図５、図６に基づいて説明する。
【０００６】図５に示したように、ホスト側のチャネル
１にはＤＡＳＤ制御装置２が接続され、かつＤＡＳＤ制
御装置２にはＤＡＳＤ３が接続されている。この場合、
例えばＤＡＳＤ制御装置２が磁気ディスク制御装置で、
ＤＡＳＤ３が磁気ディスク装置である。
１にはＤＡＳＤ制御装置２が接続され、かつＤＡＳＤ制
御装置２にはＤＡＳＤ３が接続されている。この場合、
例えばＤＡＳＤ制御装置２が磁気ディスク制御装置で、
ＤＡＳＤ３が磁気ディスク装置である。
【０００７】前記ＤＡＳＤ制御装置２には、チャネルコ
ントロール部ＣＡ、デバイスコントロール部ＤＡ、キャ
ッシュメモリ４、不揮発性キャッシュメモリ５、メモリ
・コントローラ６、メモリポートＳＳＰを設ける。
ントロール部ＣＡ、デバイスコントロール部ＤＡ、キャ
ッシュメモリ４、不揮発性キャッシュメモリ５、メモリ
・コントローラ６、メモリポートＳＳＰを設ける。
【０００８】また、チャネルコントロール部ＣＡには、
マイクロプロセッサＭＰＵ、制御メモリＣＳ、チャネル
インターフェイス部ＣＩＬ、バスインターフェイス部Ｂ
ＩＬを設け、デバイスコントロール部ＤＡには、マイク
ロプロセッサＭＰＵ、制御メモリＣＳ、バスインターフ
ェイス部ＢＩＬ、アダプタインターフェイス部ＡＩＬを
設ける。
マイクロプロセッサＭＰＵ、制御メモリＣＳ、チャネル
インターフェイス部ＣＩＬ、バスインターフェイス部Ｂ
ＩＬを設け、デバイスコントロール部ＤＡには、マイク
ロプロセッサＭＰＵ、制御メモリＣＳ、バスインターフ
ェイス部ＢＩＬ、アダプタインターフェイス部ＡＩＬを
設ける。
【０００９】更に、メモリポートＳＳＰには、バスイン
ターフェイス部ＢＩＬと、メモリコントローラインター
フェイス部ＭＡＣＩとを設ける。前記の構成による高速
書き込み機能では、ホスト側のチャネル１からのデータ
は、キャッシュメモリ４と不揮発性キャッシュメモリ５
に同時に書き込み、書き込み終了時点で、ホストとの連
結を終了させる。
ターフェイス部ＢＩＬと、メモリコントローラインター
フェイス部ＭＡＣＩとを設ける。前記の構成による高速
書き込み機能では、ホスト側のチャネル１からのデータ
は、キャッシュメモリ４と不揮発性キャッシュメモリ５
に同時に書き込み、書き込み終了時点で、ホストとの連
結を終了させる。
【００１０】このような処理を行うことにより、ライト
処理におけるＩ／Ｏ応答時間の短縮が図れるものであ
る。また、ＤＡＳＤ３に対するライト処理は、ＤＡＳＤ
制御装置２の内部で、自動的に書き戻し（ライトバッ
ク）処理をするため、ホストの介在を必要としない。
処理におけるＩ／Ｏ応答時間の短縮が図れるものであ
る。また、ＤＡＳＤ３に対するライト処理は、ＤＡＳＤ
制御装置２の内部で、自動的に書き戻し（ライトバッ
ク）処理をするため、ホストの介在を必要としない。
【００１１】具体的には次のとおりである。キャッシュ
メモリ４と、揮発性キャッシュメモリ５にデータを書き
込むのは、対象とするレコードが前記キャッシュメモリ
に存在する場合（すでにＤＡＳＤからデータをリードし
た場合）であり、この場合がライトヒット動作となる。
メモリ４と、揮発性キャッシュメモリ５にデータを書き
込むのは、対象とするレコードが前記キャッシュメモリ
に存在する場合（すでにＤＡＳＤからデータをリードし
た場合）であり、この場合がライトヒット動作となる。
【００１２】また、キャッシュメモリにデータが存在し
ない場合には、前記のライトヒット動作は行わず、直接
ＤＡＳＤにデータを書き込む（この場合は、高速書き込
みとはならない）。
ない場合には、前記のライトヒット動作は行わず、直接
ＤＡＳＤにデータを書き込む（この場合は、高速書き込
みとはならない）。
【００１３】前記のライトヒット動作時には、ホスト側
のチャネル１から送出したライトデータは、ＤＡＳＤ制
御装置２内のチャネルコントロール部ＣＡで受け取り、
受け取ったライトデータを、メモリポートＳＳＰを介し
てメモリ・コントローラ６へ転送する。
のチャネル１から送出したライトデータは、ＤＡＳＤ制
御装置２内のチャネルコントロール部ＣＡで受け取り、
受け取ったライトデータを、メモリポートＳＳＰを介し
てメモリ・コントローラ６へ転送する。
【００１４】その後、メモリ・コントローラ６では、受
け取ったデータをキャッシュメモリ４と不揮発性キャッ
シュメモリ５に、同時に書き込む。このキャッシュメモ
リ４、５へのデータの書き込みを正常に終了すると、ホ
ストとの連結を終了させる。
け取ったデータをキャッシュメモリ４と不揮発性キャッ
シュメモリ５に、同時に書き込む。このキャッシュメモ
リ４、５へのデータの書き込みを正常に終了すると、ホ
ストとの連結を終了させる。
【００１５】すなわち、キャッシュメモリ４と不揮発性
メモリ５へデータを書き込むことにより、ＤＡＳＤ３に
データを書き込んだのと等価に扱い、ホスト側における
データライト処理を高速化する。
メモリ５へデータを書き込むことにより、ＤＡＳＤ３に
データを書き込んだのと等価に扱い、ホスト側における
データライト処理を高速化する。
【００１６】この場合、キャッシュメモリへのデータラ
イト終了後、停電が発生しても、ホストからのライトデ
ータは、不揮発性キャッシュメモリ５に格納されていて
消失しない。従って、ライトデータは、ＤＡＳＤ３に書
き込んだ場合と同様に保証されている。
イト終了後、停電が発生しても、ホストからのライトデ
ータは、不揮発性キャッシュメモリ５に格納されていて
消失しない。従って、ライトデータは、ＤＡＳＤ３に書
き込んだ場合と同様に保証されている。
【００１７】前記のキャッシュメモリに書き込んだデー
タは、その後、ＤＡＳＤ制御装置２内でライトバック処
理を行い、ＤＡＳＤ３に書き戻しされる。また、前記の
ライトヒット動作は、通常の場合、同一レコードに対
し、繰り返し行われ、その都度同一メモリにデータが上
書きされる。その様子を図６に示す。
タは、その後、ＤＡＳＤ制御装置２内でライトバック処
理を行い、ＤＡＳＤ３に書き戻しされる。また、前記の
ライトヒット動作は、通常の場合、同一レコードに対
し、繰り返し行われ、その都度同一メモリにデータが上
書きされる。その様子を図６に示す。
【００１８】例えば、１回目のライトヒット動作終了時
には、図６の（Ａ）に示したように、キャッシュメモリ
４と不揮発性キャッシュメモリ５の所定のアドレス（斜
線で示した同一アドレスの領域）にデータが書き込まれ
る。
には、図６の（Ａ）に示したように、キャッシュメモリ
４と不揮発性キャッシュメモリ５の所定のアドレス（斜
線で示した同一アドレスの領域）にデータが書き込まれ
る。
【００１９】次に、１回目のライトヒット動作時と同じ
アドレスに対し、２回目のライトヒット動作が終了する
と、図５の（Ｂ）に示したように、１回目のライトヒッ
ト動作時に書き込んだデータに上書きされ、データが書
き換えられる。
アドレスに対し、２回目のライトヒット動作が終了する
と、図５の（Ｂ）に示したように、１回目のライトヒッ
ト動作時に書き込んだデータに上書きされ、データが書
き換えられる。
【００２０】次に、前記と同じアドレスに対し、３回目
のライトヒット動作が行われると、２回目のライトヒッ
ト動作時に書き込んだデータの上に新たなデータが上書
きされる。このような３回目のライトヒット動作の途中
で停電が発生したとすると、図６の（Ｃ）の状態とな
る。
のライトヒット動作が行われると、２回目のライトヒッ
ト動作時に書き込んだデータの上に新たなデータが上書
きされる。このような３回目のライトヒット動作の途中
で停電が発生したとすると、図６の（Ｃ）の状態とな
る。
【００２１】すなわち、ライトヒット動作の途中で停電
が発生したとすると、ライトデータが途中までしか送れ
ない。このため、２回目と３回目のライトデータが混在
してしまい、２回目に書かれたデータが失われてしま
う。なお、この場合、キャッシュメモリ４の内容は全て
消失する。
が発生したとすると、ライトデータが途中までしか送れ
ない。このため、２回目と３回目のライトデータが混在
してしまい、２回目に書かれたデータが失われてしま
う。なお、この場合、キャッシュメモリ４の内容は全て
消失する。
【００２２】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) ＤＡＳＤ高速書き込み機構により、ライト処理を行
っている途中で、停電等により処理が中断した場合に
は、処理中断以前のデータが保持できなくなる。従っ
て、データの損失が生じる。
のにおいては、次のような課題があった。 (1) ＤＡＳＤ高速書き込み機構により、ライト処理を行
っている途中で、停電等により処理が中断した場合に
は、処理中断以前のデータが保持できなくなる。従っ
て、データの損失が生じる。
【００２３】(2) 停電等によりデータの損失が生じるた
め、ＤＡＳＤ高速書き込み機構の信頼性が低下する。 本発明は、このような従来の課題を解決し、ＤＡＳＤ高
速書き込み機構によるライト処理中に、停電等による処
理の中断が発生しても、処理中断前のデータを保持でき
るようにして、データの損失を最小限にすることを目的
とする。
め、ＤＡＳＤ高速書き込み機構の信頼性が低下する。 本発明は、このような従来の課題を解決し、ＤＡＳＤ高
速書き込み機構によるライト処理中に、停電等による処
理の中断が発生しても、処理中断前のデータを保持でき
るようにして、データの損失を最小限にすることを目的
とする。
【００２４】
【課題を解決するための手段】図１は本発明の原理図で
あり、図中、図４と同符号は同一のものを示す。また、
７は不揮発性トラックバッファ、Ｆはフラグ、Ｃはコン
トロールデータ、Ｄはデータを示す。
あり、図中、図４と同符号は同一のものを示す。また、
７は不揮発性トラックバッファ、Ｆはフラグ、Ｃはコン
トロールデータ、Ｄはデータを示す。
【００２５】本発明は上記の課題を解決するため、次の
ように構成した。 (1) ＤＡＳＤ（ファイル）３に対し、各種制御を行うＤ
ＡＳＤ制御装置２に、キャッシュメモリ４と不揮発性キ
ャッシュメモリ５と、これらのメモリを制御するメモリ
・コントローラ６とを設け、ホストからの書き込みデー
タを、前記キャッシュメモリ４と不揮発性キャッシュメ
モリ５とに同時に書き込み、書き込み終了時点で、ホス
トとの連結を終了させるようにしたファイル高速書き込
み機構におけるバックアップ制御方式において、前記Ｄ
ＡＳＤ制御装置２に、不揮発性メモリ７を設け、ホスト
からの書き込みデータを、キャッシュメモリ４と不揮発
性キャッシュメモリ５に書き込む際、メモリ・コントロ
ーラ６の制御により、書き込みデータを、一旦不揮発性
メモリ７に取り込み、書き込みデータの取り込みが正常
に終了した後、不揮発性メモリ７のデータを、キャッシ
ュメモリ４と不揮発性キャッシュメモリ５に書き戻すよ
うにした。
ように構成した。 (1) ＤＡＳＤ（ファイル）３に対し、各種制御を行うＤ
ＡＳＤ制御装置２に、キャッシュメモリ４と不揮発性キ
ャッシュメモリ５と、これらのメモリを制御するメモリ
・コントローラ６とを設け、ホストからの書き込みデー
タを、前記キャッシュメモリ４と不揮発性キャッシュメ
モリ５とに同時に書き込み、書き込み終了時点で、ホス
トとの連結を終了させるようにしたファイル高速書き込
み機構におけるバックアップ制御方式において、前記Ｄ
ＡＳＤ制御装置２に、不揮発性メモリ７を設け、ホスト
からの書き込みデータを、キャッシュメモリ４と不揮発
性キャッシュメモリ５に書き込む際、メモリ・コントロ
ーラ６の制御により、書き込みデータを、一旦不揮発性
メモリ７に取り込み、書き込みデータの取り込みが正常
に終了した後、不揮発性メモリ７のデータを、キャッシ
ュメモリ４と不揮発性キャッシュメモリ５に書き戻すよ
うにした。
【００２６】(2) 構成(1) において、不揮発性メモリ７
に、転送完了フラグをセット／リセットするフラグ部Ｆ
を設け、書き込みデータを不揮発性メモリ７に取り込ん
だ後、前記転送完了フラグをセットしておき、不揮発性
メモリ７のデータを、キャッシュメモリ４と不揮発性キ
ャッシュメモリ５に書き戻した後、前記転送フラグをリ
セットするようにした。
に、転送完了フラグをセット／リセットするフラグ部Ｆ
を設け、書き込みデータを不揮発性メモリ７に取り込ん
だ後、前記転送完了フラグをセットしておき、不揮発性
メモリ７のデータを、キャッシュメモリ４と不揮発性キ
ャッシュメモリ５に書き戻した後、前記転送フラグをリ
セットするようにした。
【００２７】(3) 構成(2) において、停電等による処理
中断後の装置立ち上げの際、前記転送フラグをチェック
し、該転送完了フラグがセットされていた場合、不揮発
性メモリ７のデータを、キャッシュメモリ４と不揮発性
キャッシュメモリ５に書き戻すようにした。
中断後の装置立ち上げの際、前記転送フラグをチェック
し、該転送完了フラグがセットされていた場合、不揮発
性メモリ７のデータを、キャッシュメモリ４と不揮発性
キャッシュメモリ５に書き戻すようにした。
【００２８】
【作用】上記構成に基づく本発明の作用を、図１を参照
しながら説明するＤＡＳＤ制御装置２のチャネルコント
ロール部ＣＡでは、チャネル１（ホスト側）より、ライ
トコマンドを受け取り、ＤＡＳＤ高速書き込み機構によ
り、キャッシュメモリへのデータの書き込みを行う際、
先ず、メモリ・コントローラ６へアドレス（キャッシュ
メモリの書き込みアドレス）と転送バイト数を転送し
、次に書き込みデータを転送する。
しながら説明するＤＡＳＤ制御装置２のチャネルコント
ロール部ＣＡでは、チャネル１（ホスト側）より、ライ
トコマンドを受け取り、ＤＡＳＤ高速書き込み機構によ
り、キャッシュメモリへのデータの書き込みを行う際、
先ず、メモリ・コントローラ６へアドレス（キャッシュ
メモリの書き込みアドレス）と転送バイト数を転送し
、次に書き込みデータを転送する。
【００２９】メモリ・コントローラ６では、のアドレ
スと転送バイト数を不揮発性メモリ７のコントロール部
Ｃに格納し、次にの書き込みデータをデータ領域Ｄに
格納し、この処理が終了すると、フラグ部Ｆの転送完了
フラグをセットする。
スと転送バイト数を不揮発性メモリ７のコントロール部
Ｃに格納し、次にの書き込みデータをデータ領域Ｄに
格納し、この処理が終了すると、フラグ部Ｆの転送完了
フラグをセットする。
【００３０】その後、メモリ・コントローラ６では、デ
ータ領域Ｄのデータをキャッシュメモリ４と不揮発性キ
ャッシュメモリ５へ転送して書き戻しを行う。停電が
発生して処理が中断したような場合には、停電等の回復
後に行う装置立ち上げ処理時に、メモリ・コントローラ
６がフラグ部Ｆをチェックする。その結果、転送完了フ
ラグがセットされていれば、コントロール部Ｃのアドレ
ス及び転送バイト数を読み込み、データ部Ｄのデータを
キャッシュメモリ４と不揮発性キャッシュメモリ５に書
き戻す。
ータ領域Ｄのデータをキャッシュメモリ４と不揮発性キ
ャッシュメモリ５へ転送して書き戻しを行う。停電が
発生して処理が中断したような場合には、停電等の回復
後に行う装置立ち上げ処理時に、メモリ・コントローラ
６がフラグ部Ｆをチェックする。その結果、転送完了フ
ラグがセットされていれば、コントロール部Ｃのアドレ
ス及び転送バイト数を読み込み、データ部Ｄのデータを
キャッシュメモリ４と不揮発性キャッシュメモリ５に書
き戻す。
【００３１】このようにすれば、ＤＡＳＤ高速書き込み
においても、ライト処理中断時に、中断する前のデータ
が保証できる。なお、不揮発性キャッシュメモリ５のデ
ータは、ホストとは無関係に、ＤＡＳＤ制御装置２によ
りＤＡＳＤ３へライトバックされる。
においても、ライト処理中断時に、中断する前のデータ
が保証できる。なお、不揮発性キャッシュメモリ５のデ
ータは、ホストとは無関係に、ＤＡＳＤ制御装置２によ
りＤＡＳＤ３へライトバックされる。
【００３２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図４は、本発明の実施例を示した図であ
り、図２はＤＡＳＤ制御装置の構成図、図３は図２の一
部詳細図、図４はメモリ・コントローラの処理フローチ
ャートである。
する。図２〜図４は、本発明の実施例を示した図であ
り、図２はＤＡＳＤ制御装置の構成図、図３は図２の一
部詳細図、図４はメモリ・コントローラの処理フローチ
ャートである。
【００３３】図中、図１、図５と同符号は同一のものを
示す。また、７Ａは不揮発性トラックバッファ、ＳＳＩ
はキャッシュメモリ制御部、ＴＫＢＩはトラックバッフ
ァ制御部、ＮＶＳＩは不揮発性キャッシュメモリ制御部
を示す。
示す。また、７Ａは不揮発性トラックバッファ、ＳＳＩ
はキャッシュメモリ制御部、ＴＫＢＩはトラックバッフ
ァ制御部、ＮＶＳＩは不揮発性キャッシュメモリ制御部
を示す。
【００３４】実施例におけるＤＡＳＤ制御装置の構成を
図２、図３に示す。この実施例では、図５に示した従来
のＤＡＳＤ制御装置に、不揮発性トラックバッファ７Ａ
を追加し、更に、この不揮発性トラックバッファ７Ａを
制御するため、メモリ・コントローラ６の構成を図３の
ようにしたものである。具体的には次のとおりである。
図示のように、ホスト側のチャネル１にＤＡＳＤ制御装
置２が接続され、かつＤＡＳＤ制御装置２にはＤＡＳＤ
３が接続されている。
図２、図３に示す。この実施例では、図５に示した従来
のＤＡＳＤ制御装置に、不揮発性トラックバッファ７Ａ
を追加し、更に、この不揮発性トラックバッファ７Ａを
制御するため、メモリ・コントローラ６の構成を図３の
ようにしたものである。具体的には次のとおりである。
図示のように、ホスト側のチャネル１にＤＡＳＤ制御装
置２が接続され、かつＤＡＳＤ制御装置２にはＤＡＳＤ
３が接続されている。
【００３５】そして、ＤＡＳＤ制御装置２には、チャネ
ルコントロール部ＣＡ、デバイスコントロール部ＤＡ、
キャッシュメモリ４、不揮発性キャッシュメモリ５、メ
モリ・コントローラ６、メモリポートＳＳＰを設ける。
ルコントロール部ＣＡ、デバイスコントロール部ＤＡ、
キャッシュメモリ４、不揮発性キャッシュメモリ５、メ
モリ・コントローラ６、メモリポートＳＳＰを設ける。
【００３６】また前記チャネルコントロール部ＣＡに
は、チャネルインターフェイス部ＣＩＬ、マイクロプロ
セッサＭＰＵ、制御メモリＣＳ、バスインターフェイス
部ＢＩＬを設け、デバイスコントロール部ＤＡには、バ
スインターフェイス部ＢＩＬ、マイクロプロセッサＭＰ
Ｕ、アダプタインターフェイスＡＩＬ、制御メモリＣＳ
を設ける。
は、チャネルインターフェイス部ＣＩＬ、マイクロプロ
セッサＭＰＵ、制御メモリＣＳ、バスインターフェイス
部ＢＩＬを設け、デバイスコントロール部ＤＡには、バ
スインターフェイス部ＢＩＬ、マイクロプロセッサＭＰ
Ｕ、アダプタインターフェイスＡＩＬ、制御メモリＣＳ
を設ける。
【００３７】更に、メモリポートＳＳＰには、バスイン
ターフェイス部ＢＩＬとメモリコントローラインターフ
ェイスＭＡＣＩを設け、メモリ・コントローラ６には、
キャッシュメモリ制御部ＳＳＩ、トラックバッファ制御
部ＴＫＢＩ、不揮発性キャッシュメモリ制御部ＮＶＳＩ
を設ける。
ターフェイス部ＢＩＬとメモリコントローラインターフ
ェイスＭＡＣＩを設け、メモリ・コントローラ６には、
キャッシュメモリ制御部ＳＳＩ、トラックバッファ制御
部ＴＫＢＩ、不揮発性キャッシュメモリ制御部ＮＶＳＩ
を設ける。
【００３８】前記不揮発性トラックバッファ７Ａは、図
３のＢに示したように、フラグ部Ｆ、コントロール部
Ｃ、及びデータ領域Ｄとで構成されていて、メモリ・コ
ントローラ６内のトラックバッファ制御部ＴＫＢＩによ
って制御される。
３のＢに示したように、フラグ部Ｆ、コントロール部
Ｃ、及びデータ領域Ｄとで構成されていて、メモリ・コ
ントローラ６内のトラックバッファ制御部ＴＫＢＩによ
って制御される。
【００３９】この場合、不揮発性トラックバッファ７Ａ
は、ＤＡＳＤ３の１トラック分のデータが書き込める程
度の容量を有する不揮発性のバッファを用いる。キャッ
シュメモリ４は、メモリコントローラ６内のキャッシュ
メモリ制御部ＳＳＩによって制御され、不揮発性キャッ
シュメモリ５は、不揮発性キャッシュメモリ制御部ＮＶ
ＳＩによって制御される。
は、ＤＡＳＤ３の１トラック分のデータが書き込める程
度の容量を有する不揮発性のバッファを用いる。キャッ
シュメモリ４は、メモリコントローラ６内のキャッシュ
メモリ制御部ＳＳＩによって制御され、不揮発性キャッ
シュメモリ５は、不揮発性キャッシュメモリ制御部ＮＶ
ＳＩによって制御される。
【００４０】以下、実施例のＤＡＳＤ高速書き込み機構
におけるバックアップ制御について説明する。ＤＡＳＤ
高速書き込み機構によるライトヒット動作は、チャネル
１から受け取ったデータをチャネルコントロール部ＣＡ
がメモリポートＳＳＰ、メモリ・コントローラ６を介し
て，キャッシュメモリ４と不揮発性キャッシュメモリ５
へ同時転送することにより行う。
におけるバックアップ制御について説明する。ＤＡＳＤ
高速書き込み機構によるライトヒット動作は、チャネル
１から受け取ったデータをチャネルコントロール部ＣＡ
がメモリポートＳＳＰ、メモリ・コントローラ６を介し
て，キャッシュメモリ４と不揮発性キャッシュメモリ５
へ同時転送することにより行う。
【００４１】この場合、キャッシュメモリ４と不揮発性
キャッシュメモリ５へのデータライト（データの書き込
み）を行う時、予め、チャネルコントロール部ＣＡが、
メモリポートＳＳＰを通してメモリ・コントローラ６内
のトラックバッファ制御部ＴＫＢＩに、「データ格納ア
ドレス（キャッシュメモリ４、不揮発性キャッシュメモ
リ５のアドレス）及び転送バイト数」を知らせてからデ
ータ転送を行う。 前記トラックバッファ制御部ＴＫＢ
Ｉは、「データ格納アドレス及び転送バイト数」を受け
取ると、不揮発性トラックバッファ７Ａ内のコントロー
ル部Ｃに格納する（コントロール部の作成）。
キャッシュメモリ５へのデータライト（データの書き込
み）を行う時、予め、チャネルコントロール部ＣＡが、
メモリポートＳＳＰを通してメモリ・コントローラ６内
のトラックバッファ制御部ＴＫＢＩに、「データ格納ア
ドレス（キャッシュメモリ４、不揮発性キャッシュメモ
リ５のアドレス）及び転送バイト数」を知らせてからデ
ータ転送を行う。 前記トラックバッファ制御部ＴＫＢ
Ｉは、「データ格納アドレス及び転送バイト数」を受け
取ると、不揮発性トラックバッファ７Ａ内のコントロー
ル部Ｃに格納する（コントロール部の作成）。
【００４２】その後、トラックバッファ制御部ＴＫＢＩ
では、ライトするデータを受け取ると、そのデータを不
揮発性トラックバッファ７Ａのデータ領域Ｄに格納す
る。また、トラックバッファ制御部ＴＫＢＩは、前記の
「転送バイト数」分のデータを受け取った時点で、不揮
発性トラックバッファ７Ａ内のフラグ部Ｆに、転送完了
フラグをセットする。
では、ライトするデータを受け取ると、そのデータを不
揮発性トラックバッファ７Ａのデータ領域Ｄに格納す
る。また、トラックバッファ制御部ＴＫＢＩは、前記の
「転送バイト数」分のデータを受け取った時点で、不揮
発性トラックバッファ７Ａ内のフラグ部Ｆに、転送完了
フラグをセットする。
【００４３】続いて、メモリ・コントローラ６では、不
揮発性トラックバッファ７Ａのデータ領域Ｄに格納され
ているデータを読み出し、キャッシュメモリ制御部ＳＳ
Ｉを介してキャッシュメモリ４に転送すると共に、不揮
発性キャッシュメモリ制御部ＮＶＳＩを介して不揮発性
キャッシュメモリ５に転送する。
揮発性トラックバッファ７Ａのデータ領域Ｄに格納され
ているデータを読み出し、キャッシュメモリ制御部ＳＳ
Ｉを介してキャッシュメモリ４に転送すると共に、不揮
発性キャッシュメモリ制御部ＮＶＳＩを介して不揮発性
キャッシュメモリ５に転送する。
【００４４】このデータ転送が終了し、チャネルからの
ライトデータがキャッシュメモリ４と不揮発性キャッシ
ュメモリ５に書き込まれた状態になると、トラックバッ
ファ制御部ＴＫＢＩは、前記フラグ部Ｆの転送完了フラ
グをセットする。
ライトデータがキャッシュメモリ４と不揮発性キャッシ
ュメモリ５に書き込まれた状態になると、トラックバッ
ファ制御部ＴＫＢＩは、前記フラグ部Ｆの転送完了フラ
グをセットする。
【００４５】このような動作を繰り返しながら、順次ラ
イトヒット動作を行うが、停電等により処理が中断した
場合は次のようにして処理を行う。例えば、停電時は、
回復後の装置立ち上げの際、トラックバッファ制御部Ｔ
ＫＢＩは、不揮発性トラックバッファ７Ａのフラグ部Ｆ
をチェックし、転送完了フラグがセットされていれば、
コントロール部Ｃに格納されている「データ格納アドレ
ス及び転送バイト数」を読み出す。
イトヒット動作を行うが、停電等により処理が中断した
場合は次のようにして処理を行う。例えば、停電時は、
回復後の装置立ち上げの際、トラックバッファ制御部Ｔ
ＫＢＩは、不揮発性トラックバッファ７Ａのフラグ部Ｆ
をチェックし、転送完了フラグがセットされていれば、
コントロール部Ｃに格納されている「データ格納アドレ
ス及び転送バイト数」を読み出す。
【００４６】そして、データ領域Ｄに格納されているデ
ータを読み出して、キャッシュメモリ制御部ＳＳＩを介
して、キャッシュメモリ４に転送すると同時に、不揮発
性キャッシュメモリ制御部ＮＶＳＩを介して不揮発性キ
ャッシュメモリ５に転送して格納する。
ータを読み出して、キャッシュメモリ制御部ＳＳＩを介
して、キャッシュメモリ４に転送すると同時に、不揮発
性キャッシュメモリ制御部ＮＶＳＩを介して不揮発性キ
ャッシュメモリ５に転送して格納する。
【００４７】前記のデータ転送完了後、トラックバッフ
ァ制御部ＴＫＢＩは、フラグ部Ｆにセットされている転
送完了フラグをリセットする。また、前記装置立ち上げ
の際、転送完了フラグがセットされていなければ前記の
データ転送は行わない。
ァ制御部ＴＫＢＩは、フラグ部Ｆにセットされている転
送完了フラグをリセットする。また、前記装置立ち上げ
の際、転送完了フラグがセットされていなければ前記の
データ転送は行わない。
【００４８】なお、不揮発性キャッシュメモリ５のデー
タは、ホスト側とは関係なく、ＤＡＳＤ制御装置２によ
ってＤＡＳＤ３へライトバック（書き戻し処理）され
る。このライトバックが終了すると、不揮発性キャッシ
ュメモリ５のデータ領域は開放される（ライトバック処
理は従来例と同じ処理のため、詳細な説明を省略す
る）。
タは、ホスト側とは関係なく、ＤＡＳＤ制御装置２によ
ってＤＡＳＤ３へライトバック（書き戻し処理）され
る。このライトバックが終了すると、不揮発性キャッシ
ュメモリ５のデータ領域は開放される（ライトバック処
理は従来例と同じ処理のため、詳細な説明を省略す
る）。
【００４９】以下、メモリ・コントローラの処理を、図
４の処理フローチャートに基づいて説明する。なお、図
４の各処理番号はカッコ内に示す。先ず、トラックバッ
ファ制御部ＴＫＢＩでは、不揮発性トラックバッファ７
Ａ内のフラグ部Ｆをチェック（Ｓ１）し、転送完了フラ
グがセットされていれば、コントロール部Ｃ内に格納さ
れている「データ格納アドレス及び転送バイト数」を読
み出す（Ｓ２）。
４の処理フローチャートに基づいて説明する。なお、図
４の各処理番号はカッコ内に示す。先ず、トラックバッ
ファ制御部ＴＫＢＩでは、不揮発性トラックバッファ７
Ａ内のフラグ部Ｆをチェック（Ｓ１）し、転送完了フラ
グがセットされていれば、コントロール部Ｃ内に格納さ
れている「データ格納アドレス及び転送バイト数」を読
み出す（Ｓ２）。
【００５０】次に、データ部Ｄに格納されているデータ
をキャッシュメモリ４と不揮発性キャッシュメモリ５に
転送し（Ｓ３）、フラグ部Ｆの転送完了フラグをリセッ
トする（Ｓ４）。また、転送完了フラグがセットされて
いなければ（Ｓ１）何もしない。
をキャッシュメモリ４と不揮発性キャッシュメモリ５に
転送し（Ｓ３）、フラグ部Ｆの転送完了フラグをリセッ
トする（Ｓ４）。また、転送完了フラグがセットされて
いなければ（Ｓ１）何もしない。
【００５１】その後、次のコマンド待ちを行う（Ｓ
５）。そして、チャネル１からライトコマンドが発行さ
れ、次のライトヒット動作時には、チャネルコントロー
ル部ＣＡから送られてきた「データ格納アドレス及び転
送バイト数」をトラックバッファ制御部ＴＫＢＩが受け
取ると、不揮発性トラックバッファ７Ａ内のコントロー
ル部Ｃに格納する（Ｓ７）。
５）。そして、チャネル１からライトコマンドが発行さ
れ、次のライトヒット動作時には、チャネルコントロー
ル部ＣＡから送られてきた「データ格納アドレス及び転
送バイト数」をトラックバッファ制御部ＴＫＢＩが受け
取ると、不揮発性トラックバッファ７Ａ内のコントロー
ル部Ｃに格納する（Ｓ７）。
【００５２】次に，トラックバッファ制御部ＴＫＢＩで
は、チャネルコントロール部ＣＡからのライトデータを
受け取ると、不揮発性トラックバッファ７Ａ内のデータ
部Ｄに格納する（Ｓ８）。
は、チャネルコントロール部ＣＡからのライトデータを
受け取ると、不揮発性トラックバッファ７Ａ内のデータ
部Ｄに格納する（Ｓ８）。
【００５３】その後、フラグ部Ｆの転送完了フラグをセ
ットする（Ｓ９）。また、チャネル１で発行したコマン
ドがリードコマンドであれば、リード処理（Ｓ１０）を
行う。
ットする（Ｓ９）。また、チャネル１で発行したコマン
ドがリードコマンドであれば、リード処理（Ｓ１０）を
行う。
【００５４】前記のようなライトヒット動作を行ってい
る時、例えば停電により、キャッシュメモリへの書き込
み処理が中断しても、処理中断前のデータが保証され
る。
る時、例えば停電により、キャッシュメモリへの書き込
み処理が中断しても、処理中断前のデータが保証され
る。
【００５５】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ＤＡＳＤ高速書き込み機構により，キャッシュメモ
リへのデータの書き込み処理をしている途中で、停電等
が発生し、処理が中断したような場合でも、エラーを起
こすことなく、処理中断前のデータを保持できる。
のような効果がある。 (1) ＤＡＳＤ高速書き込み機構により，キャッシュメモ
リへのデータの書き込み処理をしている途中で、停電等
が発生し、処理が中断したような場合でも、エラーを起
こすことなく、処理中断前のデータを保持できる。
【００５６】(2) 停電等によるデータの損失を最小限に
することができるから、ＤＡＳＤ高速書き込み機構の信
頼性を向上することができる。
することができるから、ＤＡＳＤ高速書き込み機構の信
頼性を向上することができる。
【図１】本発明の原理図である。
【図２】本発明の実施例におけるＤＡＳＤ制御装置の構
成図である。
成図である。
【図３】図２の一部詳細図であり、Ａ図はメモリコント
ローラの構成図、Ｂ図は不揮発性トラックバッファの構
成図である。
ローラの構成図、Ｂ図は不揮発性トラックバッファの構
成図である。
【図４】メモリ・コントローラの処理フローチャートで
ある。
ある。
【図５】従来のＤＡＳＤ制御装置の構成図である。
【図６】従来のデータライト時の処理説明図である。
１ チャネル ２ ＤＡＳＤ制御装置 ３ ＤＡＳＤ ４ キャッシュメモリ ５ 不揮発性キャッシュメモリ ６ メモリ・コントローラ ７ 不揮発性メモリ ＣＡ チャネルコントロール部 ＤＡ デバイスコントロール部 Ｆ フラグ部 Ｃ コントロール部 Ｄ データ領域
Claims (3)
- 【請求項１】 ファイル（３）に対し、各種制御を行う
ファイル制御装置（２）に、 キャッシュメモリ（４）と、不揮発性キャッシュメモリ
（５）と、これらのメモリを制御するメモリ・コントロ
ーラ（６）とを設け、 ホストからの書き込みデータを、前記キャッシュメモリ
（４）と不揮発性キャッシュメモリ（５）に同時に書き
込み、 書き込み終了時点で、ホストとの連結を終了させるよう
にしたファイル高速書き込み機構におけるバックアップ
制御方式において、 前記ファイル制御装置（２）に、不揮発性メモリ（７）
を設け、 ホストからの書き込みデータを、キャッシュメモリ
（４）と不揮発性キャッシュメモリ（５）に書き込む
際、 メモリ・コントローラ（６）の制御により、ホストから
の書き込みデータを、一旦不揮発性メモリ（７）に取り
込み、 書き込みデータの取り込みが正常に終了した後、不揮発
性メモリ（７）のデータを、キャッシュメモリ（４）と
不揮発性キャッシュメモリ（５）に書き戻すことを特徴
としたファイル高速書き込み機構におけるバックアップ
制御方式。 - 【請求項２】 前記不揮発性メモリ（７）に、転送完了
フラグをセット／リセットするフラグ部（Ｆ）を設け、 書き込みデータを不揮発性メモリ（７）に取り込んだ
後、前記転送完了フラグをセットしておき、 不揮発性メモリ（７）のデータを、キャッシュメモリ
（４）と不揮発性キャッシュメモリ（５）とに書き戻し
た後、転送完了フラグをリセットすることを特徴とした
請求項１記載のファイル高速書き込み機構におけるバッ
クアップ制御方式。 - 【請求項３】 停電等による処理中断後の装置立ち上げ
の際、 前記転送完了フラグをチェックし、該転送完了フラグが
セットされていた場合、不揮発性メモリ（７）のデータ
を、キャッシュメモリ（４）と不揮発性キャッシュメモ
リ（５）に書き戻すことを特徴とした請求項２記載のフ
ァイル高速書き込み機構におけるバックアップ制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3316217A JPH05151094A (ja) | 1991-11-29 | 1991-11-29 | フアイル高速書き込み機構におけるバツクアツプ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3316217A JPH05151094A (ja) | 1991-11-29 | 1991-11-29 | フアイル高速書き込み機構におけるバツクアツプ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05151094A true JPH05151094A (ja) | 1993-06-18 |
Family
ID=18074609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3316217A Withdrawn JPH05151094A (ja) | 1991-11-29 | 1991-11-29 | フアイル高速書き込み機構におけるバツクアツプ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05151094A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309234A (ja) * | 1993-02-15 | 1994-11-04 | Toshiba Corp | ディスク制御装置 |
| WO2003056434A1 (en) * | 2002-01-04 | 2003-07-10 | Ncerti Co. Ltd | System and method for highspeed and bulk backup |
| US7739443B2 (en) | 2004-09-22 | 2010-06-15 | Kabushiki Kaisha Toshiba | Memory controller, memory device and control method for the memory controller |
| JP2024528369A (ja) * | 2021-06-29 | 2024-07-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 不揮発性メモリのコントローラの書き込みキャッシュ内へのデータのミラーリング |
| CN119376643A (zh) * | 2024-12-23 | 2025-01-28 | 西安紫光国芯半导体股份有限公司 | 一种存储设备及其控制方法 |
-
1991
- 1991-11-29 JP JP3316217A patent/JPH05151094A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309234A (ja) * | 1993-02-15 | 1994-11-04 | Toshiba Corp | ディスク制御装置 |
| WO2003056434A1 (en) * | 2002-01-04 | 2003-07-10 | Ncerti Co. Ltd | System and method for highspeed and bulk backup |
| US7739443B2 (en) | 2004-09-22 | 2010-06-15 | Kabushiki Kaisha Toshiba | Memory controller, memory device and control method for the memory controller |
| JP2024528369A (ja) * | 2021-06-29 | 2024-07-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 不揮発性メモリのコントローラの書き込みキャッシュ内へのデータのミラーリング |
| CN119376643A (zh) * | 2024-12-23 | 2025-01-28 | 西安紫光国芯半导体股份有限公司 | 一种存储设备及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792898A (en) | Method and apparatus for temporarily storing multiple data records | |
| JP2679715B2 (ja) | データ転送方法 | |
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| JPH05151094A (ja) | フアイル高速書き込み機構におけるバツクアツプ制御方式 | |
| JP2807010B2 (ja) | ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法 | |
| JP4076316B2 (ja) | 不揮発性キャッシュメモリを用いたデータ書き込みシステム | |
| JP2570753B2 (ja) | データ転送制御装置 | |
| JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPS61156340A (ja) | 故障記録装置 | |
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| JPH0520196A (ja) | デイスク・キヤツシユ制御装置 | |
| JPS6331806B2 (ja) | ||
| JP2634867B2 (ja) | デイスクキヤツシユデータ転送制御方式 | |
| JP2696845B2 (ja) | キャッシュメモリ付きデータ処理装置 | |
| JP3526160B2 (ja) | データキャッシュ制御方法 | |
| JPH0876940A (ja) | ディスクアレイ制御方法 | |
| JPS58169271A (ja) | デ−タ・バツフア制御方式 | |
| JPH0541037A (ja) | デイジタルデータ記録再生装置 | |
| JP2972365B2 (ja) | 磁気テープ記憶装置のアクセス管理方式 | |
| JPH04111030A (ja) | 情報記録装置 | |
| JPH0519975A (ja) | ハードデイスクエミユレータのアドレス情報統合方法 | |
| JPH10133867A (ja) | データ再生装置及びデータ記録媒体 | |
| JPH0436411B2 (ja) | ||
| JPS59197947A (ja) | 二重化フアイルの情報更新方式 | |
| JPH08234925A (ja) | 外部記憶制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |