JPH05152955A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH05152955A JPH05152955A JP31120391A JP31120391A JPH05152955A JP H05152955 A JPH05152955 A JP H05152955A JP 31120391 A JP31120391 A JP 31120391A JP 31120391 A JP31120391 A JP 31120391A JP H05152955 A JPH05152955 A JP H05152955A
- Authority
- JP
- Japan
- Prior art keywords
- data
- series
- shift register
- multiplexer
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】一定周期で入力されるアナログ信号を低サンプ
リング周波数によってディジタル化し、得られたデータ
をシリアル変換し、リアルタイムで転送する。 【構成】マルチプレクサ１１にて各サンプリングクロッ
クによって得られたデータを選択し、シフトレジスタ１
２にて出力タイミングをラッチ３Ａ〜３Ｃの出力データ
と合わせ、マルチプレクサ１３Ａ〜１３Ｃにてラッチ３
Ａ〜３Ｃからのデータかシフトレジスタ１２からのデー
タかを選択送出して、シフトレジスタ４からシリアル転
送させる。
リング周波数によってディジタル化し、得られたデータ
をシリアル変換し、リアルタイムで転送する。 【構成】マルチプレクサ１１にて各サンプリングクロッ
クによって得られたデータを選択し、シフトレジスタ１
２にて出力タイミングをラッチ３Ａ〜３Ｃの出力データ
と合わせ、マルチプレクサ１３Ａ〜１３Ｃにてラッチ３
Ａ〜３Ｃからのデータかシフトレジスタ１２からのデー
タかを選択送出して、シフトレジスタ４からシリアル転
送させる。
Description
【０００１】
【産業上の利用分野】本発明は、レーダの受信信号等の
アナログ信号を低サンプリング周波数を使ってディジタ
ル信号に変換した後、シリアル転送するデータ処理装置
に関する。
アナログ信号を低サンプリング周波数を使ってディジタ
ル信号に変換した後、シリアル転送するデータ処理装置
に関する。
【０００２】
【従来の技術】従来のこの種のデータ処理装置は、アナ
ログ入力信号を量子化するのに必要なサンプリング周波
数のＩ／Ｎ（Ｎは自然数）の周波数を持つＮ相のクロッ
クを用いて、Ｎ個の各受信周期ごとにタイミングを変え
てアナログ・ディジタル変換し、Ｎ周期後に全サンプリ
ングを完了し、その後に取得データをシリアル転送する
構成をもつ。
ログ入力信号を量子化するのに必要なサンプリング周波
数のＩ／Ｎ（Ｎは自然数）の周波数を持つＮ相のクロッ
クを用いて、Ｎ個の各受信周期ごとにタイミングを変え
てアナログ・ディジタル変換し、Ｎ周期後に全サンプリ
ングを完了し、その後に取得データをシリアル転送する
構成をもつ。
【０００３】図２は、上述した従来のデータ処理装置の
ブロック図を、Ｎ＝３の場合について例示したものであ
る。量子化に必要なサンプリング周波数を持つクロック
を３分周，３相化して得られるサンプリングクロック及
び取得されるデータを位相順にそれぞれＡ系列，Ｂ系
列，Ｃ系列とする。図３に示すように、最初に受信され
た信号は、Ａ系列クロックにより量子化され、そのデー
タはランダム・アクセス・メモリ（ＲＡＭ）２Ａに記憶
される。次の受信サイクルの量子化では、位相がＡ系列
クロックから本来必要な周波数を持つサンプリングクロ
ックの１サイクル分だけ遅れたＢ系列クロックが使わ
れ、同様にＲＡＭ２Ｂに記憶される。このようにしてＣ
系列までのデータの記憶が完了すると、Ａ系列，Ｂ系
列，Ｃ系列の各データは同時にＲＡＭ２Ａ，２Ｂ，２Ｃ
からラッチ３Ａ，３Ｂ，３Ｃを通して読み出された後、
シフトレジスタ４にてシリアル変換されて転送される。
ブロック図を、Ｎ＝３の場合について例示したものであ
る。量子化に必要なサンプリング周波数を持つクロック
を３分周，３相化して得られるサンプリングクロック及
び取得されるデータを位相順にそれぞれＡ系列，Ｂ系
列，Ｃ系列とする。図３に示すように、最初に受信され
た信号は、Ａ系列クロックにより量子化され、そのデー
タはランダム・アクセス・メモリ（ＲＡＭ）２Ａに記憶
される。次の受信サイクルの量子化では、位相がＡ系列
クロックから本来必要な周波数を持つサンプリングクロ
ックの１サイクル分だけ遅れたＢ系列クロックが使わ
れ、同様にＲＡＭ２Ｂに記憶される。このようにしてＣ
系列までのデータの記憶が完了すると、Ａ系列，Ｂ系
列，Ｃ系列の各データは同時にＲＡＭ２Ａ，２Ｂ，２Ｃ
からラッチ３Ａ，３Ｂ，３Ｃを通して読み出された後、
シフトレジスタ４にてシリアル変換されて転送される。
【０００４】
【発明が解決しようとする課題】この従来のデータ処理
装置では、データ転送がＮサイクルに１度しか行われな
いので、転送遅延が大きくなり、リアルタイム転送をで
きないという欠点がある。
装置では、データ転送がＮサイクルに１度しか行われな
いので、転送遅延が大きくなり、リアルタイム転送をで
きないという欠点がある。
【０００５】
【課題を解決するための手段】本発明のデータ処理装置
は、一定周期で入力されるアナログ信号を複数系列の低
サンプリング周波数により順次にディジタル化し、その
うちの１つの系列によるサンプリングデータを巡回選択
する第１のマルチプレクサと、この第１のマルチプレク
サの選択データのタイミングとほかの系列のデータとの
タイミングに合わせる第１のシフトレジスタと、この第
１のシフトレジスタの送出データかほかの系列のデータ
かを選択する複数系列用の第２のマルチプレクサと、前
記第１および第２のマルチプレクサの選択動作を制御す
るデータセレクトコントローラとを備えている。
は、一定周期で入力されるアナログ信号を複数系列の低
サンプリング周波数により順次にディジタル化し、その
うちの１つの系列によるサンプリングデータを巡回選択
する第１のマルチプレクサと、この第１のマルチプレク
サの選択データのタイミングとほかの系列のデータとの
タイミングに合わせる第１のシフトレジスタと、この第
１のシフトレジスタの送出データかほかの系列のデータ
かを選択する複数系列用の第２のマルチプレクサと、前
記第１および第２のマルチプレクサの選択動作を制御す
るデータセレクトコントローラとを備えている。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、本発明の一実施例のブロック図で
あり、図４は本実施例の動作を例示する信号タイミング
図である。アナログ・ディジタル（Ａ／Ｄ）変換器１
は、入力される受信信号をＡ，Ｂ，Ｃ三系列のサンプリ
ング用のクロックを使ってＡ／Ｄ変換する。Ａ系列クロ
ックにより得られるディジタルデータはＲＡＭ２Ａへ書
込まれ（Ｗ）、次のサイクルではＢ系列クロックにより
得られるデータがＲＡＭ２Ｂへ書込まれる。次のサイク
ルでは、Ｃ系列クロックにより得られるデータがＲＡＭ
２Ｃへ書込まれると同時に、三択形式のマルチプレクサ
１１にてデータセレクトコントローラ１４から出力され
る制御信号によりＣ系列データを選択送出させる（Ｗ／
Ｄ）。これと並行して、ＲＡＭ２Ａ及び２Ｂからデータ
が同時に読出され（Ｒ）、三系列のデータはラッチ３Ａ
及び３Ｂとシフトレジスタ１２とにより出力タイミング
を一致させた後、それぞれ二択形式のマルチプレクサ１
３Ａ，１３Ｂ，１３Ｃへ入力される。データセレクトコ
ントローラ１４は、マルチプレクサ１３Ａ〜１３Ｃへ制
御信号を与えて、マルチプレクサ１３Ａ，１３Ｂからは
ラッチ３Ａ，３Ｂのデータを、またマルチプレクサ１３
Ｃからはシフトレジスタ１２からのデータを選択送出さ
せる。これら三系列のデータは、同時にシリアル変換用
のシフトレジスタ４にロードされ、Ａ系列→Ｂ系列→Ｃ
系列の順にシリアル転送される（Ｔ）。以下、図４に例
示するように、シフトレジスタ１２を通す系列をＣ系列
→Ａ系列→Ｂ系列の順に巡回させていけば、連続的にシ
リアルタイムでデータ転送が可能となる。
あり、図４は本実施例の動作を例示する信号タイミング
図である。アナログ・ディジタル（Ａ／Ｄ）変換器１
は、入力される受信信号をＡ，Ｂ，Ｃ三系列のサンプリ
ング用のクロックを使ってＡ／Ｄ変換する。Ａ系列クロ
ックにより得られるディジタルデータはＲＡＭ２Ａへ書
込まれ（Ｗ）、次のサイクルではＢ系列クロックにより
得られるデータがＲＡＭ２Ｂへ書込まれる。次のサイク
ルでは、Ｃ系列クロックにより得られるデータがＲＡＭ
２Ｃへ書込まれると同時に、三択形式のマルチプレクサ
１１にてデータセレクトコントローラ１４から出力され
る制御信号によりＣ系列データを選択送出させる（Ｗ／
Ｄ）。これと並行して、ＲＡＭ２Ａ及び２Ｂからデータ
が同時に読出され（Ｒ）、三系列のデータはラッチ３Ａ
及び３Ｂとシフトレジスタ１２とにより出力タイミング
を一致させた後、それぞれ二択形式のマルチプレクサ１
３Ａ，１３Ｂ，１３Ｃへ入力される。データセレクトコ
ントローラ１４は、マルチプレクサ１３Ａ〜１３Ｃへ制
御信号を与えて、マルチプレクサ１３Ａ，１３Ｂからは
ラッチ３Ａ，３Ｂのデータを、またマルチプレクサ１３
Ｃからはシフトレジスタ１２からのデータを選択送出さ
せる。これら三系列のデータは、同時にシリアル変換用
のシフトレジスタ４にロードされ、Ａ系列→Ｂ系列→Ｃ
系列の順にシリアル転送される（Ｔ）。以下、図４に例
示するように、シフトレジスタ１２を通す系列をＣ系列
→Ａ系列→Ｂ系列の順に巡回させていけば、連続的にシ
リアルタイムでデータ転送が可能となる。
【０００８】
【発明の効果】以上説明したように本発明によれば、各
サンプリング用のクロックによって得られた複数系列の
データを巡回選択し、この選択出力と他系列のデータと
のタイミング合わせをして、シリアル転送することによ
り、アナログ信号を低サンプリング周波数によってＡ／
Ｄ変換した後リアルタイム転送を行うことが可能にな
る。
サンプリング用のクロックによって得られた複数系列の
データを巡回選択し、この選択出力と他系列のデータと
のタイミング合わせをして、シリアル転送することによ
り、アナログ信号を低サンプリング周波数によってＡ／
Ｄ変換した後リアルタイム転送を行うことが可能にな
る。
【図１】本発明の実施例のブロック図。
【図２】従来装置のブロック図。
【図３】図２の装置の動作タイミング図。
【図４】図１の実施例の動作タイミング図。
１ Ａ／Ｄ変換器 ２Ａ〜２Ｃ ランダム・アクセス・メモリ（ＲＡＭ） ３Ａ〜３Ｃ ラッチ ４，１２ シフトレジスタ １１，１３Ａ〜１３Ｃ マルチプレクサ １４ データセレクトコントローラ
Claims (1)
- 【請求項１】 一定周期で入力されるアナログ信号を複
数系列の低サンプリング周波数により順次にディジタル
化し、そのうちの１つの系列によるサンプリングデータ
を巡回選択する第１のマルチプレクサと、この第１のマ
ルチプレクサの選択データのタイミングとほかの系列の
データとのタイミングに合わせる第１のシフトレジスタ
と、この第１のシフトレジスタの送出データかほかの系
列のデータかを選択する複数系列用の第２のマルチプレ
クサと、前記第１および第２のマルチプレクサの選択動
作を制御するデータセレクトコントローラとを備えてい
ることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31120391A JPH05152955A (ja) | 1991-11-27 | 1991-11-27 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31120391A JPH05152955A (ja) | 1991-11-27 | 1991-11-27 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152955A true JPH05152955A (ja) | 1993-06-18 |
Family
ID=18014346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31120391A Withdrawn JPH05152955A (ja) | 1991-11-27 | 1991-11-27 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152955A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168715A (ja) * | 1999-11-04 | 2001-06-22 | Hyundai Electronics Ind Co Ltd | アナログデジタルコンバータ |
| JP2012065020A (ja) * | 2010-09-14 | 2012-03-29 | Honda Motor Co Ltd | Ａｄ変換システム |
-
1991
- 1991-11-27 JP JP31120391A patent/JPH05152955A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168715A (ja) * | 1999-11-04 | 2001-06-22 | Hyundai Electronics Ind Co Ltd | アナログデジタルコンバータ |
| JP2012065020A (ja) * | 2010-09-14 | 2012-03-29 | Honda Motor Co Ltd | Ａｄ変換システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020013934A (ko) | 병렬 아날로그-디지털 변환기 | |
| JPH0480350B2 (ja) | ||
| US6518907B2 (en) | System with high-speed A/D converter using multiple successive approximation cells | |
| JP3292584B2 (ja) | タイミング発生装置 | |
| US4760466A (en) | Image scanner controller | |
| US5978508A (en) | Two-dimensional inverse discrete cosine transformation circuit for MPEG2 video decoder | |
| JPH0883238A (ja) | 双方向デジタル信号サンプルの転送方法とその集積回路 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JPH0769996B2 (ja) | 同時計測デ−タの伝送方式 | |
| US3505470A (en) | Process and device for coding and decoding digital signals via phase modulation | |
| JP2994030B2 (ja) | デジタルレンジ相関装置 | |
| JPH05145418A (ja) | 低電力型データ転送装置 | |
| JPH04360425A (ja) | 半導体記憶装置 | |
| JPH10162132A (ja) | 画像データ制御回路 | |
| JPS5914829B2 (ja) | デジタルデ−タ処理装置 | |
| JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
| JPH02218243A (ja) | デジタルデータ転送方式 | |
| JPS63167968A (ja) | ディジタルデータからなるマトリックスの行と列の加算を行うための信号処理用集積回路 | |
| JP2524637B2 (ja) | バレル・シフタへのデ―タ入力装置 | |
| SU1039026A1 (ru) | Преобразователь кода в частоту | |
| JPH0233177B2 (ja) | ||
| JPH06208614A (ja) | 画像処理装置 | |
| RU1783550C (ru) | Устройство дл моделировани запаздывани сигнала | |
| JPH0894716A (ja) | データログ回路 | |
| RU1805479C (ru) | Устройство сбора информации дл спектрального анализа квазипериодических процессов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |