JPH0515348B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画面の映像の一部に他の映像画面を
挿入することができる２画面テレビ受信機に関す
る。

従来の技術 まず、２画面テレビの概念図を第３図に示す。
これは、親画面３０１に子画面３０２を合成した
例である。

２画面テレビの主要な基体機能は次の２つであ
る。

(a) 合成映像と被合成映像の同期は互いに無関係
で、つまり、位相・周波数が異なるので、合成
映像の同期が被合成映像の同期（CRTの場合
は偏向同期信号）に合うよう時間軸合わせをす
る機能。

(b) 画面合成の際に合成画面を、元の大きさより
縮小する機能。

このような機能を、バツフアメモリと１フイー
ルドメモリを用いて具現した従来例がある。

この例を説明するために、まず、２画面テレビ
回路部の周辺回路との関係を、第２図で説明す
る。親（被合成）映像と子（合成）映像とを選択
して切替えるのが入力ビデオ切替回路部２０１で
ある。その入力は、例えば、複数のチユーナー・
VIF回路２０２，２０３や、他の映像機器２０４
（例えばVCR、デイスク、カメラ等）からのビデ
オ信号であり、その内の１つを親映像処理回路２
０５と親同期分離回路部２０６に供給し、別の１
つを、子映像処理回路部２０７、子同期分離回路
部２０８に供給する。

２画面テレビ回路部１では、子映像処理回路２
０７からの映像信号２を基本的には子同期分離回
路部２０８からの同期信号３でメモリに一度書き
込み、親同期分離回路部２０６からの同期信号４
でメモリから読み出すことにより合成用の映像信
号５を出力する。この映像信号５を出力信号切替
部２０９で親の映像処理回路部２０５からの親の
映像に合成し、親同期分離回路部２０６からの同
期信号により偏向されているCRT２１０に出力
する。

２画面テレビ回路部１の従来例について、信号
の流れに注目してブロツク図に示したのが第６図
である。２と５は第２図に対応しており、各々、
子映像信号入力と合成用の映像信号出力である。
４０１は水平走査分のバツフアメモリで、４０２
は、水平周期（以下、Ｈと略す）ごとに読み出
し・書き込みが可能な１フイールドメモリであ
る。

２画面テレビの主要な基本機能２について前述
したが、回路上の工夫としては、親と子の時間軸
合わせの際にメモリの書き込みと読み出しが全く
同時にはできないので、いかに時間関係を整理す
るかがポイントになる。

親画面３０１に対して子画面３０２の大きさが
縦、横ともに1/3の場合について第７図のタイミ
ング図を参照して説明する。まず、第７図ａのよ
うに、バツフアメモリ４０１に子のＨ信号に合わ
せてデータを書き込む。ただし、縦方向1/3にす
るの3Hに1Hだけ書き込めばよい。バツフアメモ
リ４０１は1H分の容量しかないので、次の書き
込みまでに主記憶メモリであるフイールドメモリ
４０２にデータを送る（すなわち、バツフアメモ
リ４０１から読み出し、フイールドメモリ４０２
に書き込む）必要がある。そのタイミングとして
は、バツフアメモリ４０１が書き込み動作をして
おらず、かつ、フイールドメモリ４０２が読み出
し動作をしていない期間である。

フイールドメモリ４０２は第５図ｃのように、
画面に子画面３０２を出力する期間、親のＨ信号
に合わせて、毎Ｈ期間読み出しを行なう。ただ
し、横方向1/3に圧縮するためにフイールドメモ
リ４０２に書き込むときのほぼ３倍の速さで読み
出す。子画面３０２が出力されている期間、フイ
ールドメモリ４０２は余裕が少ないが、もし第７
図ａのバツフアメモリ４０１の書き込みの期間を
子のＨ期間の3/4以下にすれば、第７図ｃのフイ
ールドメモリ４０２読み出し期間は、前述のよう
に約1/3で1/4Ｈ期間になり、フイールドメモリ４
０２の読み出しと読み出しの間に、約3/4Ｈの余
裕ができる。つまり、この時間を利用して、バツ
フアメモリ４０１のデータを、フイールドメモリ
４０２に送ることが出来る。

発明が解決しようとする問題点 ところが上記従来例には次のような２つの問題
点がある。

(1) 画面の周辺の情報を子画面３０２に映出でき
ない問題がある。理想としては、親画面３０１
と子画面３０２の情報表示域を等しくしたい。
そのとき必要な子画面情報のＨ内サンプル期間
を考えると、水平周期のうち情報が実際に存在
している期間は0.835H期間程度である。その
内、テレビ受信機の特性により、９割を画面に
表示しているとすれば、0.835H×0.9＝0.75H
となる。従来方式でも、親と子とのＨ期間の絶
体値が等しければ、子のＨ期間の3/4のデータ
が扱えるので問題ない。しかし、実際には子画
面の映像信号源の映像機器２０４の中には、動
作によつては、かなり、正規のＨ期間つまり約
63.5μsecとはずれているものがあるので、子の
Ｈ期間が親のＨ期間よりも長い時でも十分安全
に第７図ｃで説明したフイールドメモリ４０２
の読み出し・書き込みの関係を守るには、子画
面情報のＨ内サンプル期間を0.75H期間より相
当短かい期間に設計しなければならない。この
為、画面の左右の情報が切れてしまい、特に、
切れた所に文字情報がある時などに不都合が大
きい。

(2) 主記憶メモリであるフイールドメモリ４０２
として読み出し速度の速いものが要求される。

第７図ｃのように、主記憶メモリからの読み
出しの段階でＨ方向の圧縮を行なうためであ
る。高速の主記憶メモリは、高価になるため、
容量を減らすために、１フレームのデータを蓄
積するのではなく、その半分の１フレームのメ
モリとしている。しかし、これは、子画面３０
２の静止画像時に大きな画質劣化になる。すな
わち、動画のときは常に主記憶メモリの内容が
更に新されているので問題がないが、静止画
時、つまり主記憶メモリへのデータ書き込みを
止め、くり返しフイールドメモリ４０２の内容
を読む時は、偶フイールドと奇フイールドの内
容が等しいわけで垂直解像度は半分になつてし
まう。ある文字情報を静止画にして書き取ろう
とすれば読めないといつた不都合がある。

問題点を解決するための手段 本発明の２画面トテレビ受信機では、合成用映
像信号入力をまず、画素ごとに読み出し・書き込
み可能な１フイールドメモリに入力し、次に、水
平周期ごとに読み出し・書き込み可能な水平期間
分のバツフアメモリ２組を介して、被合成映像信
号に合成する映像信号として出力するようにする
ものである。

作 用 前述の問題点(1)に関しては、バツフアメモリ２
組を交互に読み書きするものであり、子画面のＨ
期間内のデータを原理的には全て取り込むことが
でき、画面の周辺情報が切れることはない。

問題点(2)に関しては、主記憶メモリである１フ
レームメモリではＨ方向のデータ圧縮を行なつて
おらず、後のバツフアメモリで行なつているた
め、主記憶メモリの動作速度を下げることができ
る。すなわち主記憶メモリとして、安価なものを
使用できる。バツフアメモリは、動作が単純な
上、容量も少ないので、コストに占める割合は小
さい。結局、主記憶メモリ容量を１フイールドの
倍の１フレームにしても、システム全体のコスト
は従来の方法に比して安くできる。又、主記憶メ
モリは１フレーム分を有しているので、静止画時
の画質劣化も生じない。

実施例 以下、本発明の一実施例の画面テレビ受信機に
ついて、第１図を参照し、説明する。この図は、
第２図の２画面テレビ回路部１に対応する。

子映像信号は２から入力され、画素ごとに読み
書き可能なフレームメモリ１０１に入力される。
その出力は水平周期ごとに読み書き可能なバツフ
アメモリＡ１０２がバツフアメモリＢ１０３か
に、バツフアメモリ入力切替回路部１０４を経て
伝えられる。バツフアメモリ出力はバツフアメモ
リ出力切替回路部１０５を通つて合成用映像信号
として出力される。

フレームメモリ１０１への書き込みはクロツク
発生回路部(1)１０６により制御され、読み出しは
クロツク発生回路部(2)１０７により制御される。
前者の制御出力を第１のクロツク１１０、後者の
制御出力を第２のクロツク１１１とする。バツフ
アメモリ１０２，１０３の書き込みは第２のクロ
ツク１１１で行なわれ、読み出しはクロツク発生
回路部(3)１０８の出力である第３のクロツク１１
２により制御される。バツフアメモリの読出終了
検出回路部１０９は第３のクロツク１１２を計数
し、バツフアメモリの読み出し終了を検出したと
きに出力１１３を発生する。バツフアメモリ入力
切替部１０４はこの読出終了検出出力１１３が入
力されるごとに交互にバツフアメモリＡ１０２又
はバツフアメモリＢ１０３にデータの流れを切り
替える。バツフアメモリ出力切替回路部１０５は
親Ｈ信号入力４により交互にバツフアメモリＡ１
０２もしくはバツフアメモリＢ１０３からのデー
タを合成用映像信号として出力する。

次に、子画面３０２の大きさが親画面３０１に
対して縦、横ともに1/3の場合についての動作を、
第４図，、５図を参照し説明する。

第６図ａは第１のクロツク１１０の出力タイミ
ング図である。子のＨ信号の範囲内でフレームメ
モリ１０１への書き込みを行なつていることを示
す。3H期間に１回しか書き込んでいないのは、
縦方向を1/3にするので間引いているからである。
第１のクロツク１１０は、子映像信号２を標本化
するので、子のＨ信号３に同期していることが要
求される。標本数に相当する周期のクロツクが第
４図ａの期間出力される。

一方、バツフアメモリ１０２，１０３の読み出
しを制御する第３のクロツク１１２は、親のＨ信
号４に同期している必要があり、かつ、親のＨ信
号４の範囲内で出力される。画面左端に子画面３
０２を出力するとすれば、第４図ｆのように親の
Ｈ信号４の左端の方で第３のクロツク１１２が出
力される。その出力期間は、第１のクロツク１１
１によるフレームメモリ１０１の書き込み期間の
１／３に圧縮されている。つまり、書き込みクロツ
クである第１のクロツク１１０に対して読み出し
のクロツクである第３のクロツク１１２の周期は
原理的には1/3になる。

読出終了検出回路部１０９からは第６図ｅのよ
うに出力１１３が出力される。これは、前述のよ
うにバツフアメモリ入力切替部１０４を制御する
と同時にクロツク発生回路部(2)１０７にも入力さ
れていて、第２のクロツク１１１の出力を開始さ
せる。その出力期間を第４図ｂに示す。

第１のクロツク１１０と第２のクロツク１１１
との関係について、第４図ａ，ｂのＰの期間を拡
大した第５図ｇ，ｈで説明する。図に示すよう
に、第１のクロツク１１０と第２のクロツク１１
１の周期は等しくＱであり、位相は180度異なる。
そして、周期Ｑの前半分でフレームメモリ１０１
の書き込み動作を、後半分で読み出し動作を、
各々するものとする。すなわち、フレームメモリ
１０１の読み書きは交互に行なわれるので、第４
図ａ，ｂのように第１のクロツク１１０の出力期
間と第２のクロツク１１１の出力期間が重なつて
も差しつかえない。ｅの読出終了検出出力１１３
があつた時点から、1H分のデータを読み出す。

読み出したデータはバツフアメモリ１０２，１
０３に交互に書き込む。この様子を第４図ｃ，ｄ
に示す。バツフアメモリ１０２，１０３の読み出
し期間はｆのように限定されている。そして、読
み終えた方のバツフアメモリのデータを書き変え
ようというのが、基本的な考え方である。したが
つて、読出終了検出出力１１３の前に読んでいた
同じバツフアメモリに引き続き書き込みを開始す
る。バツフアメモリ出力切替回路部１０５の切替
タイミングとしては、バツフアメモリの読み出し
期間は必ず親のＨ信号内に入つているので親のＨ
信号４で切り替える。バツフアメモリ入力切替回
路部１０４の切替タイミングとしては、読出検出
出力１１３にすれば、子のＨ信号３に対して親の
Ｈ信号４の周期が相対的に小さくなつた場合の余
裕度を最大にできる。

発明の効果 本発明の２画面テレビ受信機によれば、フレー
ムメモリとして画素ごとに読み書き可能なものを
用いる為、Ｈ信号単位で見ると書き込みは子のＨ
信号に、読み出しは親のＨ信号に、それぞれ合わ
せることができる。

後置バツフアメモリでは画素レベルでの同期合
わせとＨ方向のデータ出力期間の圧縮を行なう。
その効果を、発明が解決しようとする問題点の項
で述べた２つの問題点に対応させて述べる。

(1) 子画面情報の周辺切れに対して。

本発明の回路では、子画面信号の書き込み期
間の制限はフレームメモリの隣合うＨ期間の読
み出し期間が重なつた場合に生じる。子のＨ期
間と親のＨ期間が等しければ、Ｈ期間全てのデ
ータを書き込むことが可能である。子のＨ期間
に対して親のＨ期間の周期が、相対的に小さく
なるに従つて、書き込み可能な期間は短かくな
るが、書き込み期間を前述の計算により0.75H
とした場合、1H期間あたり25％の相対誤差の
余裕があり、十分である。したがつて、子画面
情報の周辺切れは生じない。なお、本回路によ
れば、子画面情報の読み出し期間は、書き込み
期間と１：１の所まで可変にできる。したがつ
て、子画面の大きさは最大は親画面の大きさに
まで任意に設定でき、説明中用いた縦1/3×横
１／３に限定するものではない。

(2) 主記憶メモリの読み書き速度の問題につい
て。

従来例と、本発明との比較をする。子画面の
Ｈ方向の出力期間をThとし、1Hあたりの画素
数（標本数）をｎ個とし、又、メモリの読み込
みと書き込みとの周期は等しくTcであるとす
る。従来例では、フイールドメモリから、Th
の間に、ｎ個のデータを読み出すときが最も高
速で、 Tc＝Th／ｎである。

本発明では、フレームメモリの読み出しと、
書き込みの期間が重なつているときが最も高速
で、３×Thの期間に、ｎ個のデータの読み出
しと、ｎ個のデータの書き込みを行なうので、 Tc＝（３×Th）／（ｎ×２）＝（1.5×Th）／
ｎとなる。つまり、本発明の主記憶メモリは、
従来例より、1.5倍遅いものを使用できる。こ
こで、具体数値を代入してみると、Thは、子
画面データの書き込み期間を0.75Hとすると、
その1/3である。ｎは、画素ではあるが、ここ
では、画面上の実際の画素のことではなく、メ
モリに入出力するデータの単位として考えてい
る。

カラー映像信号をメモリに蓄積する場合、メ
モリ容量削減のため、輝度と色差の信号に分離
するのが一般的であり、又、各々の標本化速度
を、このような用余では４：１にするのが通常
である。このため、輝度と、色差のデータの速
度を合わすため、メモリに入れる前にデータ合
成を行なう。この時点でのＨあたりの単位デー
タ数をｎと考えている。２のｎ乗に選ぶのがメ
モリ構成上得策であり、画質との兼ね合いによ
り、ｎ＝64とする。こうすると、従来例のTc
は248n secとなり、本発明のTcは37n secとな
る。

この差が、コストに大きく影響するのは、次
の事情による。デイジタルRAMとしてスタテ
イツクRAMと、ダイナミツクRAMの２種類
が一般的である。動作速度は前者が高速で後者
は低速であり、その境界は、現在の技術では
250n sec程度である。従来例の主記憶メモリに
要求される動作速度は、設計余裕を考えると、
スタテイツクRAMを使用せざるを得ない。一
方、本発明では従来例より1.5倍遅くてもよい
ので、ダイナミツクRAMを主記憶メモリとし
て十分に使用できる。単位容量あたりのメモリ
コストを比較すると、ダイナミツクRAMはそ
の記方式の簡便さによりメモリ内の回路規模が
大巾に小さく、スタテイツクRAMに比して1/
４程度である。

つまり、主記憶メモリを、従来の倍の１フレ
ームの容量にして、静止像の画質向上をして
も、システム全体の価格は、従来例に比して低
く押えることができ、実用上、きわめて有利な
ものである。

【図面の簡単な説明】

第１図は本発明の一実施例における２画面テレ
ビ受信機の主要部分のブロツク図、第２図は２画
面テレビ受信機全体のブロツク図、第３図は２画
面テレビ受信機の概念図、第４図と第５図は本発
明の一実施例における２画面テレビ受信機の動作
タイミング図、第６図は従来の２画面テレビ受信
機の主要部分のブロツク図、第７図は従来の２画
面テレビ受信機の動作タイミング図である。 １……二画面テレビ回路部、２……合成側映像
信号入力端子、３……合成側映像の水平同期信号
入力端子、４……被合成側映像の水平同期信号入
力端子、５……合成用映像信号出力端子、１０１
……フレームメモリ、１０２，１０３……バツフ
アメモリ、１０４……バツフアメモリ入力切替回
路部、１０５……バツフアメモリ出力切替回路
部、１０６……クロツク発生回路部(1)、１０７…
…クロツク発生回路部(2)、１０８……クロツク発
生回路部(3)、１０９……読出終了検出回路部、１
１０……第１のクロツク、１１１……第２のクロ
ツク、１１２……第３のクロツク、１１３……読
出終了検出出力。

Claims (1)

1. 【特許請求の範囲】 １ 画素ごとに読み出し・書き込み可能な１フレ
   ームメモリと、水平周期ごとに読み出し・書き込
   み可能な水平期間分の２組のバツフアメモリと、
   合成側映像の水平同期信号に同期した第１のクロ
   ツクと、この第１クロツクに対して位相が180度
   異なる第２のクロツクと、被合成側映像の水平同
   期信号に同期した第３のクロツクとを各々発生す
   る回路と、前記フレームメモリへの書き込みは上
   記合成側映像の水平同期に合わせて第１のクロツ
   クで行ない、前記フレームメモリの読み出しは被
   合成側映像の水平同期に合わせて第２のクロツク
   で行ない、前記２組のバツフアメモリの読み出
   し・書き込みは被合成側映像の水平同期に合わせ
   て交互に切り替えて、書き込みは第２のクロツク
   で読み出しは第３のクロツクで各々行なうクロツ
   ク制御手段とを有することを特徴とする２画面テ
   レビ受信機。 ２ バツフアメモリの読み出し終了を検出する手
   段を有し、２組のバツフアメモリのいずれにデー
   タを入力するかは前記検出出力で切り替え、いず
   れから読み出すかは被合成映像の水平同期信号に
   より切替えるようにして、前記検出出力の前に読
   み出していた同じバツフアメモリに引き続き書き
   込みを開始することを特徴とする特許請求の範囲
   第１項記載の２画面テレビ受信機。